CN105611234A - 嵌入式系统任意帧频数字图像模拟显示方法 - Google Patents

Abstract

本发明涉及一种嵌入式系统任意帧频数字图像模拟显示方法，包括：时序匹配和状态监控逻辑判断流程和图像DA转换芯片的时序状态流程。本发明在图像存储区域切换操作过程中，设立了两个读写完成标志位，用以监控两级缓存的读写过程是否全部完成。仅当整个写如过程完成后才进行读取操作，这样可以确保显示图像的读取源头，来自同一帧数据。本发明可以有效防止图像显示“裂缝”这种现象的产生。

Description

嵌入式系统任意帧频数字图像模拟显示方法

技术领域

本发明涉及图像处理技术领域，特别涉及一种嵌入式系统任意帧频数字图像模拟显示方法。

背景技术

当今图像处理领域中多采用数字式传感器作为数据来源，而随着电子技术的发展，传感器分辨率和帧频越来越高，而一些科学级CCD则噪声控制越来越小，曝光时间可以做的更长(帧频更低)。而嵌入式系统(Embeddedsystem)，作为一种“完全嵌入受控器件内部，为特定应用而设计的专用计算机系统”，为控制、监视或辅助设备、机器或用于工厂运作的设备。对数字图像进行处理后，往往需要对图像显示制式进行转换，输出标准模拟视频信号送至监视器，用以方便人们对处理结果进行实时观察。而这种数字信号对模拟信号的转换过程，正是由数模转换和显示单元来完成的。

标准PAL制模拟视频的帧频固定为25Hz隔行扫描，而数字传感器帧频则通常不固定，甚至在目标和背景光的强度变化条件下，还需要对帧频进行实时调整。例如中波红外相机和科学及相机调整积分时间，从几毫秒到几秒，这会影响相机的帧频。这样一来就存在一个从任意帧频数字图像，向固定帧频标准模拟视频转换的匹配问题。

而传统的任意帧频相机显示问题的处理方式，多采用通用计算机作为处理平台。嵌入式系统数字图像转换模拟视频，一般只针对固定输出帧频的相机进行处理，无法满足相机实时调整帧频时，依然可以确保模拟输出图像正常显示。原有技术多采用图像显示存储器中边更新边读取的方式，当输出帧频与输入帧频不匹配时，仍然会强制更改读出存储器，这样就会出现同一副显示的图像，却来源于两个不同帧的数据，使得显示图像的上半部分和下半部分出现明显的图像显示“裂缝”。

发明内容

本发明要解决现有技术中的技术问题，提供一种嵌入式系统任意帧频数字图像模拟显示方法。

为了解决上述技术问题，本发明的技术方案具体如下：

一种嵌入式系统任意帧频数字图像模拟显示方法，包括：

时序匹配和状态监控逻辑判断流程：

步骤一：数字相机的场消隐期，等待当传感器场同步信号到来；当场同步信号到来时，开始将数据流送入图像处理和显示叠加模块；处理显示模块每场抽取不同的奇行或是偶行图像数据准备送入显示缓存中去；

步骤二：DA送出数据过程中读完成标志是否已置位，判断二级缓存存储器中图像数据，是否已完整搬移至一级缓存存储器中；如果已搬移完毕，将抽取好的图像数据按传感器时序写入二级缓存存储器；如果图像尚未搬移，丢弃当帧抽取的图像数据，退出等待传感器下一场数据传输开始，同时清除写完成标志；

步骤三：判断场有效信号，如若没有结束，就将数据写入二级缓存；当场有效信号结束后，便退出二级缓存写操作，设置写完成标志后回到消隐期等待状态；

图像DA转换芯片的时序状态流程：

步骤一：显示时序的消隐期内，等待DA显示芯片送出的场有效信号到来；

步骤二：当DA送来的场有效信号开始时，将一级缓存中的图像数据读出，按DA转换芯片时序要求，送至其数据端口；

步骤三：当场有效信号结束时，判断二级缓存写状态是否结束，如果没有结束则清除读完成标志，并返回消隐期等待状态；若二级缓存写入状态已经结束，则高速将二级缓存存储器中图像数据传输至一级缓存存储器中，并设置读完成标志位并返回消隐期等待状态。

在上述技术方案中，时序匹配和状态监控逻辑判断流程和图像DA转换芯片的时序状态流程的核心控制芯片为FPGA。

在上述技术方案中，视频数据的处理流程为：

FPGA采集原始图像数据后，经由数字图像处理模块处理，再送至显示叠加处理模块进行奇偶场行列数据抽取调整，使其分辨率符合模拟显示要求；

FPGA将符合模拟显示分辨率要求的图像数据送入二级缓存DDR芯片中，等待下一场再搬移至一级缓存DDR芯片中，再按照DA芯片时序送出供数模转换使用。

本发明具有以下的有益效果：

本发明的嵌入式系统任意帧频数字图像模拟显示方法，在图像存储区域切换操作过程中，设立了两个读写完成标志位，用以监控两级缓存的读写过程是否全部完成。仅当整个写如过程完成后才进行读取操作，这样可以确保显示图像的读取源头，来自同一帧数据。本发明可以有效防止图像显示“裂缝”这种现象的产生。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1为应用本发明的嵌入式系统任意帧频数字图像模拟显示方法的系统机构示意图。

图2为本发明的嵌入式系统任意帧频数字图像模拟显示方法中的时序匹配和状态监控逻辑判断流程示意图。

图3为本发明的嵌入式系统任意帧频数字图像模拟显示方法中，图像DA转换芯片的时序状态示意图。

具体实施方式

下面结合附图对本发明做以详细说明。

本发明采用的是一种独创的逻辑判断方法，可以有效防止图像显示“裂缝”这种现象的产生。本发明在图像存储区域切换操作过程中，设立了两个读写完成标志位，用以监控两级缓存的读写过程是否全部完成。仅当整个写如过程完成后才进行读取操作，这样可以确保显示图像的读取源头，来自同一帧数据。

为适应该逻辑过程，硬件结构上本发明采用了一套利用两片DDR存储芯片，对数字图像进行二级缓存后，再送至视频DA转换芯片，以匹配模拟视频帧频的方案。此方法可最大程度保证显示的实时性，最多带来一帧图像的显示延迟。

系统的核心控制芯片是一片FPGA，外挂两片独立的DDR2(或DDR3)高速存储器作为显示的一、二级缓存使用，其通讯带宽优于8Gbit/s，即传输一场标准模拟视频时间约为768×288×2×8/8G＝0.45ms，小于模拟视频的消隐期。视频数据的处理流程如图1所示，FPGA采集原始图像数据后，经由数字图像处理模块处理，再送至显示叠加处理模块进行奇偶场行列数据抽取调整，使其分辨率符合模拟显示要求。FPGA将符合模拟显示分辨率要求的图像数据送入二级缓存DDR芯片中，等待下一场再搬移至一级缓存DDR芯片中，再按照DA芯片时序送出供数模转换使用。

FPGA作为系统的控制核心，对前后两段的时序进行匹配，对所有状态进行监控判断。其逻辑判断流程如图2所示。

步骤一：数字相机的场消隐期，等待当传感器场同步信号到来。当场同步信号到来时，开始将数据流送入图像处理和显示叠加模块。处理显示模块每场抽取不同的奇行或是偶行图像数据准备送入显示缓存中去。

步骤二：DA送出数据过程中读完成标志是否已置位，即判断二级缓存存储器中图像数据，是否已完整搬移至一级缓存存储器中。如果已搬移完毕，将抽取好的图像数据按传感器时序写入二级缓存存储器；如果图像尚未搬移，丢弃当帧抽取的图像数据，退出等待传感器下一场数据传输开始，同时清除写完成标志。

步骤三：判断场有效信号，如若没有结束，就将数据写入二级缓存；当场有效信号结束后，便退出二级缓存写操作，设置写完成标志后回到消隐期等待状态。

同时FPGA监测图像DA转换芯片的时序状态，如图3所示。

步骤一：显示时序的消隐期内，等待DA显示芯片送出的场有效信号到来。

步骤二：当DA送来的场有效信号开始时，将一级缓存中的图像数据读出，按DA转换芯片时序要求，送至其数据端口。

步骤三：当场有效信号结束时，判断二级缓存写状态是否结束(写完成标识是否已置位)，如果没有结束则清除读完成标志，并返回消隐期等待状态；若二级缓存写入状态已经结束，则高速将二级缓存存储器中图像数据传输至一级缓存存储器中，并设置读完成标志位并返回消隐期等待状态。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (3)

1.一种嵌入式系统任意帧频数字图像模拟显示方法，其特征在于，包括：

时序匹配和状态监控逻辑判断流程：

步骤一：数字相机的场消隐期，等待当传感器场同步信号到来；当场同步信号到来时，开始将数据流送入图像处理和显示叠加模块；处理显示模块每场抽取不同的奇行或是偶行图像数据准备送入显示缓存中去；

步骤二：DA送出数据过程中读完成标志是否已置位，判断二级缓存存储器中图像数据，是否已完整搬移至一级缓存存储器中；如果已搬移完毕，将抽取好的图像数据按传感器时序写入二级缓存存储器；如果图像尚未搬移，丢弃当帧抽取的图像数据，退出等待传感器下一场数据传输开始，同时清除写完成标志；

步骤三：判断场有效信号，如若没有结束，就将数据写入二级缓存；当场有效信号结束后，便退出二级缓存写操作，设置写完成标志后回到消隐期等待状态；

图像DA转换芯片的时序状态流程：

步骤一：显示时序的消隐期内，等待DA显示芯片送出的场有效信号到来；

步骤二：当DA送来的场有效信号开始时，将一级缓存中的图像数据读出，按DA转换芯片时序要求，送至其数据端口；

步骤三：当场有效信号结束时，判断二级缓存写状态是否结束，如果没有结束则清除读完成标志，并返回消隐期等待状态；若二级缓存写入状态已经结束，则高速将二级缓存存储器中图像数据传输至一级缓存存储器中，并设置读完成标志位并返回消隐期等待状态。

2.根据权利要求1所述的嵌入式系统任意帧频数字图像模拟显示方法，其特征在于，时序匹配和状态监控逻辑判断流程和图像DA转换芯片的时序状态流程的核心控制芯片为FPGA。

3.根据权利要求2所述的嵌入式系统任意帧频数字图像模拟显示方法，其特征在于，视频数据的处理流程为：

FPGA采集原始图像数据后，经由数字图像处理模块处理，再送至显示叠加处理模块进行奇偶场行列数据抽取调整，使其分辨率符合模拟显示要求；

FPGA将符合模拟显示分辨率要求的图像数据送入二级缓存DDR芯片中，等待下一场再搬移至一级缓存DDR芯片中，再按照DA芯片时序送出供数模转换使用。