CN104851069A

CN104851069A - 一种线缆表观图像缺陷检测装置

Info

Publication number: CN104851069A
Application number: CN201510206498.1A
Authority: CN
Inventors: 刘霖; 谭沛岩; 付大鹏; 王耀杰; 任程辉; 谢煜; 易少宾; 张静; 刘娟秀; 叶玉堂; 刘永
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2015-04-28
Filing date: 2015-04-28
Publication date: 2015-08-19

Abstract

本发明公开了一种线缆表观图像缺陷检测装置，包括zynq处理平台和片外DDR3存储器，其中zynq处理平台包括ARM部分、FPGA硬件处理部分和总线互联部分。本发明用于线材表观缺陷检测，高速摄像机对线缆表观进行成像，通过camera link接口连接入本系统，通过中值滤波，sobel边缘检测，阈值分割，形态学滤波，边界追踪及目标识别六个图像处理步骤，最终将有缺陷的图像经过标记后发送给HDMI显示器显示结果。本发明将部分图像处理算法在硬件上实现，包括中值滤波，sobel边缘检测，阈值分割和形态学滤波，大幅度提高了图像处理的速度。

Description

一种线缆表观图像缺陷检测装置

技术领域

本发明说与图像处理领域，特别是涉及图像处理的硬件实现领域。

技术背景

线材作为现代工业生产中重要的原材料，它的表面质量的好坏很大程度上影响了最终产品的性能。在生产过程中，由于原材料选取和加工工艺等多方面因素，线材表面会不可避免的出现气孔、划痕、麻点等缺陷。这些缺陷不仅影响线材的外形美观，而且使得线材在使用过程中存在着严重的质量隐患问题。因此需要在线缆生产的过程中对其表观缺陷进行检测。现阶段使用通用计算机完成图像处理过程中是通用计算机以串行方式执行指令，对于大数据量的处理，存在速度慢、实时性差的缺点；而且计算机便携性差。使用ARM+DSP的嵌入式方法，ARM上实现流程控制与人机交互，DSP上实现图像处理算法；虽然DSP的处理速度快于通用计算机的处理速度，但是其仍然主要以串行方式执行指令，因而速度上比起FPGA的硬件实现方案还有一定的差距；而且，ARM和DSP之间的通讯速度也会限制整个图像处理系统的速度。

发明内容

本发明针对背景技术的不足之处，设计一种处理速度快，精度高，成本低，实时性强的线缆表观图像缺陷检测装置。

本发明的技术方案是一种线缆表观图像缺陷检测装置，该装置包括硬件处理部分、软件处理部分、总线互联、存储模块，通过硬件部分处理运算量大的步骤，硬件部分所需数据通过VDMA(数据直接存储器)直接与存储模块进行数据读写，通过软件部分处理运算灵活的步骤，从而实现发明目的。因而本发明一种线缆表观图像缺陷检测装置，该装置包括：硬件处理部分、软件处理部分、总线、存储控制器、存储模块；所述硬件处理部分包括：数据输入接口、硬件处理模块、数据输出接口、VDMA，其中数据输入接口、硬件处理模块、数据输出接口所需数据通过VDMA直接从存储模块中进行读写；存储控制器与存储模块通过数据线连接；软件处理部分通过一条总线完成对硬件处理部分和存储控制器的初始化配置，软件处理部分和硬件处理部分通过另一条总线与存储控制器连接完成自身所需数据的读写。

所述硬件处理部分包括：数据输入接口、中值滤波模块、边缘检测模块、阈值分割模块、形态学滤波模块、数据输出模块和5个VDMA；其中VDMA1负责数输入模块的写数据和中值滤波模块的读数据，VDMA2负责中值滤波模块的写数据和边缘检测模块的读数据，VDMA3负责边缘检测模块的写数据和阈值分割模块的读数据，VDMA4负责阈值分割模块的写数据和形态学滤波模块的读数据，VDMA5负责形态学滤波模块的写数据和数据输出模块的读数据。

所述软件处理部分是对硬件处理部分中形态学滤波后的图像进行边界追踪及目标识别，然后通过硬件处理部分中的数据输出模块使出目标识别结果。

本发明一种线缆表观图像缺陷检测装置，利用上软硬件联合编程的优势，使用AXI4总线互联技术，提高数据在片上的传输速度；使用可编程逻辑资源实现部分图像处理算法，从而达到处理速度快，精度高，成本低，实时性强的效果。

说明书附图

图1为线缆表观缺陷视觉检测图像处理系统的嵌入式示意框图。

具体实施例

下面结合附图对本发明进行进一步的说明。

一种线缆表观图像缺陷检测装置包括zynq处理平台和片外DDR3存储器；所述zynq处理平台包括ARM部分、FPGA硬件处理部分和总线互联部分；所述ARM部分为zynq片上的双核ARM Cortex-A9多核处理器的处理系统(Processing System，PS)，所述ARM部分通过AXI_lite协议配置VDMA和存储器控制模块的工作的模式，并且完成图像处理步骤中的边界追踪和目标识别算法。

所述FPGA硬件处理部分使用zynq片上的可编程逻辑(Programmable Logic，PL)实现，包括同步触发模块、camera link接口模块、中值滤波模块、sobel边缘检测模块、阈值分割模块、形态学滤波模块、HDMI显示驱动模块、存储器控制模块和VDMA模块。

所述总线互联部分为使用AXI总线技术完成各个模块之间的通讯，包括AXI总线互连模块和AXI_lite总线互连模块。

所述片外DDR3为一片容量为4Gbit的单片芯片，在该存储空间上划分出五个大小为2MB的frame buffer，分别为frame buffer_1,frame buffer_2,frame buffer_3,frame buffer_4和framebuffer_5。同步触发模块产生同步触发信号，触发camera link interface模块、中值滤波模块、sobel边缘检测模块，二值化模块，形态学滤波模块，HDMI显示驱动模块和ARM中的图像处理算法程序(边界追踪算法和目标识别算法)开始对一帧图像进行处理。

所述camera link接口模块接收高速camera link相机传来的视频信号，并且整理数据，将整帧图像完整地恢复出来；所述中值滤波模块，使用大小为3*3的模板对图像进行中值滤波，去除图像中的噪声；所述sobel边缘检测模块，使用大小为3*3的sobel边缘检测算子，检测线缆图像上的缺陷边缘；所述阈值分割模块，采用固定阈值的方法，对sobel边缘检测后的图像进行二值化处理；所述形态学滤波模块，使用形态学开运算方法，对二值图像进行处理，去除孤立的噪点，连接断开的缺陷边缘；所述HDMI显示驱动模块，完成将DDR3中的数据以图像的形式显示在HDMI显示器上。

所述存储器控制模块，接收AXI总线互连模块的读写请求，完成DDR3的控制命令、读操作和写操作的时序驱动。

所述VDMA模块包括五个相同的VDMA子模块，分别为VDMA_1，VDMA_2,VDMA_3,VDMA_4和VDMA_5。VDMA是一种用于视频数据传输的DMA技术。本发明中的VDMA模块具有AXI总线接口协议，读写双向通道。对于写通道，通过配置视频数据的格式以及在存储空间的起始地址，VDMA将自动把视频数据存入到指定地址的存储空间中。对于读通道，通过配置视频数据的格式以及在存储空间的起始地址，VDMA将自动把视频数据从指定存储空间中读取出来。

所述AXI总线互联模块，将多个主机(VDMA)与一个从机(存储器控制模块)连接起来，使得多个VDMA主机可以操作一个从机，本模块的接口为AXI协议；所述AXI_lite总线互联模块，将一个主机(ARM)与多个从机(VDMA和存储器控制模块)连接起来，使得ARM可以配置VDMA和存储器控制模块的工作的模式，本模块的接口为AXI_lite协议。

本发明处理步骤如下：在处理同步模块的控制下，将整个缺陷检测的图像处理过程分为六个步骤：第一个步骤为camera link interface模块接收camera link高速摄像机传来的视频数据，并通过VDMA_1，缓存到Frame_buffer_1中；第二个步骤为Frame_buffer_1中的视频数据通过VDMA_1进入中值滤波模块，经过中值滤波处理后，通过VDMA_2将处理后的数据缓存到Frame_buffer_2中；第三个步骤为Frame_buffer_2中的数据通过VDMA_2进入sobel边缘检测模块，经过sobel边缘检测处理后，将处理结果通过AXI_stream协议接口传送给二值化处理模块，经过二值化处理后，通过VDMA_3将结果缓存到Frame_buffer_3中；第四个步骤为Frame_buffer_3中的数据通过VDMA_3的读通道进入形态学滤波模块，经过形态学滤波后，通过VDMA_4将处理后的数据缓存到Frame_buffer_4中；第五个步骤为zynq片上硬核ARM读取Frame_buffer_5中的数据，在ARM上使用边界追踪算法和目标识别算法完成缺陷的检测，并将缺陷标记在原图上，最后将处理结果存入到Frame_buffer_6中；第六个步骤为HDMI显示驱动模块通过VDMA_5将Frame_buffer_6中的视频数据以HDMI数据格式输出给显示器。

Claims

1.一种线缆表观图像缺陷检测装置，该装置包括：硬件处理部分、软件处理部分、总线、存储控制器、存储模块；所述硬件处理部分包括：数据输入接口、硬件处理模块、数据输出接口、VDMA，其中数据输入接口、硬件处理模块、数据输出接口所需数据通过VDMA直接从存储模块中进行读写；存储控制器与存储模块通过数据线连接；软件处理部分通过一条总线完成对硬件处理部分和存储控制器的初始化配置，软件处理部分和硬件处理部分通过另一条总线与存储控制器连接完成自身所需数据的读写。

2.如权利要求1所述的一种线缆表观图像缺陷检测装置,其特征在于所述硬件处理部分包括：数据输入接口、中值滤波模块、边缘检测模块、阈值分割模块、形态学滤波模块、数据输出模块和5个VDMA；其中VDMA1负责数输入模块的写数据和中值滤波模块的读数据，VDMA2负责中值滤波模块的写数据和边缘检测模块的读数据，VDMA3负责边缘检测模块的写数据和阈值分割模块的读数据，VDMA4负责阈值分割模块的写数据和形态学滤波模块的读数据，VDMA5负责形态学滤波模块的写数据和数据输出模块的读数据。

3.如权利要求1所述的一种线缆表观图像缺陷检测装置,其特征在于所述软件处理部分是对硬件处理部分中形态学滤波后的图像进行边界追踪及目标识别，然后通过硬件处理部分中的数据输出模块使出目标识别结果。