CN115914492B - 一种外同步成像任意帧频转换的数据流处理方法及装置 - Google Patents
一种外同步成像任意帧频转换的数据流处理方法及装置 Download PDFInfo
- Publication number
- CN115914492B CN115914492B CN202211288263.8A CN202211288263A CN115914492B CN 115914492 B CN115914492 B CN 115914492B CN 202211288263 A CN202211288263 A CN 202211288263A CN 115914492 B CN115914492 B CN 115914492B
- Authority
- CN
- China
- Prior art keywords
- vdma
- module
- write
- addr
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 50
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 42
- 238000003384 imaging method Methods 0.000 title claims abstract description 40
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 10
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Television Systems (AREA)
Abstract
本发明属于图像数据处理技术领域，具体涉及一种外同步成像任意帧频转换的数据流处理方法及装置，目的在于当外部输入不同帧频、不稳定的外同步信号成像时，输出任意帧频的图像用于显示。本发明先对前端外同步信号的高低毛刺滤除，避免探测器输出不是完整的一帧图像，然后对探测器输出的完整的一帧图像信号转换为VDMA模块需要的Axi_Stream接口格式。通过对VDMA模块的逻辑配置，实现可靠的外同步成像，任意帧频图像转换，且图像无撕裂现象。该数据流转换方法能够可靠处理外同步成像且实现任意帧频图像数据流转换，可以给数据处理系统提供所需的任意特定帧频数据流，提高了处理图像处理系统的可重用性。
Description
技术领域
本发明属于图像数据处理技术领域，具体涉及一种可靠处理外同步成像任意帧频转换的数据流处理方法及装置。
背景技术
近在观察系统中，超小视场下可看的目标距离远，但是视场小。为了观察远距离，大视场的图像信息则需要用到外同步成像机制。外同步成像是由主控发出的外同步信号，此信号与摆镜的摆频一致。通过主控与摆镜的配合，将小视场不同时刻不同位置的图像采集，并输出给后端图像拼接系统进行图像拼接，完成远距离下、大视场信息的的图片。当外同步帧频变化时，后端图像拼接系统帧频又固定不变，那么必然导致图像传输及显示异常。
现有技术中通常使用多片硬件储存器来缓存图像数据，实现帧频变换。该方法逻辑控制复杂，并增加了硬件开销，增大电路板面积和功耗。
因此，需要设计一种可靠处理外同步成像任意帧频转换的数据流处理方法，以解决上述问题。
发明内容
本发明要解决的技术问题：
针对背景技术中所提到的不足，本发明提出了一种可靠处理外同步成像任意帧频转换的数据流处理方法，当外部输入不同帧频的外同步信号成像时，输出任意帧频的图像用于后端图像传输及显示。通过本发明的方法实现可变帧频外同步成像时任意帧频显示。
根据本发明的一个方面，本发明提供了如下技术方案：
一种外同步成像任意帧频转换的数据流处理方法，包括如下步骤：
步骤1:对外部输入的外同步信号进行高低毛刺的滤除；
步骤2:将滤除毛刺后的外同步信号用于积分成像输出；
步骤3:将输出的图像数据及数据有效信号经过数据流输入接口转换模块转换为VDMA模块所需的Axi_Stream接口格式；
步骤4：VDMA模块接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块；
步骤5：数据流输出接口转换模块接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示。
在该外同步成像任意帧频转换的数据流处理方法中，配置VDMA模块读通道的详细步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VDMA_CE_OFFSET,0x808b)；将VDMA模块读通道配置为同步锁相循环模式
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET1,ADDR1)；//配置VDMA模块读通道访问地址1
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET2,ADDR2)；//配置VDMA模块读通道访问地址2
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET3,ADDR3)；//配置VDMA模块读通道访问地址3
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_HSIZE_OFFSET,HSIZE)；//配置VDMA模块读通道水平方向分辨率
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRMDLY_STRIDE,OFFSET,STRIDE)；//配置VDMA模块读通道跨度
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VSIZE_OFFSET,VSIZE)；//配置VDMA模块读通道垂直方向分辨率。
在该外同步成像任意帧频转换的数据流处理方法中，配置VDMA模块写通道的详细步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VDMA_CE_OFFSET,0x808b)；//将VDMA模块写通道配置为同步锁相循环模式
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET1,ADDR1)；//配置VDMA模块写通道访问地址1
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET2,ADDR2)；//配置VDMA模块写通道访问地址2
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET3,ADDR3)；//配置VDMA模块写通道访问地址3
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_HSIZE_OFFSET,HSIZE)；//配置VDMA模块写通道水平方向分辨率
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRMDLY_STRIDE,OFFSET,STRIDE)；配置VDMA模块写通道跨度
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VSIZE_OFFSET,VSIZE)；//配置VDMA模块写通道垂直方向分辨率。
根据本发明的一个方面，本发明提供了如下技术方案：
一种外同步成像任意帧频转换的数据流处理装置，所述处理装置包括：
外同步高低毛刺滤除模块，用于对外部输入的外同步信号进行高低毛刺的滤除；
外同步成像模块，用于将滤除毛刺后的外同步信号用于积分成像输出；
数据流输入接口转换模块，用于将输出的图像数据及数据有效信号经过数据流输入接口转换模块转换为VDMA模块所需的Axi_Stream接口格式；
VDMA模块，用于接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块；
数据流输出接口转换模块，用于接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示。
有益效果
与现有技术相比，本发明的有益效果如下：
本发明中实现了一种可靠处理外同步成像任意帧频转换的数据流处理方法及装置，可以保证在不同帧频成像时任意帧频传输显示，对工程应用有很大的实用性和通用性。该数据流转换方法，通过步骤一至五的设置，能够实现可靠的处理外同步成像并实现任意帧频图像输出，可以给后端数据处理及显示设备提供所需的任意特定帧频视频数据，提高了后端数据处理及显示设备的可重用性，具有灵活性高，通用性强、扩展性强等优点。
附图说明
图1是本发明外同步输入成像任意帧频数据流输出逻辑实现框图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
一种外同步成像任意帧频转换的数据流处理方法，包括如下步骤：
1)对外部输入的外同步信号进行高低毛刺滤除。
2)将滤除毛刺后的外同步信号用于积分成像输出。
该步骤的作用是将滤除毛刺后的外同步信号用于产生探测器积分信号，并用于驱动探测器输出数据，作为步骤3探测器输出的图像数据基础。
3)将输出的图像数据及数据有效信号经过数据流输入接口转换模块转换为VDMA模块所需的Axi_Stream接口格式。
该步骤中，VDMA全称是Video Direct Memory Access，即为视频直接存储器存取，其为Xilinx公司的一个IP核。
4)VDMA模块接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块。
5)数据流输出接口转换模块接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示。
在该外同步成像任意帧频转换的数据流处理方法中，配置VDMA模块读通道的详细步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VDMA_CE_OFFSET,0x808b)；将VDMA模块读通道配置为同步锁相循环模式
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET1,ADDR1)；//配置VDMA模块读通道访问地址1
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET2,ADDR2)；//配置VDMA模块读通道访问地址2
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET3,ADDR3)；//配置VDMA模块读通道访问地址3
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_HSIZE_OFFSET,HSIZE)；//配置VDMA模块读通道水平方向分辨率
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRMDLY_STRIDE,OFFSET,STRIDE)；//配置VDMA模块读通道跨度
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VSIZE_OFFSET,VSIZE)；//配置VDMA模块读通道垂直方向分辨率。
在该外同步成像任意帧频转换的数据流处理方法中，配置VDMA模块写通道的详细步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VDMA_CE_OFFSET,0x808b)；//将VDMA模块写通道配置为同步锁相循环模式
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET1,ADDR1)；//配置VDMA模块写通道访问地址1
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET2,ADDR2)；//配置VDMA模块写通道访问地址2
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET3,ADDR3)；//配置VDMA模块写通道访问地址3
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_HSIZE_OFFSET,HSIZE)；//配置VDMA模块写通道水平方向分辨率
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRMDLY_STRIDE,OFFSET,STRIDE)；配置VDMA模块写通道跨度
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VSIZE_OFFSET,VSIZE)；//配置VDMA模块写通道垂直方向分辨率。
根据本发明的一个方面，本发明提供了如下技术方案：
一种外同步成像任意帧频转换的数据流处理装置，所述处理装置包括：
外同步高低毛刺滤除模块，用于对外部输入的外同步信号进行高低毛刺的滤除；
外同步成像模块，用于将滤除毛刺后的外同步信号用于积分成像输出；
数据流输入接口转换模块，用于将输出的图像数据及数据有效信号经过数据流输入接口转换模块转换为VDMA模块所需的Axi_Stream接口格式；
VDMA模块，用于接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块；
数据流输出接口转换模块，用于接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示。
本发明中的一种可靠处理外同步成像任意帧频转换的数据流处理方法，可以保证在不同帧频成像时任意帧频传输显示，对工程应用有很大的实用性和通用性，目前该设计已经实现。该数据流转换方法能够实现可靠的处理外同步成像并实现任意帧频图像输出，可以给后端数据处理及显示设备提供所需的任意特定帧频视频数据，提高了后端数据处理及显示设备的可重用性，具有灵活性高，通用性强、扩展性强等优点。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (3)
1.一种外同步成像任意帧频转换的数据流处理方法，其特征在于：所述处理方法包括如下步骤：
步骤一，对外部输入的外同步信号进行高低毛刺的滤除；
步骤二，将滤除毛刺后的外同步信号用于积分成像输出；
步骤三，将输出的图像数据及数据有效信号经过数据流输入接口转换模块转换为VDMA模块所需的Axi_Stream接口格式；
步骤四，VDMA模块接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块；
步骤五，数据流输出接口转换模块接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示；
所述步骤四中，配置VDMA模块读通道的步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VDMA_CE_OFFSET,0x808b)，将VDMA模块读通道配置为同步锁相循环模式；
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET1,ADDR1)，配置VDMA模块读通道访问地址1；
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET2,ADDR2)，配置VDMA模块读通道访问地址2；
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET3,ADDR3)，配置VDMA模块读通道访问地址3；
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_HSIZE_OFFSET,HSIZE)，配置VDMA模块读通道水平方向分辨率；
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRMDLY_STRIDE,OFFSET,STRIDE)，配置VDMA模块读通道跨度；
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VSIZE_OFFSET,VSIZE)，配置VDMA模块读通道垂直方向分辨率；
所述步骤四中，配置VDMA模块写通道的步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VDMA_CE_OFFSET,0x808b)，将VDMA模块写通道配置为同步锁相循环模式；
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET1,ADDR1)，配置VDMA模块写通道访问地址1；
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET2,ADDR2)，配置VDMA模块写通道访问地址2；
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET3,ADDR3)，配置VDMA模块写通道访问地址3；
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_HSIZE_OFFSET,HSIZE)，配置VDMA模块写通道水平方向分辨率；
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRMDLY_STRIDE,OFFSET,STRIDE)，配置VDMA模块写通道跨度；
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VSIZE_OFFSET,VSIZE)，配置VDMA模块写通道跨度。
2.根据权利要求1所述的一种外同步成像任意帧频转换的数据流处理方法，其特征在于：所述步骤二中，将滤除毛刺后的外同步信号用于产生探测器积分信号，并驱动探测器输出图像数据。
3.一种外同步成像任意帧频转换的数据流处理装置，其特征在于：所述处理装置包括：
外同步高低毛刺滤除模块，用于对外部输入的外同步信号进行高低毛刺的滤除；
外同步成像模块，用于将滤除毛刺后的外同步信号用于积分成像输出；
数据流输入接口转换模块，用于将输出的图像数据及数据有效信号经过数据流输入接口模块转换为VDMA模块所需的Axi_Stream接口格式；
VDMA模块，用于接收来自数据流输入接口转换模块输出的Axi_Stream数据流信号，在软件配置好VDMA模块后，通过逻辑拉高VDMA模块的FSYNC信号启动数据传输，VDMA模块将接收到的数据转换为AXI数据格式通过VDMA模块的写通道传输到外部的DDR中，同时VDMA模块的读通道读取DDR中的数据，并将其送至数据流输出接口转换模块；
VDMA模块的配置包括配置VDMA模块读通道和配置VDMA模块写通道，配置VDMA模块读通道的步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VDMA_CE_OFFSET,0x808b)，将VDMA模块读通道配置为同步锁相循环模式；
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET1,ADDR1)，配置VDMA模块读通道访问地址1；
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET2,ADDR2)，配置VDMA模块读通道访问地址2；
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRAME_OFFSET3,ADDR3)，配置VDMA模块读通道访问地址3；
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_HSIZE_OFFSET,HSIZE)，配置VDMA模块读通道水平方向分辨率；
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_FRMDLY_STRIDE,OFFSET,STRIDE)，配置VDMA模块读通道跨度；
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,MM2S_VSIZE_OFFSET,VSIZE)，配置VDMA模块读通道垂直方向分辨率；
配置VDMA模块写通道的步骤如下：
a)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VDMA_CE_OFFSET,0x808b)，将VDMA模块写通道配置为同步锁相循环模式；
b)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET1,ADDR1)，配置VDMA模块写通道访问地址1；
c)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET2,ADDR2)，配置VDMA模块写通道访问地址2；
d)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRAME_OFFSET3,ADDR3)，配置VDMA模块写通道访问地址3；
e)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_HSIZE_OFFSET,HSIZE)，配置VDMA模块写通道水平方向分辨率；
f)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_FRMDLY_STRIDE,OFFSET,STRIDE)，配置VDMA模块写通道跨度；
g)WRITE_VDMA_REGISTER(VDMA_BASE_ADDR,S2MM_VSIZE_OFFSET,VSIZE)，配置VDMA模块写通道跨度；
数据流输出接口转换模块，用于接收DDR过来的数据后，经过内部缓存后，以任意帧频数据格式输出显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211288263.8A CN115914492B (zh) | 2022-10-20 | 2022-10-20 | 一种外同步成像任意帧频转换的数据流处理方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211288263.8A CN115914492B (zh) | 2022-10-20 | 2022-10-20 | 一种外同步成像任意帧频转换的数据流处理方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115914492A CN115914492A (zh) | 2023-04-04 |
| CN115914492B true CN115914492B (zh) | 2024-04-30 |
Family
ID=86487420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211288263.8A Active CN115914492B (zh) | 2022-10-20 | 2022-10-20 | 一种外同步成像任意帧频转换的数据流处理方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115914492B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105611234A (zh) * | 2015-12-21 | 2016-05-25 | 中国科学院长春光学精密机械与物理研究所 | 嵌入式系统任意帧频数字图像模拟显示方法 |
| CN109743515A (zh) * | 2018-11-27 | 2019-05-10 | 中国船舶重工集团公司第七0九研究所 | 一种基于软核平台的异步视频融合叠加系统及方法 |
| CN111314641A (zh) * | 2020-02-18 | 2020-06-19 | 东南大学 | 一种高帧频图像的采集存储显示系统及方法 |
| KR102176447B1 (ko) * | 2019-05-31 | 2020-11-09 | 주식회사 로하연구소 | 디스플레이포트 표준 기반 ＰＣＩｅ ＦＰＧＡ 프레임 그래버 |
| CN113727161A (zh) * | 2021-09-03 | 2021-11-30 | 南京大学 | 一种基于microblaze的实时视频接缝剪裁方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109741234B (zh) * | 2018-12-29 | 2023-02-17 | 深圳市华讯方舟光电技术有限公司 | 一种oct图像处理装置及系统 |
-
2022
- 2022-10-20 CN CN202211288263.8A patent/CN115914492B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105611234A (zh) * | 2015-12-21 | 2016-05-25 | 中国科学院长春光学精密机械与物理研究所 | 嵌入式系统任意帧频数字图像模拟显示方法 |
| CN109743515A (zh) * | 2018-11-27 | 2019-05-10 | 中国船舶重工集团公司第七0九研究所 | 一种基于软核平台的异步视频融合叠加系统及方法 |
| KR102176447B1 (ko) * | 2019-05-31 | 2020-11-09 | 주식회사 로하연구소 | 디스플레이포트 표준 기반 ＰＣＩｅ ＦＰＧＡ 프레임 그래버 |
| CN111314641A (zh) * | 2020-02-18 | 2020-06-19 | 东南大学 | 一种高帧频图像的采集存储显示系统及方法 |
| CN113727161A (zh) * | 2021-09-03 | 2021-11-30 | 南京大学 | 一种基于microblaze的实时视频接缝剪裁方法及系统 |
Non-Patent Citations (2)
| Title |
|---|
| 基于Vivado HLS的特征点坐标提取和AXI4-Stream接口高速传输;高辉;于恒;;信息技术;20200416(04);全文 * |
| 基于ZYNQ的摄像头采集系统设计与实现;李启慧;;电子设计工程;20200420(08);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115914492A (zh) | 2023-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202634558U (zh) | 一种图像处理装置 | |
| CN103595924B (zh) | 一种基于Cameralink的图像融合系统及其方法 | |
| CN106993150B (zh) | 一种兼容超高清视频输入的视频图像处理系统及方法 | |
| US8314843B2 (en) | Method and apparatus for information reproduction | |
| CN110933382A (zh) | 一种基于fpga实现的车载视频图像画中画显示方法 | |
| CN111988552B (zh) | 图像输出控制方法及装置和视频处理设备 | |
| JP2004080327A (ja) | 画像処理装置および画像処理方法、記録媒体、並びにプログラム | |
| CN115914492B (zh) | 一种外同步成像任意帧频转换的数据流处理方法及装置 | |
| JPH0847000A (ja) | 複眼撮像装置、画像信号変換装置、表示装置及び複眼撮像画像記録再生装置 | |
| CN112492247B (zh) | 一种基于lvds输入的视频显示设计方法 | |
| CN111314576B (zh) | 一种模拟视频处理方法 | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| CN109587421B (zh) | 一种hd-sdi/3g-sdi收发及实时画中画切换输出处理方法 | |
| JPH05176216A (ja) | レンズ歪み補正方式 | |
| CN210606585U (zh) | 车机显示演示装置 | |
| CN113612938A (zh) | 一种多类型自适应分辨率的图像转换方法及装置 | |
| JP2004221955A (ja) | 高速撮像信号記録装置 | |
| CN112422770A (zh) | 一种针对多台4k分辨率的视频处理器的同步方法及系统 | |
| CN212135498U (zh) | 用于数字电影放映机的图像处理装置 | |
| KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
| JP2005338498A (ja) | 表示メモリ装置 | |
| CN109819191B (zh) | 一种mipi c-phy信号发生器及其信号发生方法 | |
| KR20110002142A (ko) | 디지털 비디오 레코더 장치 및 이를 이용한 비디오 채널 확장이 가능한 디지털 비디오 레코딩 시스템 | |
| KR100407977B1 (ko) | 포맷 변환 장치 | |
| JPH0564162A (ja) | 画像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |