CN102497514B - 一种三通道视频转发设备和转发方法 - Google Patents
一种三通道视频转发设备和转发方法 Download PDFInfo
- Publication number
- CN102497514B CN102497514B CN 201110419825 CN201110419825A CN102497514B CN 102497514 B CN102497514 B CN 102497514B CN 201110419825 CN201110419825 CN 201110419825 CN 201110419825 A CN201110419825 A CN 201110419825A CN 102497514 B CN102497514 B CN 102497514B
- Authority
- CN
- China
- Prior art keywords
- module
- delay
- video
- control module
- vision signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 37
- 230000001360 synchronised effect Effects 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 6
- 230000002045 lasting effect Effects 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012958 reprocessing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Abstract
本发明公开了一种具有无延时、短延时和长延时的三通道的转发视频信号的设备，该设备主要包括视频信号接收模块、三通道转发处理模块、视频信号发送模块、通道寄存器和短/长延时寄存器。本发明还公开了一种对视频信号进行三通道转发的方法，所述方法包括：接收视频信号；提取颜色数据；根据时延要求从无延时通道、短延时通道和长延时通道中选择一条转发颜色数据；根据选择的转发通道产生同步时序；将同步时序与颜色数据组合形成新的视频信号；将所述新的视频信号转发出去。本发明支持无延时、短延时和长延时的转发路径，利用本发明，用户可以根据特定视频处理的具体时延，灵活配置其延时参数，满足多种延时需求。
Description
技术领域
本发明涉及视频信号转发领域，特别涉及一种具有无延时、短延时和长延时的三通道的视频转发设备及相应的视频转发方法。
背景技术
随着片上系统SOC技术的长足发展，基于总线结构的处理方式带来相当大的灵活性。只要满足总线条件的外部设备，可以很方便的挂接在总线上。基于ARM处理器的片上系统当前在终端设备、手持设备中得到非常广泛的应用。ARM公司提出的AMBA(Advanced Microcontroller BusArchitecture)3.0总线协议中，提出了AXI(Advanced eXtensible Interface)总线，它是AMBA3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。本发明采用了AXI总线，可以挂接到AXI总线上，为别的设备(例如带有AXI总线的视频后处理设备)提供视频信号源，并根据处理时间，灵活的配置延时时长；还可以与中央处理器配合起来，处理更复杂的视频应用。
在一些特定视频处理场合，需要对视频信号进行转发，但有可能在转发之前需要进行一些特定的处理后，才转发出去，特定的视频处理导致视频信号的一定延时。目前市场没有专门针对该种用途的灵活可配置的设备，因此本发明针对该种特殊用途，特提出了三通道的视频转发设备及相应的视频转发方法，支持无延时、短延时和长延时的转发路径，用户可以根据特定视频处理的具体时延，灵活配置其延时参数，以满足多种延时需求。
发明内容
为了解决上述问题，本发明提供了一种AXI总线的视频转发设备以及相应的视频转发方法，可以实现视频的无延时、短延时、长延时的转发。
本发明首先提供一种三通道视频转发设备，其特征在于，该设备包括：视频信号接收模块S1、三通道转发处理模块S2、视频信号发送模块S3、通道寄存器301和短/长延时寄存器307，其中，
视频信号接收模块S1分别与三通道转发处理模块和视频信号发送模块连接，用于接收视频信号，对视频信号进行处理得到视频同步信息和颜色数据，并将视频同步信息输出到视频信号发送模块，将颜色数据输出到三通道转发处理模块；
通道寄存器301，用于根据视频数据不同的时延要求，选择三通道中的其中一个；
三通道转发处理模块S2分别与视频信号接收模块S1和视频信号发送模块连接S3，用于根据通道寄存器301的设置，将从视频信号接收模块S1接收到的颜色数据按照不同的延时要求转发到视频信号发送模块S3；
短/长延时寄存器307，用于存储延时设置值；
视频信号发送模块S3分别与视频信号接收模块S1和三通道转发处理模块S2连接，用于根据视频信号接收模块S1中存储的视频同步信息、通道寄存器301的信息和短/长延时寄存器307的信息，产生无/有延时的同步时序，将其与从三通道转发处理模块S2接收到的颜色数据相组合，生成新的视频信号，发送到视频信号接收设备。
本发明还提供一种对视频信号进行三通道转发的方法，其特征在于，该方法包括以下步骤：
步骤1，接收视频信号；
步骤2，从所述视频信号中提取出颜色数据；
步骤3，根据视频信号对于时延的要求从无延时转发通道1、短延时转发通道2和长延时转发通道3这三条转发通道中选择一条通道转发所述颜色数据；
步骤4，根据所选择的转发通道产生同步时序；
步骤5，将所产生的同步时序与从视频信号中提取出的颜色数据组合起来，形成新的视频信号；
步骤6，将所述新的视频信号转发出去。
本发明所提供的视频转发设备和三通道转发方法，可以实现视频的无延时、短延时、长延时的转发，结合用户的视频处理特点，可以灵活配置其转发的时延。针对不用的视频应用，通过配置应用时延即可得到转发的视频，有效地降低了这类应用的复杂性。采用该设备，则用户可以更专注于完成其视频应用，而不需要关注转发的细节。
附图说明
图1是三通道视频转发设备的应用系统示意图。
图2是三通道视频转发设备结构示意图和三通道转发数据流图。
图3是长延时通道的地址读写方法示意图。
图4是三通道视频转发方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
在视频处理中，通常需要对图像进行一些后处理，比如去噪点、滤波处理、运动估计等，这些处理均需要一定的时间完成，因此本发明针对视频后处理时长的不同，设计了具有三通道的视频转发设备，以满足视频后处理的不同需求。
本发明转发的视频信号可以是数字视频接口(Digital Visual Interface，DVI)视频信号或者高清晰度多媒体接口(High Definition Multimedia Interface，HDMI)信号的视频分量。
图1是三通道视频转发设备的应用系统示意图。如图1所示，本发明所述的三通道视频转发设备通过AXI系统总线为中央处理器和视频后处理设备提供视频数据源。其中一种应用场景为：视频通过三通道转发设备存储到内存中，然后中央处理器配置后处理模块的处理地址和三通道转发设备的一致，同时配置三通道转发设备的延时时长，保证后处理模块处理完成的数据被转发。
图2是三通道视频转发设备结构示意图和三通道转发数据流图，如图2所示，本发明所提出的三通道视频转发设备，包括：视频信号接收模块S1、三通道转发处理模块S2、视频信号发送模块S3、通道寄存器301和短/长延时寄存器307；其中：
视频信号接收模块S1分别与三通道转发处理模块S2和视频信号发送模块连接S3，用于接收视频信号，对视频信号进行处理得到视频同步信息和颜色数据，并将视频同步信息输出到视频信号发送模块S3，将颜色数据输出到三通道转发处理模块S2；
通道寄存器301，用于根据视频数据不同的时延要求，选择三通道中的其中一个通道，在通道1、2、3的处理模块和发送模块中都将查看该寄存器的值，通道寄存器301保存的值为001表示选择无延时通道1，值为002时表示选择短延时通道2，值为003时表示选择长延时通道3。
三通道转发处理模块S2分别与视频信号接收模块S1和视频信号发送模块连接S3，用于根据通道寄存器301的设置，将从视频信号接收模块S1接收到的颜色数据按照不同的延时要求转发到视频信号发送模块S3；
短/长延时寄存器307，用于存储延时设置值，是短延时通道2和长延时通道3复用的寄存器，当通道寄存器301的值为002时，其用于短延时通道2，短延时通道2根据短/长延时寄存器307中存储的值产生短延时的结果；当通道寄存器301的值为003时用于长延时通道3，长延时通道3根据短/长延时寄存器307中存储的值产生长延时的结果；
视频信号发送模块S3分别与视频信号接收模块S1和三通道转发处理模块S2连接，用于根据视频信号接收模块S1中存储的视频同步信息、通道寄存器301的信息和短/长延时寄存器307的信息，产生无/有延时的同步时序，组合从三通道转发处理模块S2接收到的颜色数据，生成新的视频信号，发送到视频信号接收设备。
所述视频信号接收模块S1进一步包括：同步信号统计模块303、同步信号寄存器组304和颜色数据输入端寄存器组306，其中：
同步信号统计模块303，用于接收视频信号中的视频同步信号，并对视频同步信号进行统计得到视频同步信息；
同步信号寄存器组304，用于存储同步信号统计模块303统计得到的视频同步信息；
颜色数据输入端寄存器组302，用于存储视频信号中的颜色数据。
同步信号统计模块303进一步包括视频帧同步信号统计模块和视频行同步信号统计模块，其中：
视频帧同步信号统计模块，用于统计帧信号的持续行数、帧前的消隐区行数、帧后的消隐区行数、以及颜色信号的垂直分辨率(即数据有效的次数)；
视频行同步信号统计模块，用于统计行信号的持续时钟周期数、行前消隐区的时钟周期数、行后消隐区的时钟周期数、以及水平分辨率(即数据有效的持续时钟周期数)。
所述三通道处理模块S2进一步包括：无延时通道1、短延时通道2和长延时通道3，其中：
无延时通道1，用于将视频信号接收模块S1输出的颜色数据，具体为视频信号接收模块S1的颜色数据输入端接收寄存器组302中存储的颜色数据，通过直通控制模块308转发到视频信号发送模块S3中，具体为视频信号发送模块S3的颜色信号发送寄存器组306中，以进行视频信号的无延时转发；
短延时通道2：用于将视频信号接收模块S1输出的颜色数据，具体为视频信号接收模块S1的颜色数据输入端接收寄存器组302中存储的颜色数据通过两个FIFO和控制模块转发到视频信号发送模块S3中，具体为视频信号发送模块S3的颜色信号发送寄存器组306中，以进行视频信号的短延时转发；
长延时通道3，用于将视频信号接收模块S1输出的颜色数据，具体为视频信号接收模块S1的颜色数据输入端接收寄存器组302中存储的颜色数据通过两个FIFO、控制模块和外部存储空间转发到视频信号发送模块S3中，具体为视频信号发送模块S3的颜色信号发送寄存器组306中，以进行视频信号的长延时转发。
具体地，对于短延时通道2，为了实现颜色数据的短延时转发，首先由DATA2FIFO控制模块309将从颜色数据输入端接收寄存器组302中存储的颜色数据写入到输入数据缓存FIFO310中；然后FIFO2FIFO控制模块311将输入数据缓存FIFO310中的内容读出，写入到输出数据缓存FIFO312中；最后FIFO2DATA控制模块313将输出数据缓存FIFO312中的内容写入到视频信号发送模块(S3)中的颜色数据输出端寄存器组306中，FIFO2DATA控制模块313读取数据的时刻受视频信号发送模块所产生的同步时序的控制，也就是说，在满足同步时序的条件下，FIFO2DATA控制模块313才将输出数据缓存FIFO312中的内容读入到颜色数据输出端寄存器组306中。
具体地，对于长延时通道3，为了实现颜色数据的长延时转发，首先由DATA2FIFO控制模块309将从颜色数据输入端接收寄存器组302中存储的颜色数据写入到输入数据缓存FIFO310中，这一数据转发过程与短延时通道2是相同的；然后FIFO2AXI控制模块314将输入数据缓存FIFO310中的内容读出，在设备应用场景图1的描述中，是将视频数据存储到外部存储空间比如DDR存储器中，实际可以根据用户的需要存储到需要的位置，在本实施实例中FIFO2AXI控制模块314向AXI系统总线发起写入DDR控制器数据空间的请求，请求得到同意后，FIFO2AXI控制模块314依次将颜色数据发送到AXI系统总线，由AXI系统总线上连接的DDR控制器将颜色数据存入外部存储空间DDR中；AXI2FIFO控制模块315向AXI系统总线发起读取DDR存储空间的请求，外部存储介质如果允许读取数据，读取请求将得到同意，请求得到同意后，AXI2FIFO控制模块315依次将数据从AXI系统总线上读出，然后写入输出数据缓存FIFO312中；最后，FIFO2DATA控制模块313将输出数据缓存FIFO312中的内容写入到视频信号发送模块S3的颜色数据输出端寄存器组306中，同短延时通道2相同，FIFO2DATA控制模块313读取数据的时刻也受视频信号发送模块所产生的同步时序的控制。由上可以看出，DATA2FIFO控制模块309和FIFO2DATA控制模块313是长延时通道3与短延时通道2共用的。
具体地，如图3所示的长延时通道的地址读写方法示意图，长延时通道3中数据读写控制方法包括：FIFO2AXI控制模块314始终从视频图像1的地址开始写入视频数据，而AXI2FIFO控制模块315读取的地址则是根据短/长延时寄存器307和帧缓存空间大小寄存器613的大小来确定的，如果帧缓存空间大小寄存器613设置为N帧，即DDR存储器上至少有N帧的存储空间，该设备用了N帧的存储空间用于视频图像的存取，而短/长延时寄存器设置为M，且有M＜N，则将DDR存储器的后M帧，也就是第N-M+1帧到第N帧设为无效帧，比如空白帧、预存图像帧等，AXI2FIFO控制模块315的初始读取地址为(N-M+1)；然后FIFO2AXI控制模块314和AXI2FIFO控制模块315按帧各自累加1的方式循环存储和读取。这样AXI2FIFO控制模块315所读取的前M帧图像为预存的图像，而真正的视频输入信号则延时了M帧后才发送出去。
帧缓存空间大小寄存器316，用于在长延时通道3中，FIFO2AXI控制模块314发起写地址请求时的写地址边界限制和AXI2FIFO控制模块315发起读地址请求时读地址的边界限制。两个控制模块对于可写入和可读取的位置保持一致。
所述视频信号发送模块进一步包括：同步信号产生模块305、颜色数据输出端寄存器组306，其中，
同步信号产生模块305，用于根据视频信号接收模块中存储的视频同步信息、通道寄存器301的信息和短/长延时寄存器307的信息，产生无/有延时的同步时序；
颜色数据输出端寄存器组306，用于暂存从三通道转发处理模块接收到的颜色数据。
同步信号产生模块305产生同步时序的方法为：
通道寄存器设置为无延时通道1时的同步时序产生方法：对于无延时通道1，颜色数据从输入到输出经过颜色数据输入端寄存器组302和颜色数据输出端寄存器组306，产生两个时钟周期的后移，因此，同步信号产生模块305产生偏移两个时钟同步信号。两个时钟信号相当短，可视为无延时。
通道寄存器设置为短延时通道2时的同步时序产生方法：对于短延时通道2，颜色数据经过两级FIFO(输入数据缓存FIFO310和输出数据缓存FIFO312)，FIFO的深度设置为高清视频行分辨率的两倍，即1920*2＝3840，因此对于高清视频信号来说，最多可以产生4行的延迟。如果短/长延时寄存器设置4，表明是短延时4行，则同步信号产生模块305根据统计的同步信号信息产生延迟4行的同步时序。
通道寄存器设置为长延时通道3时的同步时序产生方法：对于长延时通道3，同步信号产生模块305直接根据同步信号寄存器组304存储的输入视频信号的统计视频同步信息产生时序，配合输出数据缓存FIFO312中的数据发送出去，其长延时的控制是通过FIFO2AXI控制模块314和AXI2FIFO控制模块315的存储和读取操作来产生的。
本发明还提出一种对视频信号进行三通道转发的方法，该方法的流程图如图4所示。图4中所示的三个通道分别是无延时通道1、短延时通道2和长延时通道3。
如图4所示，本发明所提出一种对视频信号进行三通道转发的方法包括以下步骤：
步骤1，接收视频信号；
步骤2，从所述视频信号中提取出颜色数据；
步骤3，根据视频信号对于时延的要求从三条转发通道中选择一条通道转发所述颜色数据；所述三条转发通道分别是：无延时转发通道1、短延时转发通道2和长延时转发通道3；所述无延时转发通道1只要检测到有视频信号就立即转发该视频信号；所述短延时转发通道2为可以产生延时、但延时不太大的转发通道，其最大延时的时间由内部缓存FIFO的深度决定，可通过配置短/长延时寄存器来改变延时时间；所述长延时转发通道3为可以产生延时、但延时可以较大的转发通道，其最大延时的时间由外部的存储器大小以及短/长延时寄存器的设置决定，可通过配置短/长延时寄存器来改变延时时间；
步骤4，根据所选择的转发通道产生同步时序；
步骤5，将所产生的同步时序与从视频信号中提取出的颜色数据组合起来，形成新的视频信号；
步骤6，将该新的视频信号转发出去。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种三通道视频转发设备，其特征在于，该设备包括：视频信号接收模块(S1)、三通道转发处理模块(S2)、视频信号发送模块(S3)、通道寄存器(301)和短/长延时寄存器(307)，其中，
视频信号接收模块(S1)分别与三通道转发处理模块(S2)和视频信号发送模块(S3)连接，用于接收视频信号，对视频信号进行处理得到视频同步信息和颜色数据，并将视频同步信息输出到视频信号发送模块(S3)，将颜色数据输出到三通道转发处理模块(S2)；
通道寄存器(301)，用于根据视频数据不同的时延要求，选择三通道中的其中一个；
三通道转发处理模块(S2)分别与视频信号接收模块(S1)和视频信号发送模块(S3)连接，用于根据通道寄存器(301)的设置，将从视频信号接收模块(S1)接收到的颜色数据按照不同的延时要求转发到视频信号发送模块(S3)，所述三通道转发处理模块(S2)进一步包括：无延时通道(1)、短延时通道(2)和长延时通道(3)，其中：
所述无延时通道(1)，用于将所述视频信号接收模块(S1)输出的颜色数据通过直通控制模块(308)转发到视频信号发送模块(S3)，以进行视频信号的无延时转发；
所述短延时通道(2)：用于将视频信号接收模块(S1)输出的颜色数据通过两个FIFO和控制模块转发到视频信号发送模块(S3)中，以进行视频信号的短延时转发；
所述长延时通道(3)，用于将视频信号接收模块(S1)输出的颜色数据通过两个FIFO和外部存储空间，以及控制模块转发到视频信号发送模块(S3)中，以进行视频信号的长延时转发；
对于所述短延时通道(2)，首先由DATA2FIFO控制模块(309)将所述颜色数据写入到输入数据缓存FIFO(310)中；然后FIFO2FIFO控制模块(311)将输入数据缓存FIFO(310)中的内容写入到输出数据缓存FIFO(312)中；最后FIFO2DATA控制模块(313)将输出数据缓存FIFO(312)中的内容写入到视频信号发送模块(S3)中，其中，FIFO2DATA控制模块(313)读取数据的时刻受所述同步时序的控制；
对于长延时通道(3)，首先由DATA2FIFO控制模块(309)将所述颜色数据写入到输入数据缓存FIFO(310)中；然后FIFO2AXI控制模块(314)向AXI系统总线发起写入外部存储空间的请求，请求得到同意后，FIFO2AXI控制模块(314)将输入数据缓存FIFO(310)中的内容发送到AXI系统总线，由AXI系统总线上连接的外部设备将所述颜色数据存入外部存储空间中；AXI2FIFO控制模块(315)向AXI系统总线发起读取外部存储空间的请求，得到同意后，AXI2FIFO控制模块(315)将数据从AXI系统总线上读出，写入输出数据缓存FIFO(312)中；最后，FIFO2DATA控制模块(313)将输出数据缓存FIFO(312)中的内容写入到视频信号发送模块(S3)中，FIFO2DATA控制模块(313)读取数据的时刻受所述同步时序的控制；
短/长延时寄存器(307)，用于存储延时设置值；
视频信号发送模块(S3)分别与视频信号接收模块(S1)和三通道转发处理模块(S2)连接，用于根据视频信号接收模块(S1)中存储的视频同步信息、通道寄存器(301)的信息和短/长延时寄存器(307)的信息，产生无/有延时的同步时序，将其与从三通道转发处理模块(S2)接收到的颜色数据相组合，生成新的视频信号，发送到视频信号接收设备。
2.根据权利要求1所述的设备，其特征在于，所述通道寄存器(301)保存的值为001表示选择无延时通道(1)，值为002时表示选择短延时通道(2)，值为003时表示选择长延时通道(3)；所述短/长延时寄存器(307)是短延时通道(2)和长延时通道(3)复用的寄存器，当通道寄存器(301)的值为002时，其用于短延时通道(2)，短延时通道(2)根据短/长延时寄存器(307)中存储的值产生短延时的结果；当通道寄存器(301)的值为003时用于长延时通道(3)，长延时通道(3)根据短/长延时寄存器(307)中存储的值产生长延时的结果。
3.根据权利要求1所述的设备，其特征在于，所述视频信号接收模块(S1)进一步包括：同步信号统计模块(303)、同步信号寄存器组(304)和颜色数据输入端寄存器组(306)，其中：
同步信号统计模块(303)，用于接收视频信号中的视频同步信号，并对视频同步信号进行统计得到视频同步信息；
同步信号寄存器组(304)，用于存储所述视频同步信息；
颜色数据输入端寄存器组(302)，用于存储视频信号中的颜色数据。
4.根据权利要求3所述的设备，其特征在于，所述同步信号统计模块(303)进一步包括视频帧同步信号统计模块和视频行同步信号统计模块，其中，
所述视频帧同步信号统计模块，用于统计帧信号的持续行数、帧前的消隐区行数、帧后的消隐区行数以及颜色信号的垂直分辨率；
所述视频行同步信号统计模块，用于统计行信号的持续时钟周期数、行前消隐区的时钟周期数、行后消隐区的时钟周期数以及水平分辨率。
5.根据权利要求1所述的设备，其特征在于，所述FIFO2AXI控制模块(314)和所述AXI2FIFO控制模块(315)对外部存储空间的数据读写方法为：如果外部存储空间的存储空间为N帧，所述短/长延时寄存器(307)设置为M，且有M＜N，则将外部存储空间的后M帧设为无效帧，所述FIFO2AXI控制模块(314)从第1个存储地址写入视频数据，而AXI2FIFO控制模块(315)的初始读取地址则为N-M+1；然后FIFO2AXI控制模块(314)和AXI2FIFO控制模块(315)按帧各自累加1的方式循环存储和读取。
6.根据权利要求1所述的设备，其特征在于，所述视频信号发送模块(S3)进一步包括：同步信号产生模块(305)和颜色数据输出端寄存器组(306)，其中，
所述同步信号产生模块(305)，用于根据所述视频同步信息、所述通道寄存器(301)的信息和所述短/长延时寄存器(307)的信息，产生无/有延时的同步时序；
所述颜色数据输出端寄存器组(306)，用于暂存从所述三通道转发处理模块(S2)接收到的颜色数据。
7.一种对视频信号进行三通道转发的方法，其特征在于，该方法包括以下步骤：
步骤1，接收视频信号；
步骤2，从所述视频信号中提取出颜色数据；
步骤3，根据视频信号对于时延的要求从无延时通道(1)、短延时通道(2)和长延时通道(3)这三条转发通道中选择一条通道转发所述颜色数据；
步骤4，根据所选择的转发通道产生同步时序；
步骤5，将所产生的同步时序与从视频信号中提取出的颜色数据组合起来，形成新的视频信号；
步骤6，将所述新的视频信号转发出去；
其中，所述无延时通道(1)用于将颜色数据通过直通控制模块(308)转发到视频信号发送模块(S3)，以进行视频信号的无延时转发；所述短延时通道(2)用于将颜色数据通过两个FIFO和控制模块转发到视频信号发送模块(S3)中，以进行视频信号的短延时转发；所述长延时通道(3)用于将颜色数据通过两个FIFO和外部存储空间，以及控制模块转发到视频信号发送模块(S3)中，以进行视频信号的长延时转发；
对于所述短延时通道(2)，首先由DATA2FIFO控制模块(309)将所述颜色数据写入到输入数据缓存FIFO(310)中；然后FIFO2FIFO控制模块(311)将输入数据缓存FIFO(310)中的内容写入到输出数据缓存FIFO(312)中；最后FIFO2DATA控制模块(313)将输出数据缓存FIFO(312)中的内容写入到视频信号发送模块(S3)中，其中，FIFO2DATA控制模块(313)读取数据的时刻受同步时序的控制；
对于长延时通道(3)，首先由DATA2FIFO控制模块(309)将所述颜色数据写入到输入数据缓存FIFO(310)中；然后FIFO2AXI控制模块(314)向AXI系统总线发起写入外部存储空间的请求，请求得到同意后，FIFO2AXI控制模块(314)将输入数据缓存FIFO(310)中的内容发送到AXI系统总线，由AXI系统总线上连接的外部设备将所述颜色数据存入外部存储空间中；AXI2FIFO控制模块(315)向AXI系统总线发起读取外部存储空间的请求，得到同意后，AXI2FIFO控制模块(315)将数据从AXI系统总线上读出，写入输出数据缓存FIFO(312)中；最后，FIFO2DATA控制模块(313)将输出数据缓存FIFO(312)中的内容写入到视频信号发送模块(S3)中，FIFO2DATA控制模块(313)读取数据的时刻受所述同步时序的控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110419825 CN102497514B (zh) | 2011-12-15 | 2011-12-15 | 一种三通道视频转发设备和转发方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110419825 CN102497514B (zh) | 2011-12-15 | 2011-12-15 | 一种三通道视频转发设备和转发方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102497514A CN102497514A (zh) | 2012-06-13 |
| CN102497514B true CN102497514B (zh) | 2013-09-04 |
Family
ID=46189298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110419825 Active CN102497514B (zh) | 2011-12-15 | 2011-12-15 | 一种三通道视频转发设备和转发方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102497514B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105094743A (zh) * | 2014-05-23 | 2015-11-25 | 深圳市中兴微电子技术有限公司 | 一种先进先出数据缓存器及其进行时延控制的方法 |
| CN106791552A (zh) * | 2016-12-23 | 2017-05-31 | 龙迅半导体（合肥）股份有限公司 | 一种重构视频时序的方法及装置 |
| CN114238177B (zh) * | 2021-12-01 | 2022-05-31 | 苏州浪潮智能科技有限公司 | Axi总线通信方法、装置、设备和介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025934A (zh) * | 2010-10-15 | 2011-04-20 | 西安交通大学 | 基于AXI总线的数字电视SoC的存储控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489794B2 (en) * | 2010-03-12 | 2013-07-16 | Lsi Corporation | Processor bus bridge for network processors or the like |
-
2011
- 2011-12-15 CN CN 201110419825 patent/CN102497514B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025934A (zh) * | 2010-10-15 | 2011-04-20 | 西安交通大学 | 基于AXI总线的数字电视SoC的存储控制方法 |
Non-Patent Citations (1)
| Title |
|---|
| Drew Wingard-Sonicstage，Inc..A Non-Blocking Intelligent Interconnect for AMBA-Connected SoC"s.《CoWare Arm Developer"s Conference, 2005》.2005, * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102497514A (zh) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101490067B1 (ko) | 복수의 프로세서들을 이용한 병렬 이미지 프로세싱 | |
| US20140368609A1 (en) | Systems And Methods For Generating A Panoramic Image | |
| CN107249101A (zh) | 一种高分辨率图像采集与处理装置 | |
| CN106294234A (zh) | 一种数据传输方法及装置 | |
| CN109743515B (zh) | 一种基于软核平台的异步视频融合叠加系统及方法 | |
| CN104902193A (zh) | 一种基于fpga对图像数据进行分割处理和显示的方法 | |
| CN103841359A (zh) | 一种视频多画面合成方法、装置和系统 | |
| CN105023307A (zh) | 行车记录仪 | |
| CN109656863A (zh) | 一种高带宽的mipi数据处理接口电路 | |
| CN102497514B (zh) | 一种三通道视频转发设备和转发方法 | |
| CN111988552B (zh) | 图像输出控制方法及装置和视频处理设备 | |
| CN102625086B (zh) | 一种用于高清数字矩阵的ddr2存储方法和系统 | |
| CN108134912B (zh) | 一种视频流转换方法 | |
| WO2024051674A1 (zh) | 图像处理电路和电子设备 | |
| CN113132552B (zh) | 视频流处理方法及装置 | |
| US20130169758A1 (en) | Three-dimensional image generating device | |
| CN112055159A (zh) | 画质处理装置和显示设备 | |
| CN105430297A (zh) | 多视频格式向iidc协议视频格式转换的自动控制系统 | |
| CN114866733A (zh) | 一种低延迟视频处理方法、系统及装置 | |
| CN109710551B (zh) | 一种基于fmc标准的注入式仿真系统 | |
| CN114449178A (zh) | 视频信号传输控制方法及视频信号传输系统 | |
| CN105227946B (zh) | 3d视频分解装置 | |
| CN203522918U (zh) | 一种hdmi转pcie的采集卡 | |
| CN202488592U (zh) | 一种实时高清视频发送器 | |
| CN102750244A (zh) | 分级缓冲的dma传送装置及传送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171208 Address after: 102412 Beijing City, Fangshan District Yan Village Yan Fu Road No. 1 No. 11 building 4 layer 402 Patentee after: Beijing Si Lang science and Technology Co.,Ltd. Address before: 100190 Zhongguancun East Road, Beijing, No. 95, No. Patentee before: Institute of Automation, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220119 Address after: 519031 room 532, building 18, No. 1889, Huandao East Road, Hengqin District, Zhuhai City, Guangdong Province Patentee after: Zhuhai Jilang Semiconductor Technology Co.,Ltd. Address before: 102412 room 402, 4th floor, building 11, No. 1, Yanfu Road, Yancun Town, Fangshan District, Beijing Patentee before: Beijing Si Lang science and Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 701, 7th Floor, Building 56, No. 2, Jingyuan North Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 (Beijing Pilot Free Trade Zone High-end Industry Zone Yizhuang Group) Patentee after: Beijing Jilang Semiconductor Technology Co., Ltd. Address before: 519031 room 532, building 18, No. 1889, Huandao East Road, Hengqin District, Zhuhai City, Guangdong Province Patentee before: Zhuhai Jilang Semiconductor Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |