CN204305204U - 一种CameraLink-DVI视频转换器 - Google Patents
一种CameraLink-DVI视频转换器 Download PDFInfo
- Publication number
- CN204305204U CN204305204U CN201420855324.9U CN201420855324U CN204305204U CN 204305204 U CN204305204 U CN 204305204U CN 201420855324 U CN201420855324 U CN 201420855324U CN 204305204 U CN204305204 U CN 204305204U
- Authority
- CN
- China
- Prior art keywords
- module
- conversion device
- cameralink
- signal
- deserializer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Studio Devices (AREA)
Abstract
本实用新型涉及一种CameraLink-DVI视频转换器。一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。本实用新型主要包含两部分电平转换，以及一部分FPGA；视频不同接口间格式变换电路设计简化，电路设计风险降低，而且FPGA内部逻辑设计灵活，可根据不同需求进行变换。
Description
技术领域
本实用新型涉及一种视频转换器，具体涉及一种CameraLink-DVI视频转换器。
背景技术
随着人们对视频图像在高清晰度、高帧率、高传输带宽等方面的需求日益提高，目前市面上出现了非常多的高清高速视频接口设备，比如HDMI、DVI等显示设备，CameraLink是基于Channel Link技术发展而来的用于传输视频图像数据的新技术，相对CameraLink接口来说，HDMI与DVI等常用显示接口的传输带宽可与CameraLink接口的传输带宽匹配，但图像数据格式和接口方式不同。市面上还未有相应接口的显示设备。目前只能将CameraLink接口转换成现有高清高速显示设备接口的形式进行显示：一种方案是先将CameraLink接口输出的视频数据采集存储成视频文件，然后交由计算机的显卡来输出到相应接口的显示设备上；另一种方案是采用纯硬件电路来设计相应的接口转换板，从而实现与相应接口的显示设备进行互连显示。
针对以上两种方案，第一种方案需要一块CameraLink接口的视频采集卡，进而需要一台计算机进行辅助显示，不能直接实现与显示设备的互连显示；而第二种方案所设计的硬件电路较复杂，设计风险较大，而且针对不同接口的显示设备还要设计不同的电路板来分别实现，无形中带来的设计成本也较高。
发明内容
为了解决上述问题，本实用新型旨在提出一种结构简单、电路设计风险降低的CameraLink-DVI视频转换器。
本实用新型的技术方案在于：
一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成； FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。
所述的信号解析模块由依次串联的第一信号同步模块以及解串器模块组成。
所述的信号编码模块由编码转换器模块、变速器模块、时钟管理模块、串行化模块以及第二信号同步模块组成；其中，解串器模块分别通过编码转换器模块以及时钟管理模块依次连接变速器模块以及串行化模块；串行化模块通过及第二信号同步模块连接DVI接口专用电平转换芯片。
所述的信号传输模块由RGB信号转换器、并行数据接口管理器以及通讯单元组成；并行数据接口管理器通过通讯单元分别连接CameraLink接口专用电平转换芯片以及DVI接口专用电平转换芯片。
所述的并行数据接口管理器与CameraLink接口专用电平转换芯片之间通过I2C通信单元连接。
所述的并行数据接口管理器与DVI接口专用电平转换芯片之间通过通讯管理单元连接。
所述的信号编码模块中，解串器模块由第一解串器、第二解串器、第三解串器、第四解串器以及第五解串器组成。
所述的编码转换器模块由第一编码转换器、第二编码转换器以及第三编码转换器组成；变速器模块由第一变速器、第二变速器以及第三变速器组成；串行化模块由第一串行化模块、第二串行化模块以及第三串行化模块组成；其中，第一解串器依次连接第一编码转换器、第一变速器以及第一串行化模块，第二解串器依次连接第二编码转换器、第二变速器以及第二串行化模块，第三解串器依次连接第三编码转换器、第三变速器以及第三串行化模块，第四解串器与第一编码转换器、第二编码转换器以及第三编码转换器分别相连；第五解串器与第一编码转换器、第二编码转换器、第三编码转换器以及时钟管理模块分别相连；时钟管理模块另一端分别连接第一变速器、第二变速器、第三变速器、第一串行化模块、第二串行化模块以及第三串行化模块。
所述的编码转换器均选用8b/10b编码转换器。
本实用新型的技术效果在于：
本发明主要包含两部分电平转换，以及一部分FPGA；视频不同接口间格式变换电路设计简化，电路设计风险降低，而且FPGA内部逻辑设计灵活，可根据不同需求进行变换。
附图说明
图1为CameraLink输入接口电平转换示意图。
图2是FPGA内部逻辑格式变换示意图。
图3为信号编码模块的局部放大图。
图4是DVI输出接口电平转换示意图。
具体实施方式
一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成； FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。
其中，信号解析模块由依次串联的第一信号同步模块以及解串器模块组成。信号编码模块由编码转换器模块、变速器模块、时钟管理模块、串行化模块以及第二信号同步模块组成；其中，解串器模块分别通过编码转换器模块以及时钟管理模块依次连接变速器模块以及串行化模块；串行化模块通过及第二信号同步模块连接DVI接口专用电平转换芯片。信号传输模块由RGB信号转换器、并行数据接口管理器以及通讯单元组成；并行数据接口管理器通过通讯单元分别连接CameraLink接口专用电平转换芯片以及DVI接口专用电平转换芯片。并行数据接口管理器与CameraLink接口专用电平转换芯片之间通过I2C通信单元连接。并行数据接口管理器与DVI接口专用电平转换芯片之间通过通讯管理单元连接。信号编码模块中，解串器模块由第一解串器、第二解串器、第三解串器、第四解串器以及第五解串器组成。编码转换器模块由第一编码转换器、第二编码转换器以及第三编码转换器组成；变速器模块由第一变速器、第二变速器以及第三变速器组成；串行化模块由第一串行化模块、第二串行化模块以及第三串行化模块组成；其中，第一解串器依次连接第一编码转换器、第一变速器以及第一串行化模块，第二解串器依次连接第二编码转换器、第二变速器以及第二串行化模块，第三解串器依次连接第三编码转换器、第三变速器以及第三串行化模块，第四解串器与第一编码转换器、第二编码转换器以及第三编码转换器分别相连；第五解串器与第一编码转换器、第二编码转换器、第三编码转换器以及时钟管理模块分别相连；时钟管理模块另一端分别连接第一变速器、第二变速器、第三变速器、第一串行化模块、第二串行化模块以及第三串行化模块。编码转换器均选用8b/10b编码转换器。
在图1中，完成CameraLink输入信号的电平转换，Base型CameraLink输入信号主要包含4路差分图像数据信号和1路差分时钟信号，经过CameraLink接口专用电平转换芯片将LVDS电平信号转换为TTL电平信号后，解析出的信号为24位图像数据信号、4位数据有效信号以及1路时钟信号；数据有效信号为FVAL、LVAL、DVAL和Spare，分别是帧允许、行允许、数据允许和保留信号。将解析出的28位TTL信号与1路时钟信号连接至FPGA，由FPGA进行统一处理。
图2中，主要为FPGA内部逻辑转换过程：由CameraLink接口专用电平转换芯片转换出的TTL信号开始，首先经过第一信号同步模块做数据同步处理，然后经第一解串器、第二解串器、第三解串器将24位图像数据信号解析出来，经第四解串器将4位数据有效信号解析出来，经第五解串器将1路时钟信号解析出来，至此将CameraLink接口传输过来的5组LVDS信号全部解析出来，包含24位图像数据信号，4位数据有效信号，1路时钟信号。将以上解串器模块解析出的信号经由RGB信号转换器，将CameraLink协议信号转换成R/G/B三基色信号和行场同步信号Hsyn/Vsyn，以及时钟信号Pclk，然后将转换出的信号传输至并行数据接口管理器中，之后经由Local Bus数据接口与通讯管理单元和I2C通讯单元进行通信，从而完成相关设备信息的提取、处理与核查。
若需将解析出的图像数据信号、及相关控制信号转换为DVI协议信号，还需经过编码处理，首先经过编码转换器模块将原8位图像数据转换为10位图像数据，便于编码处理，编码转换器模块受控于原解析出的数据有效信号和时钟信号，同时将原解析出的时钟信号经过时钟管理模块输出2路时钟，便于控制和同步后续逻辑功能模块的处理操作。
经过编码转换器模块转换出的3组10位数据在时钟管理模块输出的时钟同步控制下，再经由变速器模块将数据位宽再次缩短至5位，从而将速率提高，以便与原10位数据速率进行匹配。
DVI协议信号为高速串行信号，因此还需将并行数据串行化，即将变速器模块转换出的3组数据在时钟控制下再次经过串行化模块进行串行转换，最终再经由第二信号同步模块进行数据同步一次，即可对外输出，完成DVI协议信号的串行化处理操作。
在图3中，由FPGA经过格式变换后输出的视频图像数据流信号为TTL电平，需经过DVI接口专用电平转换芯片进行转换成符合DVI协议的TMDS电平信号，即经由TMDS发送器将TTL信号转换成DVI TMDS数据流，从而实现DVI数据流的变换。
另外，CameraLink接口由3种结构形式，分别为BASE、Medium、Full，每一种形式所传数据量加大一倍，但数据格式与BASE是完全一样的，因此同理基于FPGA可以实现不同形式的CameraLink接口到DVI接口的数据格式变换。
Claims (9)
1.一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；其特征在于：FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。
2.如权利要求1所述的一种CameraLink-DVI视频转换器，其特征在于：所述的信号解析模块由依次串联的第一信号同步模块以及解串器模块组成。
3.如权利要求2所述的一种CameraLink-DVI视频转换器，其特征在于：所述的信号编码模块由编码转换器模块、变速器模块、时钟管理模块、串行化模块以及第二信号同步模块组成；其中，解串器模块分别通过编码转换器模块以及时钟管理模块依次连接变速器模块以及串行化模块；串行化模块通过及第二信号同步模块连接DVI接口专用电平转换芯片。
4.如权利要求1所述的一种CameraLink-DVI视频转换器，其特征在于：所述的信号传输模块由RGB信号转换器、并行数据接口管理器以及通讯单元组成；并行数据接口管理器通过通讯单元分别连接CameraLink接口专用电平转换芯片以及DVI接口专用电平转换芯片。
5.如权利要求4所述的一种CameraLink-DVI视频转换器，其特征在于：所述的并行数据接口管理器与CameraLink接口专用电平转换芯片之间通过I2C通信单元连接。
6.如权利要求4所述的一种CameraLink-DVI视频转换器，其特征在于：所述的并行数据接口管理器与DVI接口专用电平转换芯片之间通过通讯管理单元连接。
7.如权利要求3所述的一种CameraLink-DVI视频转换器，其特征在于：所述的信号编码模块中，解串器模块由第一解串器、第二解串器、第三解串器、第四解串器以及第五解串器组成。
8.如权利要求7所述的一种CameraLink-DVI视频转换器，其特征在于：所述的编码转换器模块由第一编码转换器、第二编码转换器以及第三编码转换器组成；变速器模块由第一变速器、第二变速器以及第三变速器组成；串行化模块由第一串行化模块、第二串行化模块以及第三串行化模块组成；其中，第一解串器依次连接第一编码转换器、第一变速器以及第一串行化模块，第二解串器依次连接第二编码转换器、第二变速器以及第二串行化模块，第三解串器依次连接第三编码转换器、第三变速器以及第三串行化模块，第四解串器与第一编码转换器、第二编码转换器以及第三编码转换器分别相连；第五解串器与第一编码转换器、第二编码转换器、第三编码转换器以及时钟管理模块分别相连；时钟管理模块另一端分别连接第一变速器、第二变速器、第三变速器、第一串行化模块、第二串行化模块以及第三串行化模块。
9.如权利要求7所述的一种CameraLink-DVI视频转换器，其特征在于：所述的编码转换器均选用8b/10b编码转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420855324.9U CN204305204U (zh) | 2014-12-30 | 2014-12-30 | 一种CameraLink-DVI视频转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420855324.9U CN204305204U (zh) | 2014-12-30 | 2014-12-30 | 一种CameraLink-DVI视频转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204305204U true CN204305204U (zh) | 2015-04-29 |
Family
ID=53110707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420855324.9U Active CN204305204U (zh) | 2014-12-30 | 2014-12-30 | 一种CameraLink-DVI视频转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204305204U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187765A (zh) * | 2015-07-21 | 2015-12-23 | 中国科学院西安光学精密机械研究所 | 一种嵌入式多功能的视频接口模块 |
| CN106507014A (zh) * | 2016-11-03 | 2017-03-15 | 中国航空工业集团公司洛阳电光设备研究所 | 任意分辨率和帧频的Camera Link视频转DVI视频方法及装置 |
-
2014
- 2014-12-30 CN CN201420855324.9U patent/CN204305204U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187765A (zh) * | 2015-07-21 | 2015-12-23 | 中国科学院西安光学精密机械研究所 | 一种嵌入式多功能的视频接口模块 |
| CN106507014A (zh) * | 2016-11-03 | 2017-03-15 | 中国航空工业集团公司洛阳电光设备研究所 | 任意分辨率和帧频的Camera Link视频转DVI视频方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101304393B (zh) | 多媒体数字接口系统及其方法 | |
| CN104780334B (zh) | 基于fpga实现的mipi lane信号串化输出的方法和装置 | |
| CN105141877B (zh) | 一种基于可编程器件的信号转换装置 | |
| CN108345553B (zh) | 一种星载高分辨成像数据传输与采集系统 | |
| CN101295493A (zh) | 基于压缩包的多媒体接口 | |
| EP3142360B1 (en) | Multimedia signal transmission device and transmission method thereof | |
| CN105721795A (zh) | 视频矩阵拼接器及其交换底板 | |
| CN105023549A (zh) | 分辨率自适应的mipi图形信号产生装置及方法 | |
| CN100507997C (zh) | 一种led显示屏信号互联方法 | |
| CN104809996B (zh) | 基于fpga实现mipi多种lane数的数据信号的方法和装置 | |
| CN101299183A (zh) | 基于数据包的视频显示接口计数方法 | |
| CN104537999B (zh) | 一种可依据系统复杂程度灵活配置的面板内部接口及其协议 | |
| CN103428532A (zh) | 多媒体信号传输系统、多媒体信号切换装置及多媒体信号传输方法 | |
| CN101420572A (zh) | 一种dp接口功能的实现方法与电视机 | |
| CN105427772A (zh) | 共用协议层的多通道显示接口信号生成系统及方法 | |
| CN204305204U (zh) | 一种CameraLink-DVI视频转换器 | |
| CN201898573U (zh) | 可实现dvi编解码的fpga组件 | |
| CN105915828A (zh) | 分体电视实现方法及分体电视 | |
| CN100546361C (zh) | 一种高速并串数据转换系统 | |
| CN104660989A (zh) | 一种基于FPGA的光纤转全配置型Camera link实时图像光端机 | |
| CN201773567U (zh) | 一种用于显示器的lvds信号编码电路 | |
| CN104822041A (zh) | 基于fpga实现mipi信号的video和command功能的方法和装置 | |
| CN105573197B (zh) | 一种自定义速率的dp信号发生装置及方法 | |
| CN215420522U (zh) | 一种带有网口的视频矩阵输入板卡 | |
| CN203368614U (zh) | 将混合信号同时通过单根光纤远程传输的设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710000 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Patentee after: Xi'an Qiwei Technology Co. Ltd. Address before: 710000 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Patentee before: Xi'an Keyway Technology Co.,Ltd. |