CN101299183A - 基于数据包的视频显示接口计数方法 - Google Patents

基于数据包的视频显示接口计数方法 Download PDF

Info

Publication number
CN101299183A
CN101299183A CNA2008100955712A CN200810095571A CN101299183A CN 101299183 A CN101299183 A CN 101299183A CN A2008100955712 A CNA2008100955712 A CN A2008100955712A CN 200810095571 A CN200810095571 A CN 200810095571A CN 101299183 A CN101299183 A CN 101299183A
Authority
CN
China
Prior art keywords
value
coefficient
link
multimedia
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100955712A
Other languages
English (en)
Inventor
O·科巴亚施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Microchip Inc
Original Assignee
Genesis Microchip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Microchip Inc filed Critical Genesis Microchip Inc
Publication of CN101299183A publication Critical patent/CN101299183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本发明涉及基于数据包的视频显示接口计数方法。一种提供链接速率和像素/音频时钟速率的计数方法。一种提供与多媒体源数据相对应的多媒体时钟速率(MMC)的方法，包括以下步骤：利用一组主频率系数表示主频率；利用一组多媒体时钟速率系数表示作为主频率的子集的多媒体时钟速率；利用一组链接速率系数表示作为主频率的子集的链接速率；利用所述的一组多媒体时钟速率系数和所述的一组链接速率系数，根据链接速率LR来提供多媒体时钟速率。

Description

基于数据包的视频显示接口计数方法
技术领域
本发明涉及一种显示装置。尤其，本发明涉及一种适于耦合视频源到视频显示装置的数字显示接口。
背景技术
目前，视频显示技术被分为模拟型显示装置(例如阴极射线管)和数字型显示装置(例如液晶显示器或LCD、等离子显示屏等)，它们都必须有特定的输入信号驱动以便成功地显示图像。例如，通常的模拟系统包括借助通信链路直接耦合于显示装置(有时指视频接收器)的模拟源(例如个人计算机、DVD播放器等)。通信链路通常采用本领域技术人员熟知的线缆的形式(例如在PC机的情况下为模拟VGA、否则指VGA DB15线缆)。例如，VGA DB15线缆包括15个插脚，每个插脚用于承载特定的信号。
VGA DB15线缆的一个优点是该线缆具有由于较大且不断膨胀的安装基座而形成的独一无二的特性。只要上述的模拟系统占主要地位，则不太可能采用除VGA DB15之外的其它线缆。
然而，在近几年，数字系统的不断增长使得诸如数字可视接口(DVI)线缆的数字可用线缆的使用变得更加理想。众所周知DVI是数字显示器工作组(DDWG)创建的一种数字接口标准。利用转换最小化差分信号(TMDS)协议传递数据，从而将数字信号从PC的图形子系统提供到显示器。DVI处理的带宽超过了160MHz，从而支持具有一组链路的UXGA和HDTV。
现在的显示器互联状况包括对于台式显示器互联应用的VGA(模拟)和DVI(数字)以及膝上型以及其它全部的装置中用于内部链路的LVDS(数字)。图形IC销售商、显示器控制器IC销售商、监视器制造商和PCOEM以及台式PC消费者，在一定程度上在另一程度上，必须将接口选择考虑到他们的设计、产品定义、制造、销售和购买决定中。例如，如果消费者购买具有模拟VGA接口的PC，然后消费者必须购买模拟监视器或者数字监视器，该数字监视器中VGA接口提供的模拟视频信号通过直列式模数转换器(ADC)或者安装在特定监视器中的ADC已经被数字化。
因此，需要具有一种用于从链路时钟再生像素时钟的简单的计数方法。
发明内容
在一些实施例中，在具有耦合到多媒体源装置的链接单元的系统中，该多媒体源装置被设置成通过以链接速率(LR)在链接单元上传送的多个多媒体数据包来提供多媒体源数据到多媒体接收器装置，一种提供与多媒体源数据相对应的多媒体时钟速率(MMC)的方法，包括以下步骤：利用一组主频率系数表示主频率(MF)，其中该主频率系数组至少包括具有值为MF1的第一系数MF1、具有值为MF2的第二系数MF2、具有值为MF3的第三系数MF3、和具有值为MF4的第四系数MF4；利用一组多媒体时钟速率系数表示作为主频率(MF)的子集的多媒体时钟速率(MMC)，其中该多媒体时钟速率系数组至少包括具有值为A的系数A、具有值为B的系数B、具有值为C的系数C、和具有值为D的系数D，其中值A≤值MF1、值B≤值MF2、值C≤值MF3、和值D≤值MF4；利用一组链接速率系数表示作为主频率(MF)的子集的链接速率(LR)，其中该链接速率系数组至少包括具有值为A’的系数A’、具有值为B’的系数B’、具有值为C’的系数C’、和具有值为D’的系数D’，其中值A’≤值MF1、值B’≤值MF2、值C’≤值MF3、值D’≤值MF4；和利用所述的一组多媒体时钟速率系数和所述的一组链接速率系数，根据链接速率LR来提供多媒体时钟速率MMC。
在其它实施例中，在具有耦合到多媒体源装置的链接单元的系统中，该多媒体源装置被设置成通过以链接速率(LR)在链接单元上传送的多个多媒体数据包来提供多媒体源数据到多媒体接收器装置，处理器可执行的用于提供与多媒体源数据相对应的多媒体时钟速率(MMC)的计算机程序产品，包括：利用一组主频率系数表示主频率(MF)的计算机代码，其中该主频率系数组至少包括具有值为MF1的第一系数MF1、具有值为MF2的第二系数MF2、具有值为MF3的第三系数MF3、和具有值为MF4的第四系数MF4；利用一组多媒体时钟速率系数表示作为主频率(MF)的子集的多媒体时钟速率(MMC)的计算机代码，其中该多媒体时钟速率系数组至少包括具有值为A的系数A、具有值为B的系数B、具有值为C的系数C、和具有值为D的系数D，其中值A≤值MF1、值B≤值MF2、值C≤值MF3、和值D≤值MF4；利用一组链接速率系数表示作为主频率(MF)的子集的链接速率(LR)的计算机代码，其中该链接速率系数组至少包括具有值为A’的系数A’、具有值为B’的系数B’、具有值为C’的系数C’、和具有值为D’的系数D’，其中值A’≤值MF1、值B’≤值MF2、值C’≤值MF3、值D’≤值MF4；和利用所述的一组多媒体时钟速率系数和所述的一组链接速率系数，根据链接速率LR来提供多媒体时钟速率MMC的计算机代码；和用于存储该计算机代码的计算机可读介质。
附图说明
图1根据本发明的一个实施例示出一种直角平面型显示器接口100的总的表示图。
图2A-2C根据本发明的多个实施例示出用于链路视频信号源和视频显示单元的视频接口系统。
图3根据本发明的一个实施例示出优选的主链路比率。
图4A根据本发明的一个实施例示出主链路数据包。
图4B根据本发明的一个实施例示出主链路数据包报头。
图5A根据本发明的一个实施例示出一种用于提供子数据包封装和多数据包多路复用的系统。
图5B示出图5A中所示的系统的另一种实现。
图6示出作为图5A中所示的数据流的一个示例的多路主链路流的高级图表。
图7示出根据本发明的数据流的另一示例。
图8示出根据本发明的一个实施例的多路数据流的另一示例。
图9A示出根据本发明的一个实施例的有代表性的子包。
图9B示出根据本发明的一个实施例的有代表性的主链路数据包。
图10示出选择性更新的图示影像的一个示例。
图11根据本发明的一个实施例示出一种优选的链路训练模式。
图12根据本发明的一个实施例示出该系统的逻辑分层。
图13根据本发明的一个实施例示出优选的采用8B/10B的特定字符的映射。
图14根据本发明的一个实施例示出优选的曼彻斯特II编码方案。
图15根据本发明的一个实施例示出有代表性的辅助信道的电亚层。
图16根据本发明的一个实施例示出有代表性的主链路电亚层。
图17根据本发明的一个实施例示出有代表性的连接器。
图18根据本发明的一个实施例示出源状态图。
图19根据本发明的一个实施例示出显示状态图。
图20-24示出本发明各种基于计算机的实现。
图25根据本发明的一个实施例示出确定接口的运行模式的详细过程的流程图。
图26根据本发明的某些方面示出提供实时视频图像质量检测的详细过程的流程图。
图27A-27B根据本发明的一个实施例链路建立过程的流程图。
图28根据本发明的一个实施例示出执行训练对话的详细过程的流程图。
图29示出一种用于实现本发明的计算机系统。
具体实施方式
现在将参考本发明的特定实施例详细描述附图中所示的一个示例。当结合该特定的实施例描述本发明时，应当理解其不用于将本发明限制到所描述的实施例。相反，其旨在覆盖包括在如所附的权利要求限定的本发明的精神和范围之内的各种替换、修改和等价情形。
本发明的接口是点对点、基于包的、即插即用的串口数字显示器接口，该显示器接口是打开的且可缩放的，其适于但不限制于与台式监视器、与内提供有LCD连接的笔记本/全部的PC机、以及包括HDTV显示器的消费者电子显示装置等等一起使用。与传递单独的视频光栅以及诸如Vsync、Hsync、DE等的时间信号的常规的显示器接口不同，本发明的接口提供一种多数据流的包传输系统，其能够以在物理链路中建立的“虚拟管路”的形式同时传输一个或多个包数据流。
例如，图1根据本发明的一个实施例示出了基于直角平面包的数字视频显示接口100的总的表示图。接口100通过物理链路106(也称为管路)将发送器102连接到接收器104。在所述的实施例中，多个数据流108-112在发送器102处接收，如果必要，该发送器102将每个数据流打包成相应数目的数据包114。然后这些数据包形成相应的数据流，每个数据流经过相关的虚拟管路116-120传递到接收器104。应该注意到每个虚拟链路的链接比率(即数据包传输比率)对于特定的数据流能得以优化，导致在携带数据流的物理链路106中每个具有相关的链接比率(每个链接比率根据特定的数据流而相互不同)。数据流110-114能够采取任何类型的形式，诸如视频、图形、音频等。
通常，当信号源是视频信号源时，数据流110-114包括各种视频信号，该视频信号具有任何数量和类型的已知的格式，诸如复合视频信号、串行数字信号、并行数字信号、RGB或消费者数字视频信号。视频信号包括信息源102提供的模拟视频信号，该信息源102包括一些形式的模拟视频信息源，例如模拟电视机、照相机、模拟VCR、DVD播放器、摄像机、光盘播放器、电视调谐器、机顶盒(具有卫星DSS或线缆信号)等等。信号源102还包括数字图像源，例如数字电视机(DTV)、数码相机等等。数字视频信号可以是任何数目和类型的已知的数字格式，例如SMPTE274M-1995(1920×1080分辨率、逐行或隔行扫描)、SMPTE 296M-1997(1280×720分辨率、逐行扫描)，以及标准为480的逐行扫描视频。
在信号源102提供模拟图像信号的情况下，模数转换器(A/D)将模拟电压或电流信号转换为离散的数字编码数据(信号)序列，使得形成适于数字处理的适当的数字图像数据的过程。可以使用任何种类的A/D转换器。通过该示例，其它的A/D转换器包括，例如下述公司制造的产品：菲利普、德克萨斯仪器厂、模拟装置厂、洛克威尔半导体系统公司等等。
例如，如果数据流110是模拟型信号，包括在或连接到发送器102的模数转换器(未示出)将数字化模拟数据，然后由将数字化的数据流110打包为多个数据包114的打包器打包，每个数据包借助该虚拟链路116被传送到接收器104。然后该接收器104通过适当地将数据包114重组为它们原始的格式而重构该数据流110。应当注意到链接比率不依赖于固有数据流的比率。唯一的需要是物理链路106的链接带宽应当高于要传送的数据流的总带宽。在所述的实施例中，输入的数据(例如视频数据中的像素数据)基于数据映射定义在各自的虚拟链路上打包。通过这种方式，物理链路106(或任何构成的虚拟链路)与常规的互联例如DVI一样，在每个链接特性时钟中携带一个像素数据。
在这种方式，接口100提供一种可缩放的媒体，其按照需要不仅传输视频和图形数据，而且还传输音频和其它应用的数据。此外，本发明支持热插入事件检测并自动设置物理链接(或者管路)以达到最佳的传输比率。对于低插脚计数，本发明为所有适合多平面的显示器提供纯粹的数字式显示器互联。该平面包括显示的主机、膝上型电脑/一致的设备以及HDTV以及其它的消费者电子设备。
除了提供视频和图形数据之外，显示器时间信息可嵌入到数字数据流中，提供本质上较佳的以及及时的显示排列，避免需要“自动调节”的特征等等。本发明基于包特性的接口为多媒体应用提供可缩放性以支持多个、数字式数据流，例如多个视频/图形数据流和音频数据流。此外，在不需要额外线缆的情况下提供为外围设备传送且显示控制的通用串行总线(USB)。
下面将描述本发明的显示接口的另一实施例。
图2基于图1所使得系统100示出了一种用于连接视频源202和视频显示单元204的系统200。在所述的实施例中，视频源202包括数字图像(或数字视频源)206和模拟图像(或模拟视频源)208之一或此两者。在数字图像信号源206的情况下，数字数据流210被提供到发送器102，在模拟视频数据源208的情况下，连接到该模拟视频数据源的A/D转换器单元212将模拟数据流213转换为相应的数字数据流214。然后该数字数据流214由发送器102以与数字数据流210相同的方式处理。显示单元204可以是模拟类型的显示器或数字类型的显示器或者在某些情况下可以处理提供给它的模拟或数字信号。在任何情况下，在模拟类型的显示器的情况下，显示单元204包括将接收器104与显示器218以及D/A转换器单元220连接的显示接口216。在所述的实施例中，视频信号源202可以采用任何形式(例如个人台式计算机、数字或模拟电视机、机顶盒等)，而视频显示单元104可以采取视频显示的形式(例如LCD型显示器、CRT型显示器等)。
然而，不论视频信号源或视频接收器的类型如何，在物理链路106上传送之前不同的数据流被数字化(如果需要)并打包，该物理链路包括用于同步数据流的单向主链路222，包括用于视频源202和视频显示器204之间的链路设置和其它的数据传输(例如不同的链路管理信息、通用串行总线(USB)数据等等)的双向辅助通道224。
由此主链路222能同时传送多个同步的数据流(例如多个视频/图形数据流和多通道音频流)。在所述的实施例中，主链路222包括多个不同的虚拟通道，每一个能够每秒钟传送数千兆比特(Gbps)的同步数据流(例如未压缩的图形/视频和音频数据)。因此根据一种逻辑观点，主链路222显示为独立的物理管路，且在该独立的物理管路中可以建立多个虚拟的管路。通过这种方式，逻辑数据流不被分配给物理通道，相反，每个逻辑数据流在其自己的逻辑管路(即上述的虚拟通道)中传送。
在所述的实施例中，主链路222的速度或传输速度被调整以补偿链路的状况。例如，在某次执行过程中，主链路222的速度从大约1.0Gbps的最慢速度被调整到大约2.5Gbps的范围中，每条通道大约增加0.4Gbps(参见图3)。在每通道2.5Gbps时，主链路222能支持单个通道上每个像素18位颜色深度的SXGA 60Hz。应当注意到通道数量的减少不仅减少互联的费用，而且减少功耗，功耗是功率敏感设备例如便携式装置等的重要考虑事项(且是所希望的)。然而，通过将通道的数目增加到四个，主链路222能支持60Hz时每个像素的24位颜色深度的WQSXGA(3200×2048图像分辨率)或者在不进行数据压缩的情况下，60Hz时每个像素的18位颜色深度的QSXGA(2560×2048)。即使每个通道为1.0Gbps最低的速率时，仅有两个通道需要支持未压缩的HDTV数据流(即1080i或720p)。
在所述的实施例中，选择主链路数据速率，其带宽超过了组成的虚拟连接的总带宽。传送到接口的数据按照其固有的速率到达发送器。如果必要的话，在接收器104内的基于时间的恢复器(TBR)单元226利用主连接数据包中嵌入的时间戳重新产生数据流的原始固有速率。然而必须注意到，对于图2B中所示的适当构成的数字式显示装置232，基于时间的恢复是不必要的，因为显示数据以连接字符时钟速率传送到显示驱动器电子设备，由此大大地降低了相应减小复杂度所需的通道的数目以及显示器的成本。例如，图2C示出了优选的LCD面板232，其以下述方式构成，因为显示数据本质上管道传输到不同的列驱动器234中，因此没有基于时间的恢复，该列驱动器与行驱动器236组合用于驱动阵列240中选择的显示元件238。
其它实施例描述了连接速率和像素/音频时钟速率简单的计数方法。目前存在的所有标准的像素/音频时钟频率是下述主频率：23.76GHz的子集。根据本发明的一个实施例，该主频率(23.76GHz)可以被表达为四个参数A、B、C和D的函数，如：
23.76GHz＝2A×3B×5C×11DHz，其中
A＝10，B＝3，C＝7，D＝1，
(23.76GHz＝210×33×57×111Hz)
这意味着像素(或音频)时钟速率可以被表示为具有上述四个参数A、B、C和D(其中A≤10，B≤3，C≤7，D≤1)的主频率的子集，如：
像素时钟速率＝2A*3B×5C×11D
像素(或音频)时钟速率＝2A *×3B×5C×11D
应当注意，因为A小于或等于10，所以A可以用4比特表示，并且因为B小于或等于3，所以B可以用2比特表示，C用3比特表示并且D用1比特表示。
即使对于链接速率(对于使用10位字符例如8B/10B字符的链接，链接速率是串行链接位速率/10)不同于像素时钟速率的链接，存在优势在于定义具有四个参数A’、B’、C’和D’的链接速率：优点在于能简单地从链路时钟重新产生像素/音频时钟。例如，将链接速率设置为A’＝6、B’＝3、C’＝7且D’＝0(即LR＝26×33×57×110)，且相应的链接速率为135MHz。然而，假定像素时钟速率设置为A＝8、B＝3、C＝6以及D＝0(即，PC＝28×33×56×110)(并且相应的像素时钟速率是108MHz)，接下来像素时钟可以利用下面的公示从链路时钟得到：
像素时钟速率＝(链接速率)×(2A-A′，3B-B′，5C-C′，和11D-D′)。对于上面的例子
(像素时钟速率/链接速率)＝(28×33×56×110)/(26×33×57×110)或
像素时钟速率＝(链接速率)×(22)×(30)×(5-1)×(110)＝链接速率×(8)。
重新参考需要基于时间恢复的那些系统，基于时间恢复单元226可执行为数字时钟合成器。对于未压缩的视频流，时间戳存储在数据包报头中，如下面详细描述的那样，数据包报头是20位数值。对于给定的数据流，20位分成四个连续地存储在各个报头中(TS3-0、TS7-4、TS11-8、TS15-12、TS19-16)。固有数据流频率(Freq_native)从链接字符时钟频率(Freq_link_char)获得为：
等式(1)Freq_native＝Freq_link_char*(TS19-0)/220
发送器102通过计数链接字符时钟频率周期的220次循环中固有数据流时钟的数目产生该时间戳。计数器更新链接字符时钟的每220次循环的值。由于这两个时钟是相互异步的，时间戳的值随着时间改变1次。在两次更新之间，发送器102重复地将同一时间戳传送到给定包的数据流的报头中。时间戳的值(计数值大于1)突然改变可以由接收器解释为数据流源的不稳定状态的一种表示。
应当指出，源装置可以通过主链路发送M和N个值到接收器装置用于音频和视频时钟再生。
f_aud_clk＝Maud/Naud*f_ls_clk
f_vid_clk＝Mvid/Nvid*f_ls_clk
其中f_aud_clk是音频时钟频率，
f_vid_clk是视频时钟频率，并且
f_ls_clk是链接符号时钟频率。
在上述实施例中，存在两种同步时钟模式和异步时钟模式。在同步时钟模式中，M和N值对于给定的音频/视频格式保持不变。在异步时钟模式中，M值随着时间变化而N值保持不变，在一个实施例中N值是215(＝32726)。以上述方式，源装置通过利用15位的计数器每32726LS_CLK周期对音频(或视频)的时钟周期计数来测量M值。
应当注意对于音频数据流没有时间戳被通信。在这种情况下，源装置通知显示装置该音频采样的速率以及每次采样的比特数。通过基于Eq(2)确定音频速率、和链接字符速率，显示装置重新产生原始的音频数据流的速率。
Eq(2)音频速率＝(音频采样速率)×(#每次采样的比特数)×(#通道)
图4A中所示的主链接数据包400包括图4B中所示的主链接数据包报头402，该报头由16位形成，其中位3-0是数据流ID(SID)(表示最大的数据流数目是16)、位4是时间戳(TS)LSB。当位4等于1时，该数据包报头具有时间戳的值的最低有效的4位(只用于未压缩的视频数据流)。位5是视频帧序列位，其用作帧计数器的最低有效位，帧计数器在视频帧的边缘(仅对于未压缩的视频数据流使用)从“0”切换到“1”，或者从“1”切换到“0”。位7和6是预留的，而位8至11是对前八位进行核查错误的4位CRC(CRC)。位15-12是时间戳/数据流ID转换。对于未压缩的视频(TSP/SIDn)用作20位时间戳的值中的四位。
本发明的接口的一个优点在于多路传输不同的数据流的能力，每个数据流可以为不同的格式并具有包括多个子数据包的特定的主链接数据包。例如，图5示出了用于根据本发明提供子数据包封装以及多个数据包多路复用的系统500。应当注意到系统500是图2所示的系统200的特定的实施例，因此系统500不应该构成对本发明的范围或内容的限制。系统500包括包含在发送器102中的数据流源多路复用器502，多路复用器502用于将补充数据流504的数据流1与数据流210组合起来以形成多路复用的数据流506。然后多路复用的数据流506前进到链接层多路复用器508，其组合任何数目的数据流以形成由多个数据包512形成的多路复用的主链接数据流510，一些数据包可包括任何数目的包含在其中的子数据包514。链接层多路分离器516基于数据流ID(SID)以及相关的子数据包报头将多路复用的数据流510分离为其组分的数据流，而数据流接收多路分离器518还分离包含在子数据包中补充数据流的数据流1。
图6示出当三个数据流通过主链接222被多路复用时，作为图5所示的数据流510的多路复用主链接数据流600的高级图形。该示例中的三个数据流为：UXGA图形(数据流ID＝1)，1280×720p视频(数据流ID＝2)、以及音频(数据流ID＝3)。主链接数据包400的小包报头尺寸使得包开销最小化，这导致了非常高的链接效率。数据包报头能如此小的原因是在通过主链接222将数据包传送之前数据包的属性通过辅助通道224进行通信。
通常来说，当主包数据流是未压缩的视频时，子数据包封装是有效的方案，因为未压缩视频数据流具有对应于视频空白周期的数据空闲周期。因此，在该周期期间由未压缩的视频数据流形成的主链接业务包括多串特定的“零”字符。当源数据流是视频数据流时，通过利用多路复用不同的数据流的能力，本发明的特定的实施采用不同的方法补偿主链接速率和像素数据速率之间的差别。例如，如图7所示，像素数据速率为.5Gb/sec，使得每2ns传输一比特像素数据。在示例中，链接速率已经设置为1.25Gb/sec，使得每.8ns传输一比特像素数据。这里，发送器102散置图8中所示的像素数据之间的特定的字符。两个特定字符位于像素数据P1的第一位和像素数据P2的第二位之间。特定字符允许接收器104区分像素数据的每一位。散置特定字符在像素数据的位之间也创建了允许该链接保持同步的稳定的数据流。在该示例中，特定的字符是零字符。对于该方法不需要线缓冲器，只需要小的FIFO，因为链接速率足够地快。然而，在接收侧上需要相对更多的逻辑以重建视频信号。接收器需要确认特定字符何时开始何时结束。
另一散置的方法是用特定字符替换像素数据连续的位，例如零值。例如，P1至P4可输入到包含在发送器104中的线缓冲器，然后一个或多个零值可输入到缓冲器直到多个像素数据是可行的。这种实施相比上述的散置方法需要更大的缓冲空间。在多个这种实施中，因为相对较高的链接速率，充满线缓冲器的时间将超过线缓冲器充满之后传送数据所需的时间。
如参考图5A描述的，本发明接口的一个优点为不仅能多路复用不同的数据流，而且能在特定的主链接数据包中封装任何数目的子数据包。图9A根据本发明的一个实施例示出了有代表性的子数据包900。子数据包900包括子数据包报头902，在所述的实施例中，该子数据包900为2字节，并伴随有SPS(子数据包开始)特定字符。如果子数据包900被封装在其中的主链接数据包包含数据包有效负载以及子数据包900，该子数据包900的结尾必须由SPE(子数据包结尾)特定字符来标记。此外，主数据包的结尾(如图9B中所示的示例中随后的COM字符表示的)将子数据包902和主数据包标记为封装的状态。然而，当封装主数据包没有有效负载时，子数据包不需要以SPE结束。图9B根据本发明一个实施例示出主链接数据包中典型的子数据包的格式。应该注意到报头域和子数据包有效负载的定义依赖于利用子数据包902的特定的应用简档文件。
子数据包封装使用的特定有利的示例是图10中未压缩的图形图像1000的选择性的更新。整个框架1002的属性(图像总的水平/垂直宽度/高度等)将通过附加通道224进行通信，因为只要数据流保持为有效则那些属性保持恒定。在选择性更新的操作中，每个视频帧中只有图像1000的一部分1004得以更新。每帧中必须传送更新的方形(例如部分1004)的四个X-Y座标，因为该方形的座标值从一帧到另一帧变化。另一个示例是传送256颜色图形数据所需要的颜色查询表(CLUT)的传输，256颜色图形数据中8位像素数据是256项CLUT的入口，且CLUT的内容必须动态地被更新。
单个双向辅助通道224提供一个管道来实现链接建立和支持主链接操作的所用的不同的支持功能以及传输诸如USB接口的辅助应用数据。例如，在具有辅助通道224时，显示装置能通知源装置诸如同步缺失、数据包减少以及训练会话的结果(下面描述)的事件。例如，如果特定的训练会话失败，发送器102基于预先选择或确定的失败的训练会话的结果调整主链接速率。通过这种方式，通过将可调的、告诉的主链路与相对低速的且非常可靠的辅助通道组合起来创建的闭环负责多个链路状态的鲁棒性操作。应该注意到在某些情况下(图5B中所示的示例)，逻辑双向辅助通道520可以利用主链路222的带宽的部分522来建立以将数据从源装置202传输到接收器装置204以及单向后向通道524被建立以将数据从接收器装置204传输到源装置202。在某些应用中，使用该逻辑双向辅助通道比利用图5A所示的半双工双向通道更加理想。
在开始实际包数据流的传送之前，发送器102通过链路训练会话建立了稳定的链接，链路训练会话在概念上类似于调制解调器的链路建立。在链路训练期间，主链路发送器102传送预先定义的训练模式，使得接收器104能确定是否能获得固定位/字符锁定。在所述的实施例中，发送器102和接收器104之间的与训练相关的握手在辅助通道上执行。图11示出了根据本发明的实施例的链路训练模式的一个示例。如所述的，在训练会话期间，阶段1表示最短的运转长度，而阶段2表示接收器用于优化均衡器的最长的运转长度。在阶段3中，只要链接质量是合理的就可以获得位同步和字符同步。通常，训练周期大约是10ms，在这段时间中，大约传送107位数据。如果接收器104没有获得固定锁定，它通过辅助通道224通知发送器102，则发送器102减少链接速率并重复训练会话。
除了提供训练会话管道之外，辅助通道224还可用于传送主链路包数据流描述，由此大大地减少了主链路222上数据包传送的开销。此外，辅助通道224可用于传送扩展显示器标识数据(EDID)信息，取代出现在所有监视器上的显示数据通道(DDC)(EDID是包含监视器及其性能的基本信息的VESA标准数据格式，这些基本信息包括销售商信息、最大图像尺寸、颜色特征、工厂预设的时间、频率范围限制和监视器名称和序列号的字符串。该信息存储在显示器中并用于通过位于监视器和PC图形适配器之间的DDC与该系统进行通信。该系统将该信息用于结构目的中，因此监视器和系统可以一起工作)。在称为扩展协议模式中，辅助通道可同步也可异步地传送所需的数据包以支持额外的数据类型，例如键盘、鼠标和麦克风。
图12根据本发明的一个实施例示出了系统200的逻辑分层1200。应该注意到尽管精确的执行根据应用会各不相同，但是通常，源(例如视频源202)由源物理层1202、源链接层1204和数据流源1206形成，源物理层包括发送器硬件，源链接层包括多路复用硬件和状态机(或固件)，数据流源是例如音频/视频/图形硬件和相关的软件。类似地，显示装置包括物理层1208(包括不同的接收器硬件)、接收器链接层1210，该接收器链接层包含多路分解器硬件和状态机(或固件)、以及包含显示/定时控制器硬件和可选固件的数据流接收器1212。源应用简档文件层1214定义了源与链接层1204进行通信的格式，类似地，接收器应用简档层1216定义接收器1212与接收器链接层1210进行通信的格式。
现在将详细地描述各层。
源装置物理层
在所述的实施例中，源装置的物理层1202包括电亚层1202-1和逻辑亚层1202-2。电亚层1202-1包括接口初始化/操作的所有电路，例如热插入/拔掉检测电路、驱动器/接收器/端接电阻器、并行到串行/串行到并行转换以及有资格扩展频谱的PLL’s。逻辑亚层1202-2包括打包/解包、数据编码/解码、链路训练的图案生成、基于时间的恢复电路和例如8B/10B的数据编码/解码(如在ANSI X3.230-1994，条款11中规定的)，该数据编码/解码为主链路222提供256个链路数据字符和12个控制字符(图13所示的示例)并为辅助通道224(参见图14)提供曼彻斯特II。
应当注意到例如在U.S.专利号4486739中描述了8B/10B编码算法，在此结合其内容作为参考。如本领域技术人员所知，8B/10B编码是为了串行传送将8位数据块编码为10位代码字的块码。此外，8B/10B传送代码将任意1s和0s的字节宽度的数据流转换为最大运转长度为5的1s和0s的DC平衡的数据流。该代码提供足够的信号变换使得接收器，例如收发器110能够进行可靠的时钟恢复。此外，对于光纤和电磁线接头，DC平衡数据流被证实为优选的。在串行数据流中1s和0s的平均数保持为相等和近乎相等的值。8B/10B传送码限制1s和0s的数值的差值为跨越6和4位块边界的-2、0或2。编码方案还对信号执行额外的编码，称为指令码。
应当注意到为了避免未压缩的显示数据显示出重复的位图案(由此减小EMI)，主链路222上传送的数据在8B/10B编码之前首先被编码。除了训练数据包和特定的字符之外所有的数据将被编码。该编码的功能由线性反馈移位寄存器(LFSR)完成。当启动数据加密时，LFSR速度的初始值依赖于密钥的设置。如果在没有加密时进行数据编码，则该初始值将被固定。
由于数据流属性传送到辅助通道224上，主链接数据包报头用作数据流标识号，从而大大地降低了开销并最大化了链接带宽。还应该注意到主链接222和辅助链接224都不具有独立的时钟信号线。通过这种方式，主链接222和辅助链接224上的接收器采样数据并从输入的数据流中提取时钟。接收器电亚层中的锁相环(PLL)的快速锁相是非常重要的，因为辅助通道224是半双工双向的，且传输的方向频繁地改变。因此，辅助通道接收器上的PLL的相位由于曼彻斯特II(MII)频繁的以及均匀的信号变换在16个数据周期这一较短的时间中被锁定。
在链路建立时间，利用辅助通道224上的握手可忽略主链路222的数据速率。在该过程中，已知的训练数据包组以最高的链接速率在主链路222上被传送。成功或失败的信号通过辅助通道224被传送回到发送器102。如果训练失败，主链路的速率被降低，重复训练过程直到成功。通过这种方式，源物理层1102对电缆问题变得更加具有抵抗力，因此更加适于作为监视器应用的外部主机。然而，与常规的显示器接口不同，主通道链接数据速率与像素时钟速率去耦合。因此链路数据速率被设置为使得链路带宽超过了被传送的数据流的总带宽。
源装置的链路层
源链路层1204处理该链接初始化和管理。例如，在接收到监视器启动或监视器线缆和源物理层1202之间的连接产生的热插入检测事件时，源装置链接层1204评价接收器通过辅助通道224上的互换的能力以确定最大的主链接数据的速率，如训练会话、接收器上基于时间的恢复单元的数量、两端可用的缓冲器尺寸、USB扩展的有效性确定的主链路数据速率，然后通知数据流源1206相关的热插入事件。此外，在请求数据流源1206时，源链接层1204读取显示性能(EDID或等价物)。在正规的操作过程中，源链路层1204将数据流属性通过辅助通道224传送到接收器104，通知数据流源1204主链路222是否有足够的资源处理该请求的数据流，通知该数据流源1204关于链接失败事件，例如同步失效和缓冲器溢出，并将数据流源1204提交的MCCS命令通过辅助通道224传送到接收器。源链接层1204和数据流源/接收器之间的所有通信利用应用简档文件层1214中定义的格式。
应用简档文件层(源和接收器)
通常，应用简档文件层定义数据流源(或接收器)与相关的链接层相连接的格式。应用简档文件层定义的格式被分为下面几个种类，独立于应用的格式(链接状态查询的链接信息)以及依赖于应用的格式(主链路数据映射、接收器的基于时间的恢复等式、接收器能力/数据流属性信息的亚数据包格式，如果可用的话)。应用简档文件层支持下述颜色格式24位RGB、16位RG2565、18位RGB、30位RGB、256彩色RGB(基于CLUT)、16位、CbCr422、20位YCbCr422以及24位YCbCr444。
例如，显示装置的应用简档文件层(APL)1214基本上是描述主链路222上数据流源/接收器通信的格式的应用编程接口(API)，该格式包括传送到接口100或从接口100接收的数据的表示格式。由于APL 1214的某些方面(例如电源管理命令格式)具有基线监视器功能，它们对于接口100所有的使用是公共的。而其它非基线监视器的功能，例如数据映射格式和数据流属性格式对于被传送的同步的数据流的应用或类型是独一无二的。不论该应用如何，数据流源1204查询源链接层1214以确定主链路222在启动主链路222上的任何数据包流的传送之前是否能处理待处理的数据流。
当确定了主链路222能支持待处理的数据包流时，数据流源1206将数据流属性传送到源链接层1214，然后通过辅助通道224传送到接收器。这些属性是接收器所用的信息以识别特定数据流的数据包，以恢复数据流中的原始数据以及将其格式化回到数据流的固有数据速率。该数据流的属性是依赖于应用的。
在所期望的带宽在主链路222上是无效的情况下，主数据流源1214可通过例如减少图像的更新速率或颜色深度来采取校正措施。
显示装置的物理层
显示装置的物理层1216将显示装置的链接层1210、显示装置的APL1216与链接数据传送/接收所用的发信号技术隔离开来。主链路222和辅助通道224具有它们自己的物理层，每层由逻辑亚层和包括连接器规范的电亚层组成。例如，半双工、双向的辅助通道224在图15所示的链路的每一端具有发送器和接收器。辅助链路发送器1502通过逻辑亚层1208-1被提供有链接字符，然后该链接字符被串行化且被传送到相应的辅助链接接收器1504中。反过来，接收器1504从该辅助链路224接收串行化的链接字符并以链接字符的时钟速率对该数据去串行化。应当注意到源逻辑亚层的主要功能包括发送器端口的信号编码、打包、数据加密(对于EMI减少)以及训练模式的生成。尽管对于接收端口，接收器逻辑亚层的主要功能包括信号解码、解包、数据解密和基于时间的恢复。
辅助通道
辅助通道的逻辑亚层的主要功能包括数据编码和解码、数据的成帧/解帧，且在辅助通道的协议中存在两种选择：独立协议(限制到点到点的拓扑结构中的链路建立/管理功能)是能由链路层状态机或固件管理的轻型协议，以及支持例如USB通信的其它数据类型以及例如串级链接收器装置的拓扑的扩展协议。必须注意到无论协议如何数据编码和解码方案都是相同的，而数据的成帧在两种协议之间各不相同。
仍然参考图15，辅助通道的电亚层包括发送器1502和接收器1504。发送器1502通过逻辑亚层被提供有链接字符，其被串行化且被发送出去。接收器1504从链路层中接收串行化了的链接字符，然后以链接字符的时钟速率将其去串行化。辅助通道224的正和负信号在所示链路的各端通过50欧姆的端接电阻器被端接于地。在所述的实现中，驱动电流根据链接的状况可被编程，且范围从大约8mA到大约24mA，导致Vdifferential-pp的范围为大约400mV到大约1.2V。在电空闲状态中，正和负信号都不被驱动。当从电空闲状态开始传输时，SYNC模式必须被传送且链接被重新建立。在所述的实施中，SYNC模式由触发曼彻斯特II码中四个1跟随的时钟速率28次不同对信号的辅助通道组成。源装置中的辅助通道主机通过周期性地驱动或测量辅助通道224的正和负信号来检测热插入事件和热拔掉事件。
主链路
在所述的实施例中，主链路222支持离散的、可变的链接速率，该速率是本地晶振频率的整数倍(参见图3表示于本地晶振频率24MHz已知的一组链接速率)。如图16所示，主链接222(为单向通道)在源装置处只有发送器1602，在显示装置处只有接收器1604。
如所示的，采取该形式的线缆1604包括一组双绞线，红(R)、绿(G)和蓝(B)视频信号的每一个提供在基于典型的RGB彩色的视频系统(例如基于PAL的TV系统)中。如本领域技术人员所知，双绞线是由相互绞在一起的两个独立的绝缘导线组成的一种线缆。一条导线传输信号，而另一条导线接地并吸收信号干扰。应当注意到在其它的某些系统中，该信号还可以是NTSC视频TV系统所用的基于组件的信号(Pb、Pr、Y)。在该线缆中，双绞线的每条各自被屏蔽。还提供+12V电源和接地的两个插脚。每个不同对的特性阻抗为100欧姆+/-20％。整个线缆也被屏蔽。外部屏蔽和各自屏蔽被短路连接到连接器外壳的两端，在源装置中该连接器外壳被短路连接到地。如图17所示的连接器1700一行中有13个管脚，每个管脚具有在源装置端上的连接器和在显示装置端上的连接器相同的管脚引出线。源装置供给电源。
在两端部主链路222被终止，因为主链路222是AC连接的，端接电压可以是0V(地电压)到+3.6V之间的任何数值。在所述的实现中，驱动电流根据链路状态是可编程的，且范围从大约8mA到大约24mA，导致Vdifferential-pp的范围为大约400mV到大约1.2V。利用训练模式为每个连接选择最小的电压摆动。为电源管理模式提供电空闲状态。在电空闲状态中，正和负信号都不被驱动。当从电空闲状态开始传送时，发送器必须实施训练会话以重建与接收器的链接。
状态图
下面将根据图18和19所示的状态图描述本发明。于是，图18示出了下面描述的源状态图。在关断状态1802，该系统关闭以使得信号源禁止使用。如果信号源启用，该系统则变换到适于节能以及接收器检测的待机状态1804。为了检测接收器是否存在(即热插入/运行)，辅助通道周期性地输送脉冲(例如每10ms输送1us)，且在驱动期间端接电阻器两端的压降被测量。如果基于测得的压降确定接收器的存在，系统则变换到测得的接收器状态1806，表示接收器已经被检测到，即已经检测到热插入事件。然而，如果没有检测到接收器。接收器检测一直持续直到检测到接收器或者时间耗完的时刻。应该注意到在某些情况下不再尝试其他的显示器检测时信号源装置可以选择“关闭”状态。
如果在状态1806处检测到显示器热拔掉事件，系统则变换回待机状态1804。否则源驱动具有正和负信号的辅助通道以唤醒接收器，且如果需要，则检测到接收器的下一次响应。如果没有接收到响应，则不唤醒接收器且源保持在状态1806。然而，如果从显示器接收到信号，显示器在被唤醒，且源有准备地读取接收器的链接能力(例如最大的链接速率。缓冲器的尺寸以及基于时间的恢复单元的数目)，且系统变换到主链接初始化状态1808，并准备开始训练起始通告阶段。
这时，通过在主链路上以设置的链接速率传送训练模式来启动训练会话，该训练会话检查相关的训练状态。接收器对三个阶段的每一个设置通过/失败位，在仅检测到通过时发送器进入到下一阶段，使得当检测到通过时，主链路已准备好链接速率。这时，接口变换到正常的操作状态1510，否则，链接速率被降低，训练会话被重复。在正常的操作状态1810期间，源继续周期性地监控链接状态指数，如果失败，则检测到热拔掉事件，系统变换到待机状态1804并等待热插入检测事件。然而，如果检测到同步失效，则对于主链接重新初始化事件，系统变换到状态1808。
图19示出了下面要描述的显示器状态图1900。在状态1902，没有检测到电压，显示器进入关闭状态。在待机模式状态1904，主链路接收器和辅助通道从机处于电空闲状态，辅助通道从机端的端接电阻器两端的压降被监控到预定电压。如果检测到该电压，则辅助通道从机端接通，表示检测到热插入事件，系统转换到显示状态1906，否则，显示器保持在待机状态1904。在状态1906(主链路初始化阶段)时，如果检测到显示器，辅助从机端则完全接通，发送器响应接收器链接能力读取命令，显示状态转换到1908，否则，如果在长于预定周期的这段时间中辅助通道上没有动作，则辅助通道从机端进入到待机状态1904。
在训练起始通告阶段，通过利用训练模式调整均衡器，在各个阶段更新结果，显示器响应发送器的训练初始化指令。如果训练失败，则等待另一次训练会话，如果训练通过，然后进入正常的操作状态1910。如果在长于预定的时间(例如10ms)辅助通道上或主链路上(为了训练)没有动作，则辅助通道从机端设置为待机状态1904。
图20-24示出直角平面显示器接口特定的实施方式。
图20示出加入了根据本发明的发送器2004的板上图形引擎2002的PC母板2000。应该注意到发送器2004是图1所示的发送器102的特殊的事例。在所述的实施例中，发送器2004耦合到安装在母板2000上的连接器2006(沿着连接器1700的线)，连接器2006接着通过耦合于显示装置2010的双绞线2010连接到显示装置2008。
如本领域所知，PCI Express(由加拿大的Santa Clara公司研发的)是一种高带宽、低插脚数、串行的互联技术，其还与已存的PCI基础设施保持了软件兼容性。在该结构中，PCI Express端口增加以变得与直角平面接口的需求匹配，该直角平面利用所示的安装在母板上的连接器直接驱动显示装置。
在母板上不可能安装连接器的情况下，通过PCI Express母板的SDVO槽可以路由该信号，该信号还可利用无源卡连接器被送回到PC，如图21所示。与插入图形卡的电流生成的情形一样，插入图形卡能替代如图23所示的板上图形引擎。
在应用为笔记本的情况下，母板图形引擎上的发送器将通过内部线缆驱动直接驱动面板的集成的接收器/TCON。为了最节省成本地实施，接收器/TCON将安装在面板上，从而降低互连线的数量到8或10，如图24所示。
所有上述的示例假定集成的发送器。然而，实现为分别通过AGP或SDVO槽集成为PCI和PCI Express环境的独立的发送器是十分可行的。在图形的硬件或软件没有任何改变的情况下独立的发送器将使得输出数据流。
流程图实施例
现在将根据多个流程图描述本发明的方法，每个流程图描述实施本发明特定的过程。尤其，当本发明所描述的方面单独使用或组合使用时，图25-29描述多个相互关联的过程。
图25根据本发明的实施例示出了详细描述确定接口100的运行模式的过程2500的流程图。在该过程中，如果视频源和显示装置都是数字的，该运行模式仅设置为数字模式。否则，运行模式将设置为模拟模式。应该注意到该上下文中的“模拟模式”既可包括常规的VGA模式以及具有不同的模拟视频的增强型模拟模式，该模拟视频具有嵌入排列的信号以及双向边频带。增强型模拟模式将在下面描述。
在步骤2502中，视频源被询问以确定视频源是否支持模拟或数字数据。如果视频源仅支持模拟数据，连接装置100的运行模式将设置为模拟模式(步骤2508)，然而该过程结束(步骤2512)。
如果视频源能输出数字数据，则过程继续到步骤2506。然后显示装置被询问以确定显示装置是否用于接收数字信号。如果显示装置仅支持模拟数据，耦合装置的运行模式将设置为模拟模式(步骤2508)，然后该过程结束(步骤2512)。否则，耦合装置的运行模式设置为数字模式(步骤2510)。例如，处理器可控制耦合装置中的开关将模式设置为数字模式。通常，耦合装置仅用于以全数字模式运行，这时视频源和视频接收器都以相应的数字模式运行。
图26根据本发明的某些方面示出了提供实时视频图像质量检查的详细过程2600的流程图。在该示例中，由耦合到显示器接口的处理器作出该过程2600的所有确定。
在步骤2600中，从视频源接收视频信号。接下来，信号质量检测模式由与接收的视频信号相关的视频源提供(步骤2602)。在步骤2604中，基于质量检测模式确定比特误差率。然后，确定比特误差率是否大于阈值(步骤2606)。如果比特误差率确定为不大于阈值，则确定是否存在更多的视频帧(步骤2614)。如果确定存在更多的视频帧，则过程回到步骤2600。否则该过程结束。
然而，如果在步骤2606中比特误差率被确定为大于阈值，则确定位速率是否大于最小位速率(步骤2608)。如果位速率大于最小的位速率，则该位速率降低(步骤2610)且过程回到步骤2606。如果位速率不大于最小的位速率，则模式被改变为模拟模式(步骤2612)且过程结束。
图27根据本发明的实施例示出了链接设置过程2700的流程图。该过程2700开始于2702通过接收热插入检测事件通知。在步骤2704中通过相关的辅助通道执行主链接查询以确定最大的数据率、包括在接收器中基于时间的恢复单元的数目以及可用的缓冲器尺寸。接下来，在步骤2706中，最大的链接数据率借助训练会话得以验证，在步骤2708中数据流的信号源被通知热插入事件。在步骤2710中，借助响应2712查询的辅助通道和显示器确定显示器的能力(例如利用EDID)，反过来，步骤2712导致步骤2714中的主链路训练会话的协作。
接下来，在步骤2716中，数据流源通过辅助通道将数据流属性传送到接收器，在步骤2718中，数据流源还被通知主链路是否能支持数据流所需的数目，步骤2720。在步骤2722中，不同的数据包通过步骤2724的增加相关联的数据包报头以及倍增源数据流的数目而形成。在步骤2726中确定链接状态是否准备好。当链接状态没有准备好时，在步骤2728源被通知链接失效，否则，在步骤2730基于不同的数据包报头将链接数据流重建为原来的数据流。在步骤2732中，该重建的原来的数据流被传送到显示装置。
图28根据本发明的一个实施例详述执行训练会话的过程2800的流程图。应该注意到训练会话过程2800是图25中描述的运行2506的一种实现方式。在步骤2802，通过将将主链路上的训练模式以设置的链接率传送到接收器来开始训练会话。图11根据本发明的一个实施例示出典型的链接训练模式。如所示的，在训练会话期间，阶段1表示最短的运转长度，阶段2表示最长的运转长度。接收器利用这两个阶段以优化均衡器。在阶段3中，只要链接的质量是合理的则既获得比特锁定又获得字符锁定。在步骤2804中，接收器检查相关的训练状态并基于该训练状态进行检查，在步骤2806中，接收器对于三个阶段中的每一个以及发送器设置通过/失效位。在各个阶段中，在步骤2810中仅检测到通过时接收器进入到下一阶段，如果接收器没有检测到通过，则接收器降低链接率并重复训练会话。在步骤2812中主链路以检测到通过时的链接速率准备好。
图29示出用于实现本发明的计算机系统2900。计算机系统2900仅是图形系统的一个示例，其中本发明可以被实现。计算机系统2900包括中央处理单元(CPU)1510、随机存储器(RAM)2920、只读存储器(ROM)2925、一个或多个外围设备2930、图形控制器2960、初级存储装置2940和2950以及数字显示单元2970。如本领域人员熟知的，ROM用于将数据和指令单向传送到CPU 2910，而RAM通常用于双向传送数据和指令。CPU2910通常包括任何数目的处理器。初级存储装置2940和2950都可包括任何适当的计算机可读介质。通常是大容量存储装置的次级存储介质880还双向连接到CPU2910并提供额外的数据存储能力。大容量存储装置880是可用于存储包括计算机编码的计算机程序、数据等的计算机可读介质。通常，大容量存储装置880是诸如硬盘或磁带的存储介质，它们通常比初级存储装置2940、2950更慢。大容量存储装置880可采取磁带或纸带读取器或其它已知装置的形式。可以理解在适当的情况下，保留在大容量存储装置880中的信息可加入到作为RAM 2920的一部分的标准模式例如虚拟存储器中。
CPU2910还连接到一个或多个输入/输出装置890，该装置890可包括，但是不限制于下述装置，例如视频监视器、跟踪球、鼠标、键盘、麦克风、触摸式显示屏、感应卡读取器、磁带或纸带读取器、标签、输入笔、声音或手写识别器或者其它已知的输入装置，当然例如其它的计算机。最后，CPU2910可选择性地耦合于计算机或电信网络，例如互联网或内联网，通常利用步骤2995所示的网络连接。通过这种网络连接，可以注意到CPU2910可以接收到来自网络的信息，或者在执行上述方法步骤的过程中将信息输出到网络。经常表示为由CPU2910要执行的指令序列的这些信息可从网络接收或输出到网络，例如，以载波中实现的计算机数据信号的形式。上述装置和材料将被计算机硬件和软件领域中的技术人员所熟悉。
图形控制器2960产生模拟图像数据和相应的参考信号，且都被提供到数字显示单元2970。例如基于CPU 2910接收或来自于外部编码(未示出)的像素数据产生模拟图像数据。在一个实施例中，以RGB的格式提供模拟图像数据，且参考信号包括本领域熟知的VSYNC和HSYNC信号。然而，应当理解本发明以其它格式的模拟图像、数据和/或参考信号实现。例如，模拟图像数据可包括视频信号数据以及相应的时间参考信号。
尽管本发明只描述了几个实施例，但是应该理解本发明在不脱离本发明的精神和范围的情况下可以多种其它特定的形式实施。这些示例被认为是示例性的而不是限制性的，且本发明不限于这里给定的细节，但是可以在所附的权利要求的范围以及其等价物的全部范围之内进行修改。
尽管已经根据优选的实施例描述了本发明，但是存在修改、置换和等价形式都落入本发明的范围之内。还应该注意到实现本发明的步骤和设备存在多种替代的方式。因此本发明旨在解释为包括所有这种替代的置换以及等价形式，都落入本发明的精神和范围之内。

Claims (20)

1、在具有耦合到多媒体源装置的链接单元的系统中，该多媒体源装置被设置成通过以链接速率(LR)在链接单元上传送的多个多媒体数据包来提供多媒体源数据到多媒体接收器装置，一种提供与多媒体源数据相对应的多媒体时钟速率(MMC)的方法，包括以下步骤：
利用一组主频率系数表示主频率(MF)，其中该主频率系数组至少包括具有值为MF1的第一系数MF1、具有值为MF2的第二系数MF2、具有值为MF3的第三系数MF3、和具有值为MF4的第四系数MF4；
利用一组多媒体时钟速率系数表示作为主频率(MF)的子集的多媒体时钟速率(MMC)，其中该多媒体时钟速率系数组至少包括具有值为A的系数A、具有值为B的系数B、具有值为C的系数C、和具有值为D的系数D，其中值A≤值MF1、值B≤值MF2、值C≤值MF3、和值D≤值MF4；
利用一组链接速率系数表示作为主频率(MF)的子集的链接速率(LR)，其中该链接速率系数组至少包括具有值为A’的系数A’、具有值为B’的系数B’、具有值为C’的系数C’、和具有值为D’的系数D’，其中值A’≤值MF1、值B’≤值MF2、值C’≤值MF3、值D’≤值MF4；和
利用所述的一组多媒体时钟速率系数和所述的一组链接速率系数，根据链接速率LR来提供多媒体时钟速率MMC。
2、根据权利要求1所述的方法，其中主频率MF用αMF1xβMF2xγMF3xδMF4Hz来表示。
3、根据权利要求2所述的方法，其中链接速率LR用αA′xβB′xγC′xδD′Hz来表示。
4、根据权利要求3所述的方法，其中多媒体时钟速率MMC用αAxβBxγCxδDHz来表示。
5、根据权利要求4所述的方法，其中多媒体时钟速率MMC与链接速率LR的关系是MMC＝(LR)×(αA-A′，βB-B′，γC-C′，和δD-D′)。
6、根据权利要求5所述的方法，其中当主频率MF是23.76GHz时，则α＝2，β＝3，γ＝5，和δ＝11，并且其中MF1＝10、MF2＝3、MF3＝7、且MF4＝1。
7、根据权利要求6所述的方法，其中链接速率LR用2A′x3B′x5C′x11D′Hz来表示，其中A′≤10，B′≤3，C′≤7，D′≤1。
8、根据权利要求7所述的方法，其中多媒体时钟速率MMC用2Ax3Bx5Cx11DHz来表示，并且其中A≤10，B≤3，C≤7，D≤1。
9、根据权利要求8所述的方法，其中多媒体时钟速率MMC与链接速率LR的关系是MMC＝(LR)×(2A-A′，3B-B′，5C-C′和11D-D′)。
10、根据权利要求1所述的方法，其中多媒体时钟速率是像素和/或音频时钟速率。
11、在具有耦合到多媒体源装置的链接单元的系统中，该多媒体源装置被设置成通过以链接速率(LR)在链接单元上传送的多个多媒体数据包来提供多媒体源数据到多媒体接收器装置，处理器可执行的用于提供与多媒体源数据相对应的多媒体时钟速率(MMC)的计算机程序产品，包括：
利用一组主频率系数表示主频率(MF)的计算机代码，其中该主频率系数组至少包括具有值为MF1的第一系数MF1、具有值为MF2的第二系数MF2、具有值为MF3的第三系数MF3、和具有值为MF4的第四系数MF4；
利用一组多媒体时钟速率系数表示作为主频率(MF)的子集的多媒体时钟速率(MMC)的计算机代码，其中该多媒体时钟速率系数组至少包括具有值为A的系数A、具有值为B的系数B、具有值为C的系数C、和具有值为D的系数D，其中值A≤值MF1、值B≤值MF2、值C≤值MF3、和值D≤值MF4；
利用一组链接速率系数表示作为主频率(MF)的子集的链接速率(LR)的计算机代码，其中该链接速率系数组至少包括具有值为A’的系数A’、具有值为B’的系数B’、具有值为C’的系数C’、和具有值为D’的系数D’，其中值A’≤值MF1、值B’≤值MF2、值C’≤值MF3、值D’≤值MF4；和
利用所述的一组多媒体时钟速率系数和所述的一组链接速率系数，根据链接速率LR来提供多媒体时钟速率MMC的计算机代码；和
用于存储该计算机代码的计算机可读介质。
12、根据权利要求11所述的计算机程序产品，还包括将主频率MF表示为αMF1xβMF2xγMF3xδMF4Hz的计算机代码。
13、根据权利要求12所述的计算机程序产品，还包括将链接速率LR表示为αA′xβB′xγC′xδD′Hz的计算机代码。
14、根据权利要求13所述的计算机程序产品，还包括将多媒体时钟速率MMC表示为αAxβBxγCxδDHz的计算机代码。
15、根据权利要求14所述的计算机程序产品，还包括将多媒体时钟速率MMC与链接速率LR的关系表示为MMC＝(LR)×(αA-A′，βB-B′，γC-C′，和δD-D′)的计算机代码。
16、根据权利要求15所述的计算机程序产品，其中当主频率MF是23.76GHz时，则α＝2，β＝3，γ＝5，和δ＝11，并且其中MF1＝10、MF2＝3、MF3＝7、且MF4＝1。
17、根据权利要求16所述的方法，还包括将链接速率LR表示为2A′x3B′x5C′x11D′Hz的计算机代码，其中A′≤10，B′≤3，C′≤7，D′≤1。
18、根据权利要求17所述的计算机程序产品，进一步包括将多媒体时钟速率MMC表示为2Ax3Bx5Cx11DHz的计算机代码，并且其中A≤10，B≤3，C≤7，D≤1。
19、根据权利要求18所述的方法，还包括将多媒体时钟速率MMC与链接速率LR的关系表示为MMC＝(LR)×(2A-A′，3B-B′，5C-C′和11D-D′)的计算机代码。
20、根据权利要求11所述的计算机程序产品，其中多媒体时钟速率是像素和/或音频时钟速率。
CNA2008100955712A 2007-04-30 2008-04-29 基于数据包的视频显示接口计数方法 Pending CN101299183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/742387 2007-04-30
US11/742,387 US7567592B2 (en) 2003-05-01 2007-04-30 Packet based video display interface enumeration method

Publications (1)

Publication Number Publication Date
CN101299183A true CN101299183A (zh) 2008-11-05

Family

ID=39512702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100955712A Pending CN101299183A (zh) 2007-04-30 2008-04-29 基于数据包的视频显示接口计数方法

Country Status (7)

Country Link
US (1) US7567592B2 (zh)
EP (1) EP1988542A1 (zh)
JP (1) JP2009020491A (zh)
KR (1) KR20080097140A (zh)
CN (1) CN101299183A (zh)
SG (1) SG147381A1 (zh)
TW (1) TW200910319A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669635A (zh) * 2020-06-15 2020-09-15 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置
CN113196720A (zh) * 2021-03-22 2021-07-30 华为技术有限公司 数据处理方法及传输设备、数据处理系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096604A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 電子機器及び映像受信装置及びその制御方法
US8248960B2 (en) 2007-05-01 2012-08-21 Sharp Kabushiki Kaisha Data transmission with dynamic modulation scheme and/or transfer rate
KR20090100115A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 액정 표시 모듈 및 이를 포함하는 표시 시스템
EP2237263A1 (en) * 2009-03-30 2010-10-06 Vestel Elektronik Sanayi ve Ticaret A.S. Method and circuit for controlling HDMI related blocks' power in a sink device
US8831161B2 (en) * 2011-08-31 2014-09-09 Apple Inc. Methods and apparatus for low power audio visual interface interoperability
JP6004628B2 (ja) * 2011-10-19 2016-10-12 キヤノン株式会社 電子機器
US9646565B2 (en) * 2012-06-13 2017-05-09 Dell Products L.P. Configurable information handling system display communication link
JP6465541B2 (ja) * 2013-08-06 2019-02-06 キヤノン株式会社 通信装置、再生装置、及びその方法、並びにプログラム
US11979223B2 (en) * 2019-11-12 2024-05-07 Sony Group Corporation Information processing device, information processing method, information processing program, terminal device, and method and program for controlling terminal device
CN111161690B (zh) * 2020-03-06 2021-03-23 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质
TWI783588B (zh) * 2021-07-23 2022-11-11 瑞昱半導體股份有限公司 可應用於在顯示裝置中進行多畫面處理之縮放器積體電路

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4796203A (en) 1986-08-26 1989-01-03 Kabushiki Kaisha Toshiba High resolution monitor interface and related interfacing method
US5369775A (en) 1988-12-20 1994-11-29 Mitsubishi Denki Kabushiki Kaisha Data-flow processing system having an input packet limiting section for preventing packet input based upon a threshold value indicative of an optimum pipeline processing capacity
KR910006834A (ko) 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
FR2670973B1 (fr) 1990-12-19 1994-04-15 Ouest Standard Telematique Sa Systeme de transmission par paquets a compression de donnees, procede et equipement correspondant.
AU636190B2 (en) 1991-01-21 1993-04-22 Nec Corporation Spread packet communication system
JPH04328919A (ja) 1991-04-26 1992-11-17 Fujitsu Ltd 無線呼出し信号方式
US5926155A (en) 1993-02-02 1999-07-20 Hitachi, Ltd. Digital video display system
US5838875A (en) 1993-02-05 1998-11-17 Goldstar Co., Ltd. Apparatus and method for discriminating between analog and digital video signals in high definition video cassette recorder
US5739803A (en) 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
EP0665527B1 (en) 1994-01-28 1999-05-06 Sun Microsystems, Inc. Flat panel display interface for a high resolution computer graphics system
US5615376A (en) 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5541919A (en) 1994-12-19 1996-07-30 Motorola, Inc. Multimedia multiplexing device and method using dynamic packet segmentation
US5953350A (en) 1995-03-13 1999-09-14 Selsius Systems, Inc. Multimedia client for multimedia/hybrid network
US5745837A (en) 1995-08-25 1998-04-28 Terayon Corporation Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA
US5805173A (en) 1995-10-02 1998-09-08 Brooktree Corporation System and method for capturing and transferring selected portions of a video stream in a computer system
US5835498A (en) 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link
US5940137A (en) 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US5790083A (en) 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
US6154225A (en) 1996-10-11 2000-11-28 Silicon Motion, Inc. Virtual refresh™ architecture for a video-graphics controller
JP3434653B2 (ja) 1996-12-05 2003-08-11 富士通株式会社 マルチメディアデータ蓄積伝送方法及び装置
US5909465A (en) 1996-12-05 1999-06-01 Ericsson Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
US6038000A (en) 1997-05-28 2000-03-14 Sarnoff Corporation Information stream syntax for indicating the presence of a splice point
US6542610B2 (en) 1997-01-30 2003-04-01 Intel Corporation Content protection for digital transmission systems
WO1998036533A1 (en) 1997-02-17 1998-08-20 Communication & Control Electronics Limited Local communication system
US5949437A (en) 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
US5918002A (en) 1997-03-14 1999-06-29 Microsoft Corporation Selective retransmission for efficient and reliable streaming of multimedia packets in a computer network
US6151632A (en) 1997-03-14 2000-11-21 Microsoft Corporation Method and apparatus for distributed transmission of real-time multimedia information
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JP3385301B2 (ja) 1997-04-23 2003-03-10 シャープ株式会社 データ信号線駆動回路および画像表示装置
US6049316A (en) 1997-06-12 2000-04-11 Neomagic Corp. PC with multiple video-display refresh-rate configurations using active and default registers
US6020901A (en) 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
US5852630A (en) 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6353594B1 (en) 1998-03-04 2002-03-05 Alcatel Canada Inc. Semi-permanent virtual paths for carrying virtual channels
US6249319B1 (en) 1998-03-30 2001-06-19 International Business Machines Corporation Method and apparatus for finding a correct synchronization point within a data stream
US6356260B1 (en) 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US6593937B2 (en) 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
US6326961B1 (en) * 1998-09-30 2001-12-04 Ctx Opto-Electronics Corp. Automatic detection method for tuning the frequency and phase of display and apparatus using the method
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6697376B1 (en) 1998-11-20 2004-02-24 Diva Systems Corporation Logical node identification in an information transmission network
JP3768712B2 (ja) 1999-02-09 2006-04-19 キヤノン株式会社 攪拌手段、現像装置、およびプロセスカートリッジ
US6223089B1 (en) * 1999-03-15 2001-04-24 Raylar Design, Inc. Method and apparatus for controlling computers remotely
US6446130B1 (en) 1999-03-16 2002-09-03 Interactive Digital Systems Multimedia delivery system
US6765931B1 (en) 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
US6598161B1 (en) 1999-08-09 2003-07-22 International Business Machines Corporation Methods, systems and computer program products for multi-level encryption
US6477252B1 (en) 1999-08-29 2002-11-05 Intel Corporation Digital video content transmission ciphering and deciphering method and apparatus
US6614800B1 (en) 1999-09-02 2003-09-02 International Business Machines Corporation Method and system for virtual private network administration channels
US6608828B1 (en) 1999-09-15 2003-08-19 Ericsson Inc. Methods and systems for decoding headers that are repeatedly transmitted and received along with data on a radio channel
US6633288B2 (en) 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
JP3950926B2 (ja) 1999-11-30 2007-08-01 エーユー オプトロニクス コーポレイション 画像表示方法、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP3349490B2 (ja) 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP4639420B2 (ja) 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
US6647015B2 (en) 2000-05-22 2003-11-11 Sarnoff Corporation Method and apparatus for providing a broadband, wireless, communications network
JP2002049363A (ja) 2000-05-24 2002-02-15 Sharp Corp 画像表示システム
US6545688B1 (en) * 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
US20020075902A1 (en) 2000-09-22 2002-06-20 Abbas Syed Aun Optimum overhead framing techniques for ADSL DMT modems
DE60118609T2 (de) 2000-10-11 2007-05-03 Broadcom Corp., Irvine Kabelmodemsystem und Verfahren zur Unterstützung erweiterter Protokolle
KR100349205B1 (ko) 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
US6820614B2 (en) 2000-12-02 2004-11-23 The Bonutti 2003 Trust -A Tracheal intubination
CA2327898A1 (en) 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method for establishing a communication path associated with an mpls implementation on an atm platform
KR100467643B1 (ko) 2000-12-28 2005-01-24 엘지전자 주식회사 무선 랜에서의 멀티미디어 데이터 전송 방법
US7161998B2 (en) * 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
US20020163598A1 (en) 2001-01-24 2002-11-07 Christopher Pasqualino Digital visual interface supporting transport of audio and auxiliary data
US6934389B2 (en) 2001-03-02 2005-08-23 Ati International Srl Method and apparatus for providing bus-encrypted copy protection key to an unsecured bus
TW518844B (en) 2001-03-21 2003-01-21 Ind Tech Res Inst Transmission method of multimedia data packet in network system
US20020149617A1 (en) 2001-03-30 2002-10-17 Becker David F. Remote collaboration technology design and methodology
US7194009B2 (en) 2001-04-14 2007-03-20 John Wai Tsang Eng Full-service broadband cable modem system
JP3744819B2 (ja) 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
US7295578B1 (en) 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US7257163B2 (en) 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
JP4011320B2 (ja) 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US20030076282A1 (en) 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US7589737B2 (en) 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
GB2383240B (en) 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US7106757B2 (en) 2001-12-19 2006-09-12 Intel Corporation System and method for streaming multimedia over packet networks
JP3778079B2 (ja) 2001-12-20 2006-05-24 株式会社日立製作所 表示装置
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7308059B2 (en) 2002-02-06 2007-12-11 Broadcom Corporation Synchronization of data links in a multiple link receiver
US7120203B2 (en) 2002-02-12 2006-10-10 Broadcom Corporation Dual link DVI transmitter serviced by single Phase Locked Loop
JP2003241724A (ja) 2002-02-15 2003-08-29 Rohm Co Ltd ディスプレイモニタ装置
US7161557B2 (en) 2002-04-08 2007-01-09 Clearcube Technology, Inc. Selectively updating a display in a multi-display system
US7283566B2 (en) * 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
DE10227199A1 (de) * 2002-06-18 2004-01-08 Robert Bosch Gmbh Schnittstelle und Verfahren zur Bilddatenübertragung
KR100475060B1 (ko) 2002-08-07 2005-03-10 한국전자통신연구원 다시점 3차원 동영상에 대한 사용자 요구가 반영된 다중화장치 및 방법
US7634675B2 (en) 2002-09-05 2009-12-15 Gateway, Inc. Monitor power management
US7075987B2 (en) 2002-09-23 2006-07-11 Intel Corporation Adaptive video bit-rate control
US7802049B2 (en) 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7203853B2 (en) 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7555017B2 (en) 2002-12-17 2009-06-30 Tls Corporation Low latency digital audio over packet switched networks
US20040203383A1 (en) 2002-12-31 2004-10-14 Kelton James Robert System for providing data to multiple devices and method thereof
US7197680B2 (en) 2003-04-17 2007-03-27 Arm Limited Communication interface for diagnostic circuits of an integrated circuit
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US20040221315A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7424558B2 (en) 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US20040218599A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US20040218624A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US20040221312A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US7405719B2 (en) 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US7296204B2 (en) 2003-05-30 2007-11-13 Wegener Communications, Inc. Error correction apparatus and method
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669635A (zh) * 2020-06-15 2020-09-15 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置
CN113196720A (zh) * 2021-03-22 2021-07-30 华为技术有限公司 数据处理方法及传输设备、数据处理系统
CN113196720B (zh) * 2021-03-22 2023-07-28 华为技术有限公司 数据处理方法及传输设备、数据处理系统

Also Published As

Publication number Publication date
US7567592B2 (en) 2009-07-28
JP2009020491A (ja) 2009-01-29
US20070258453A1 (en) 2007-11-08
EP1988542A1 (en) 2008-11-05
SG147381A1 (en) 2008-11-28
TW200910319A (en) 2009-03-01
KR20080097140A (ko) 2008-11-04

Similar Documents

Publication Publication Date Title
CN101295493B (zh) 基于压缩包的多媒体接口以及用于耦合便携式多媒体源和多媒体显示器的方法
CN100596072C (zh) 在数字视频系统中最小化缓冲器需求
CN100507824C (zh) 用于链路时钟频率与像素/音频时钟频率的枚举法
CN100555941C (zh) 减少多媒体数据分组开销的技术
CN100583971C (zh) 用于提供与链路字符时钟无关的像素数据的视频接口
CN101299183A (zh) 基于数据包的视频显示接口计数方法
CN1602001B (zh) 基于数据包的数据流传输调度装置以及应用该装置的方法
CN101345039B (zh) 一种基于分组的显示接口
CN100571139C (zh) 实时优化多媒体分组传输速率的方法
CN101303639A (zh) 多媒体接口
US7424558B2 (en) Method of adaptively connecting a video source and a video display
CN100508579C (zh) 自适应连接视频信号源与视频显示器的方法
JP2005050304A (ja) パケット式ビデオディスプレイインタフェース及びその使用方法
EP1473699A2 (en) Packed based closed loop video display interface with periodic status checks
JP2004350266A (ja) ビデオモニタのトレーニングのための補助チャネルの使用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081105