CN100583971C - 用于提供与链路字符时钟无关的像素数据的视频接口 - Google Patents

用于提供与链路字符时钟无关的像素数据的视频接口 Download PDF

Info

Publication number
CN100583971C
CN100583971C CN200410038545A CN200410038545A CN100583971C CN 100583971 C CN100583971 C CN 100583971C CN 200410038545 A CN200410038545 A CN 200410038545A CN 200410038545 A CN200410038545 A CN 200410038545A CN 100583971 C CN100583971 C CN 100583971C
Authority
CN
China
Prior art keywords
link
data
channel
video data
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410038545A
Other languages
English (en)
Other versions
CN1551626A (zh
Inventor
O·科巴亚施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Microchip Inc
Original Assignee
Genesis Microchip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Microchip Inc filed Critical Genesis Microchip Inc
Publication of CN1551626A publication Critical patent/CN1551626A/zh
Application granted granted Critical
Publication of CN100583971C publication Critical patent/CN100583971C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Television Systems (AREA)
  • Digital Computer Display Output (AREA)

Abstract

公开了一种基于数据包用于把多媒体信源设备连接到多媒体信宿设备的显示接口，该显示接口包括被连接到信源设备的发射机单元，该发射机单元用于按本地数据流速率接收信源数据包数据流；被连接到信宿设备的接收机单元；和连接发射机单元与接收机单元的连接单元，该连接单元用于按链路字符时钟速率以多个主链路字符的形式传送视频数据，该链路字符时钟速率是与本地数据流速率无关的，这样，视频数据和链路字符时钟是互相异步的。

Description

用于提供与链路字符时钟无关的像素数据的视频接口
技术领域
本发明涉及显示设备。更具体地，本发明涉及适用于将视频源连接到视频显示设备的数字显示接口。
背景技术
当前，视频显示技术被分成模拟型显示设备(诸如阴极射线管)和数字型显示设备(诸如液晶显示器，或LCD，等离子屏幕等等)，每个显示设备必须由特定的输入信号进行驱动，以便成功地显示图像。例如，典型的模拟系统包括模拟信源(诸如个人计算机、DVD放像机等等)，通过通信链路直接连接到显示设备(有时称为视频信宿)。通信链路典型地采用本领域技术人员公知的电缆的形式(诸如在PC的情形下的模拟VGA电缆，也被称为VGA DB15电缆)。例如，VGA DB15电缆包括15个管脚，每个管脚用于传送一路特定的信号。
VGA DB15电缆的一个优点是，由于该电缆很大的和不断扩展的使用基础，而使得电缆无处不在。只要上述的模拟系统仍占支配地位，就不会希望从不同于VGA DB15的任何其他电缆形式中转移数据。
然而，近年来，数字系统的爆发式发展使得更希望使用可用于数字数据的电缆，诸如数字视频接口(DVI)电缆。众所周知，DVI是由数字显示工作组(DDWG)创建的数字接口标准。通过使用传送最小化的差分信令(TMDS)协议，并将数字信号从PC的图形子系统提供到显示器，从而发送数据。DVI处理超过160MHz的带宽，因此，通过单个组的链路可以支持UXGA和HDTV。
今天的显示器互连形式包括用于桌面显示器互连应用的VGA(模拟)和DVI(数字)，以及用于膝上型电脑和其他集成的设备中的内部互连应用的LVDS(数字)。图像IC供应商，显示器控制器IC供应商，监视器制造商和PC OEM以及桌面PC消费者，必须不同程度地把接口选择包括在他们的设计、产品定义、制造、市场和购买决定中。例如，如果消费者购买了带有模拟VGA接口的PC，则消费者必须或者购买模拟监视器，或者购买数字显示器，在该数字显示器中由VGA接口提供的模拟视频信号通过串联的模拟-数字转换器(ADC)或特定的监视器中内置的ADC进行数字化。
所以，希望有一种比起当前的用于连接视频源和视频显示器的接口(诸如DVI)具有更高的成本效率的数字接口。在某些情形下，该数字接口也能够向后兼容模拟视频，诸如VGA。
发明内容
公开了一种基于数据包的用于把多媒体信源设备连接到多媒体信宿设备的显示接口，该显示接口包括被连接到信源设备的发射机单元，该发射机单元用于按本地数据流速率接收信源数据包数据流；被连接到信宿设备的接收机单元；和连接发射机单元与接收机单元的连接单元，该连接单元用于按链路字符时钟速率以多个主链路字符的形式传送视频数据，该链路字符时钟速率是与本地数据流速率无关的，这样，视频数据和链路字符时钟是互相异步的。
在另一个实施例中，公开了一种基于数据包把多媒体信源设备连接到多媒体信宿设备的方法。该方法包括以下操作：按本地视频数据速率接收信源视频数据，以及按链路字符时钟速率以多个主链路字符的形式传送视频数据，该链路字符时钟速率是与本地数据流速率无关的，这样，视频数据和链路字符时钟是互相异步的。
在另一个实施例中，公开了用于把多媒体信源设备连接到多媒体信宿设备的计算机程序产品。该计算机程序产品包括用于按本地视频数据速率接收信源视频数据的计算机代码；用于按链路字符时钟速率以多个主链路字符的形式传送视频数据的计算机代码，该链路字符时钟速率是与本地数据流速率无关的，这样，视频数据和链路字符时钟是互相异步的；以及用于存储计算机代码的计算机可读的媒体。
附图说明
图1表示按照本发明的实施例的、交叉平台显示接口100的概括表示。
图2A-2C表示按照本发明的多个实施例的、用于连接视频源和视频显示单元的视频接口系统。
图3表示按照本发明的实施例的、示例性主链路速率。
图4A表示按照本发明的实施例的、主链路数据包。
图4B表示按照本发明的实施例的、主链路数据包头。
图5A表示按照本发明的实施例的、用于提供子包封装和多个包复用的系统。
图5B表示如图5A所示的系统的另一个实施方案。
图6表示作为图5所示的数据流的例子的复用主链路数据流的高层图。
图7表示按照本发明的数据流的另一个例子。
图8表示按照本发明的实施例的复用数据流的另一个例子。
图9A表示按照本发明的实施例的代表性数据子包。
图9B表示按照本发明的实施例的代表性主链路数据包。
图10表示选择性刷新的图形图像的例子。
图11表示按照本发明的实施例的示例性链路训练图案。
图12表示按照本发明的实施例的系统的逻辑分层。
图13表示按照本发明的实施例的使用8B/10B的示例性专门字符映射。
图14表示按照本发明的实施例的示例性Manchester(曼彻斯特)II编码方案。
图15表示按照本发明的实施例的代表性辅助信道的电气子层。
图16表示按照本发明的实施例的代表性主链路电气子层。
图17表示按照本发明的实施例的代表性连接器。
图18表示按照本发明的实施例的信源状态图。
图19表示按照本发明的实施例的显示状态图。
图20-24图解了本发明的各种基于计算机的实施方案。
图25表示按照本发明的实施例的、详述用于设定接口运行模式的处理过程的流程图。
图26表示按照本发明的某些方面的、详述用于提供实时视频图像质量检验的处理过程的流程图。
图27表示按照本发明的实施例的、用于链路建立过程的流程图。
图28表示按照本发明的实施例的、详述用于执行训练进程的处理过程的流程图。
图29图示了用于实施本发明的计算机系统。
具体实施方式
现在详细地描述本发明的具体实施例，附图中已经图解了该实施例的一个例子。虽然本发明是结合具体实施例描述的，但应当理解，并不打算将本发明限于所描述的实施例。相反，打算覆盖可被包括在由附属权利要求规定的并且落在本发明的精神和范围内的替换例、修正例和等价例。
本发明的接口是点对点的、基于数据包的、即插即用的、串行数字显示接口，该接口是开放的和可扩展的，该接口适用于，但不限于，桌面监视器，提供膝上型电脑/一体化PC内的LCD的连接，和包括高清晰电视HDTV显示器等的消费类电子显示设备。不像发送单个视频光栅加时序信号(诸如Vsync，Hsync，DE等)的传统显示接口那样，本发明的接口提供一种多数据流数据包传输的系统，该系统能够以在物理链路内建立的“虚拟管道”的形式同时传送一个或多个数据包数据流。
例如，图1表示按照本发明的实施例的、基于交叉平台数据包的数字视频显示接口100的概括表示。接口100通过物理链路106(也称为管道)把发射机102连接到接收机104。在所描述的实施例中，多个数据流108-112在发射机处被接收，如果必要的话，把每个数据流打包为相应数目的数据包114。将这些数据包生成相应的数据流，每个数据流通过相关的虚拟管道116-120被传送到接收机104。应当指出，每个虚拟链路的链路速率(即，数据包传送速率)可以对于特定的数据流进行优化，导致物理链路106所传送的每个数据流都具有相关的链路速率(每个链路速率可以是互相不同的，取决于具体的数据流)。数据流110-114可以采取任意种形式，诸如视频、图形、音频等等。
典型地，当该信源是视频源时，数据流110-114包括各种视频信号，它可以具有任意数量和类型的熟知的格式，诸如复合视频、串行数字、并行数字、RGB、或消费类数字视频。视频信号可以是模拟视频信号，其前提是信源102包括某种形式的模拟视频源，诸如模拟电视、静止照相机、模拟VCR、DVD放像机、便携式摄像机(camcorder)、光盘放像机、TV调谐器、机顶盒(通过卫星DSS或电缆信号)等等。信源102也可包括数字图像源，诸如，例如数字电视(DTV)、数码静止照相机等等。数字视频信号可以是任意个数和类型的熟知的格式，诸如SMPTE 274M-1995(1920×1080分辨率，逐行或隔行扫描)，SMPTE296M-1997(1280×720分辨率，逐行扫描)，以及标准480逐行扫描视频。
在信源102提供模拟图像信号的情形下，模拟-数字转换器(A/D)把模拟电压或电流信号转换成一个离散系列的数字编码的数字(信号)，在此过程中形成适用于数字处理的适当的数字图像数据字。可以使用很多种A/D转换器中的任意一种。作为例子，其他的A/D转换器包括例如由Philips，Texas Instrument，Analog Devices，Brooktree等制造的那些转换器。
例如，如果数据流110是模拟型信号，则使用包括在发射机102中的或被连接到发射机102的模拟-数字转换器(未示出)将模拟数据数字化，然后该数据由打包器打包，从而把数字化的数据流110转换成多个数据包114，每个数据包通过虚拟链路116被发送到接收机104。接收机104然后通过把数据包114适当地重新组合成它们原先的格式而重建数据流110。应当指出，链路速率与原先的数据流速率无关。唯一的要求是物理链路106的链路带宽高于要被发送的数据流的带宽总和。在描述的实施例中，进入的数据(诸如在视频数据的情形下的像素数据)根据数据映射定义，在各个虚拟链路上被打包。以这种方式，物理链路106(或任何组分虚拟链路)并不像诸如DVI的传统的互连那样在每个链路字符时钟传送一个像素数据。
这样，接口100提供可扩展的媒体，用于不单输送视频和图形数据，而且也输送音频与其他需要的应用数据。另外，本发明支持热插拔事件检测和把物理链路(或管道)自动设置为它的最佳传输速率。本发明提供了低的管脚数的，用在适用于多个平台的、所有显示器的纯数字显示互连。这样的平台包括显示器的主机、膝上型电脑/一体化PC以及HDTV和其他消费类电子应用。
除了提供视频和图形数据以外，显示时序信息可被嵌入到数字流，提供基本上完美的和即时的显示同步，免除对于像“自动调节”等特性的需要。本发明的接口的基于包的特性提供了可扩展性，以支持多个数字数据流，诸如用于多媒体应用的多个视频/图形流和音频流。此外，可以提供用于外围附件和显示控制的通用串行总线(USB)传送，而不需要附加的电缆。
下面将讨论本发明的显示接口的其他实施例。
图2图解了基于图1所示系统100的、被用于连接视频源202和视频显示单元204的系统200。在说明的实施例中，视频源202可包括数字图像(或数字视频源)206和模拟图像(或模拟视频源)208的任一种或包括该两种图像。在数字图像源206的情形下，数字数据流210被提供到发射机102，而在模拟视频源208的情形下，被连接到模拟视频源的A/D转换器单元212把模拟数据流213转换成相应的数字数据流214。然后，该数字数据流214被发射机102以基本上与数字数据流210相同的方式进行处理。显示单元204可以是模拟型显示器或数字型显示器，或在某些情形下，显示单元204可以处理提供给它的模拟信号或数字信号。在任何情形下，显示单元204包括显示接口216，该接口把接收机104与显示器218相连，以及在模拟型显示器的情形下，显示单元204要包括D/A转换器单元220。在描述的实施例中，视频源202可以采取任意个数的形式(诸如个人桌面计算机，数字或模拟电视机，机顶盒等等)，而视频显示单元104可以采取视频显示器的形式(诸如，LCD型显示器，CRT型显示器等等)。
然而，不管视频源或视频信宿的类型，各种数据流在通过物理链路106发送之前都要被数字化(如果有必要的话)和被打包，该物理链路包括用于等时(isochronous)数据流的单向主链路222，和双向辅助信道224，该双向辅助信道用于在视频源202与视频显示器204之间的链路建立和其他数据通信(诸如各种链路管理信息，通用串行总线(USB)数据等等)。
主链路222由此能够同时发送多个等时数据流(诸如多个视频/图形流和多信道音频流)。在描述的实施例中，主链路222包括多个不同的虚拟信道，每个虚拟信道能够以每秒几吉比特(Gbps)的速度传送等时数据流(诸如未压缩的图形/视频和音频数据)。所以，从逻辑观点来看，主链路222呈现为单个物理管道，并且在该单个物理管道内，可以建立多个虚拟管道。这样，逻辑数据流不被分配给物理信道，而是每个逻辑数据流在它的自己的逻辑管道(即，上述的虚拟信道)中被传送。
在描述的实施例中，主链路222的速度或传送速率是可调节的，用于补偿链路条件。例如，在一个实施方案中，主链路222的速度可以在每个信道约1.0Gbps的最慢速度到约2.5Gbps的近似范围内以约0.4Gbps的增量被调节(见图3)。在每个信道2.5Gbps的速率下，主链路222可以在单个信道上支持具有每个像素18比特的颜色深度的SXGA 60Hz。应当指出，信道数目的减小不单减小了互连的成本，而且也减小了功率消耗，这是对于功率敏感的应用(诸如便携式设备等)的重要的(和希望的)考虑。然而，通过增加信道数目到4，在不用数据压缩的情况下，主链路222可以支持在60Hz具有每个像素24比特的颜色深度的WQSXGA(3200×2048图像分辨率)，或在60Hz具有每个像素18比特的颜色深度的QSXGA(2560×2048图像分辨率)。即使在每个信道1.0Gbps的最低速率的情形下，只需要两个信道来支持未压缩的HDTV(即，1080i或720p)数据流。
在描述的实施例中，选择了主链路数据速率，该主链路的带宽超过组分虚拟链路的带宽总和。被发送到接口的数据以它的本地速率到达发射机。如果必要的话，在接收机104内的时基恢复(TBR)单元226通过使用被嵌入在主链路数据包中的时戳重新生成数据流的原先的速率。然而，应当指出，对于图2B所示的适当配置的数字显示设备232，时基恢复是不必要的，因为显示数据以链路字符时钟速率被发送到显示驱动电子装置，由此大大地减小了所需要的信道数目，造成显示器的复杂度和成本的相同比例地减小。例如，图2C图解了示例性LCD板232，它被做成不恢复时基，因为显示数据实际上被管道输送到各个列驱动器234，这些列驱动器与行驱动器236相组合用于驱动在阵列240中选择的显示单元238。
其他实施例描述了用于链路速率和像素/音频时钟速率的简单的计算方法。今天现有的所有的标准像素/音频时钟频率是以下主频率的子集：23.76GHz。根据本发明的一个实施例，该主频率(23.76GHz)可以被如下表示为四个参数A，B，C和D的函数：
23.76GHz＝2A×3B×5C×11DHz，其中
A＝10，B＝3，C＝7，D＝1，
(23.76GHz＝210×33×57×111Hz)
这意味着，可以用这四个参量A、B、C、D将像素(或音频)时钟速率如下表示为主频率的子集：
像素(或音频)时钟速率＝2A*3B×5C×11D
应该注意，A可以用4比特表示，B可以用2比特表示，C可以用3比特表示，D可以用1比特表示。
即使对于其链路速率(对于使用10比特字符(诸如8B/10B字符)的链路，该链路速率是串行链路比特速率/10)可能不同于像素时钟速率的链路，用四个参量A’、B’、C’、D’规定链路速率是有利的：好处在于从链路时钟重新生成像素/音频时钟的简单性。例如，比如说链路速率被设置为A’＝6，B’＝3，C’＝7，和D’＝0(即，LR＝26×33×57×110)，以及相应的链路速率是135MHz。然而，假设像素时钟速率被设置为A＝8，B＝3，C＝6，和D＝0(即，PC＝28×33×56×110)(并且相应的像素时钟速率是108MHz)，则像素时钟可以从链路时钟被生成，像素时钟速率等于链路速率×22/51。
回过来看需要时基恢复的那些系统，时基恢复单元226可以作为数字时钟合成器被实施。对于未压缩的视频流，时戳被存储在包头中，正如下面更详细地描述的，该时戳是20比特的数值。对于给定的流，20比特中的4比特被连续地存储在每个包头里(TS3-0，TS7-4，TS11-8，TS15-12，TS19-16)。本地数据流频率(Freq_native)从链路字符时钟频率中(Freq_link_char)按公式(1)得到，
Freq_native＝Freq_link_char*(TS19-0)/220(1)
发射机102通过计数在链路字符时钟周期的220个周期中的本地数据流时钟的数目而生成这个时戳。计数器在链路字符时钟的每220个周期更新该数值。因为这两个时钟互相异步，时戳值将随时间改变1。在两次更新之间，发射机102将在给定的包数据流的包头中重复地发送相同的时戳。时戳值的突然改变(大于1的计数值)可被接收机解译为数据流信源的不稳定条件的表示。
应当指出，对于音频流不传送时戳。在这种情形下，信源设备把音频样本速率和每个样本的比特数目告知显示设备。通过根据公式(2)和链路字符速率确定音频速率，显示设备重新生成原先的音频数据流速率。
音频速率＝(音频样本速率)×(每个样本的比特数)×(信道数)(2)
图4A所示的主链路数据包400包括主链路包头402，如图4B所示，它由16比特形成，其中第3-0位是数据流ID(SID)(表示最大流计数是16)，第4位是时戳(TS)LSB。当第4位等于1时，这个包头具有的最低有效的4个比特是时戳值(只用于未压缩的视频流)。第5位是视频帧序列比特，它用作为帧计数器的最低有效位，该最低有效位在视频帧的边界从”0”跳到”1”或从”1”跳到”0”(只用于未压缩的视频流)。第7位和第6位被保留使用，而第8到10位是用于检验前面的8比特的错误的4比特CRC(CRC)。第15-12位是时戳/流ID反转(TSP/SIDn)，它们对于未压缩的视频被用作为20比特时戳值中的4个比特。
本发明的接口的一个优点在于复用不同的数据流的能力，每个数据流可以是不同的格式，以及使得某些主链路数据包包括多个子包的能力。例如，图5表示按照本发明的实施例的、用于提供子包封装和多个包复用的系统500。应当指出，系统500是图2所示的系统200的具体的实施例，所以，不应当看作为限制本发明的范围或目的。系统500包括数据流信源复用器502，它被包括在发射机102中，用于把流1补充数据流504与数据流210相组合，以形成复用的数据流506。该复用的数据流506然后被发送到链路层复用器508，它组合多个数据流中的任意数据流，以形成由多个数据包512形成的复用的主链路流510，其中某些数据包可包括被包含在其中的多个子包514的任意个。链路层信号解复用器516根据流ID(SID)和相关的子包头，把复用的数据流510解复用成它的组分数据流，而流信宿解复用器518还进一步分离包含在子包中的流1补充数据流。
图6表示当在主链路222上三个流被复用时，作为图5所示的数据流510的例子的复用的主链路流600的高层的图。在本例中的三个流是：UXGA图形(流ID＝1)，1280×720p视频(流ID＝2)，和音频(流ID＝3)。主链路包400的小的包头尺寸使得包开销最小化，这导致非常高的链路效率。包头可以是如此小的理由是，包属性在包在主链路222上传输之前已经通过辅助信道224被传送走。
一般说来，因为未压缩的视频数据流具有相应于视频空白时间间隔的数据空闲时间间隔，因此，当主包流是未压缩的视频时，子包封装是有效的方案。所以，由未压缩的视频流形成的主链路通信将包括在这个时间间隔期间的一系列Null专门字符包。通过利用复用各种数据流的能力，本发明的某些实施方案在信源流是视频数据流时使用各种方法来补偿在主链路速率与像素数据速率之间的差别。例如，如图7所示，像素数据速率是5Gb/s，这样，每2ns发送像素数据的1个比特。在本例中，链路速率被设置为1.25Gb/s，这样，每8ns发送像素数据的1个比特。这里，发射机102把专门字符散布在像素数据之间，如图8所示。两个专门字符被放置在像素数据的第一比特P1与像素数据的第二比特P2之间。该专门字符允许接收机104区分像素数据的每个比特。把专门字符散布在像素数据的比特之间也产生了稳定的数据流，它允许链路保持同步。在本例中，专门字符是零字符。对于这样的方法不需要行缓存器，只需要小的FIFO，因为链路速率是足够快的。然而，在接收端需要相当多的逻辑块来重建视频信号。接收机需要识别专门字符何时开始和结束。
散布方法的替换例是用专门字符(诸如零值)来替换像素数据的连续的比特。例如，P1到P4可被馈送到被包括在发射机104中的行缓存器，然后一个或多个零值可被馈送到缓存器，直至更多的像素数据是可得到的为止。这样的实施方案比起上述的散布方法需要相对更大的缓存器空间。在许多这样的实施方案中，由于相对较高的链路速度，填入行缓存器所需要的时间将超过在行缓存器充满后发送数据所需要的时间。
正如参照图5A讨论的，本发明接口的一个优点是不单能够复用各种数据流，而且还能把任意个数的子包封装在特定的主链路数据包内。图9A显示按照本发明的实施例的代表性子包900。子包900包括子包头902，它在所描述的实施例中是2字节，以及伴随有SPS(子包开始)专门字符。如果其中包含有子包900的主链路数据包，除了子包900以外还包含包有效负荷，则子包900的末尾必须用SPE(子包结束)专门字符来加以标记。另外，主包的末尾(正如在图9B所示的例子中通过确保COM字符表示的)标记子包902与封装它的主包的结束。然而，当封装子包的主包没有有效负荷时，子包不需要用SPE来结束。图9B显示按照本发明的实施例的、在主链路包内的示例性子包格式。应当指出，包头字段的定义和子包有效负荷依赖于使用子包902的具体应用的简档(profile)。
子包封装用法的特别有用的例子是图10中表示的未压缩的图形图像1000的选择性刷新。整个帧1002的属性(水平/垂直总计，图像宽度/高度，等等)将通过辅助信道1224被传送，因为只要该数据流保持为有效的，这些属性就保持不变。在选择性刷新运行中，每个视频帧只更新图像1000的一个部分1004。更新的矩形(即，部分1004)的四个X-Y坐标必须按每个帧进行发送，因为矩形坐标的数值是逐帧改变的。另一个例子是对于256个彩色图形数据所需要的彩色查找表(CLUT)数据的发送，其中8比特像素数据是256项目CLUT的一个项目，以及CLUT的内容必须动态地更新。
单个双向辅助信道224为对于链路建立和支持主链路运行有用的各种支持功能提供一个管道，同时该管道也用于传送辅助应用数据，诸如USB通信。例如，通过辅助信道224，显示设备可以把事件告知信源设备，诸如同步丢失，丢失的包和训练进程的结果(下面描述)。例如，如果特定的训练进程失败，则发射机102根据预先选择的或确定的失败的训练进程结果来调节主链路速率。这样，通过组合可调节的高速度主链路与相对较慢的和非常可靠的辅助信道而建立的闭环可以在各种各样的链路条件下鲁棒地运行。应当指出，在某些情形下(其例子被显示于图5B)，逻辑双向辅助信道520可以通过使用主链路222的带宽的一部分522以及单向反向信道524被建立，信道522用于从信源设备202传送数据到信宿设备204，而信道524用于从信宿设备204发送数据到信源设备202。在某些应用中，这个逻辑双向辅助信道的使用比起使用图5A所示的半双工双向信道，可能是更加希望的。
在开始发送实际的数据包数据流之前，发射机102通过链路训练进程建立稳定的链路，这在概念上类似于调制解调器的链路建立。在链路训练期间，主链路发射机102发送预先规定的训练图案，以使得接收机104可确定它是否达到可靠的比特/字符锁定。在描述的实施例中，在发射机102与接收机104之间的、与训练有关的握手在辅助信道上实行。在图11上表示按照本发明的链路训练图案的例子。如图所示，在训练进程期间，阶段1表示最短的运行长度，而阶段2是最长的运行长度，它被接收机用于最优化均衡器。在阶段3，只要链路质量是合理的，就达到比特锁定和字符锁定。典型地，训练时间间隔是约10毫秒，在这段时间中，大约发送107个比特的数据。如果接收机104没有达到稳定锁定，则它通过辅助信道224告知发射机102，然后发射机102减小链路速率，并重复训练进程。
除了提供训练进程管道以外，辅助信道224也可被用于传送主链路数据包数据流描述，由此很大地减小主链路222上数据包传输的开销。而且，辅助信道224可被配置从而传送扩展的显示识别数据(EDID)信息，代替了在所有的监视器上发现的显示数据信道(DDC)(EDID是VESA标准数据格式，它包含关于监视器和它的能力的基本信息，包括供应商信息、最大图像尺寸、颜色特性、工厂预先设置的时间、频率范围极限、和用于监视器名称和串行号的字符串。信息被存储在显示器，并被用于通过位于监视器与PC图形适配器之间的DDC与系统通信。用于配置的目的，系统使用这个信息，以使得监视器和系统可一起工作)。在所谓的扩展的协议模式下，辅助信道可按需要传送异步并且等时的数据包，以支持附加的数据类型，诸如键盘、鼠标、话筒。
图12表示按照本发明的实施例的、系统200的逻辑分层1200。应当指出，虽然真正的实施方案可能随应用而变化，但通常，信源(诸如视频源202)由包括发射机硬件的信源物理层1202、包括复用硬件与状态机(或固件)的信源链路层1204、和流信源1206(诸如音频/视觉/图形硬件与相关的软件)形成。相似地，显示设备包括物理层1208(包括各种接收机硬件)、信宿链路层1210(包括解复用硬件和状态机(或固件))、和流信宿1212(包括显示/时序控制器硬件和任选的固件)。信源应用简档层1214规定了该信源藉以与链路层1204通信的格式，以及相似地，信宿应用简档层1216规定该信宿1212藉以与信宿链路层1210通信的格式。
现在将更详细地讨论各个层。
信源设备物理层
在描述的实施例中，信源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。电气子层1202-1包括用于接口初始化/运行的所有的电路，诸如热插入/热拔出检测电路，驱动器/接收机/终端电阻，并行-串行/串行-并行转换，和能够扩频的PLL。逻辑子层1202-2包括用于打包/拆包，数据扰码/去扰码，用于链路训练的图案生成，时基恢复电路，和数据编码/译码，诸如8B/10B(如在ANSI X3.230-1994，条款11中规定的)，该8B/10B编码算法提供用于主链路222的256个链路数据字符和12个控制字符(它们的例子是如图13所示)，以及用于辅助信道224的Manchester II(见图14)。
应当指出，8B/10B编码算法，例如在美国专利号4,486,739中描述，该专利在此引用，以供参考。正如本领域技术人员已知的，8B/10B代码是块码，它把8比特数据块编码成10比特码字，以用于串行传输。另外，8B/10B传输码把随机1和0的一个字节宽的数据流转换成最大运行长度为5的1和0的直流平衡的数据流。这样的代码提供足够的信号转换，使得能够由接收机(诸如收发信机110)进行可靠的时钟恢复。而且，直流平衡的数据流证明对于光纤和电磁线连接是有利的。在串行流中1和0的平均数目被保持在相等的或接近相等的水平。在跨越6和4比特块的边界处，8B/10B传输码把1和0的数目差限制在-2、0、或2。编码方案也实施用于信令的附加代码，被称为命令码。
应当指出，为了避免由未压缩的显示数据呈现的重复的位图案(因此减小EMI)，在主链路222上发送的数据在8B/10B编码之前首先被扰码。除训练包和专门字符外的所有的数据将被扰码。扰码功能是由线性反馈移位寄存器(LFSR)执行的。当能够进行数据加密时，LFSR种子的初始值取决于加密密钥组。如果它是不加密的数据扰码，则初始值将是固定的。
由于数据流属性通过辅助信道224被发送，主链路包头用作为流识别号，由此，大大地减小开销并且最大化了链路带宽。还应当指出，主链路222和辅助信道224都没有单独的时钟信号线。这样，在主链路222和辅助信道224上的接收机对数据进行采样并且从进入的数据流中提取时钟。因为辅助信道224是半双工双向的以及通信的方向经常改变，所以在接收机的电气子层中的任何锁相环(PLL)电路的快速锁相是很重要的。由于Manchester(曼彻斯特)II(MII)代码的经常的和均匀的信号转移，因此，在辅助信道接收机上的PLL在少到16个数据周期的时间里锁相。
在链路建立时间里，主链路222的数据速率通过使用在辅助信道224上的握手进行协商。在这个处理过程期间，已知的训练包集通过主链路222以最高的链路速度被发送。通过辅助信道224把成功或失败信息传送回发射机102。如果训练失败，主链路速度被减小，以及训练重复进行直至成功为止。这样，信源物理层1102被做成对电缆问题有更高的抗力，所以，更适合于外部主体监视应用。然而，不像传统的显示接口，去除了主信道链路数据速率与像素时钟速率的联系。链路数据速率被设置，使得链路带宽超过发送的流的带宽总和。
信源设备链路层
信源链路层1204操控链路初始化和管理。例如，在从信源物理层1202接收到在监视器接通电源或监视器电缆连接后生成的热插入检测事件时，信源设备链路层1204在辅助信道224上通过交换估计接收机的能力，以确定如由训练进程确定的最大主链路数据速率，在接收机上的时基恢复单元的数目，在两端的可供使用的缓存器尺寸，USB扩展的可实现性，然后把相关的热插入事件通知流信源1206。另外，在接收到来自流信源1206的请求时，信源链路层1204读出显示器能力(EDID或等价的)。在正常运行期间，信源链路层1204通过辅助信道224把流属性发送到接收机104，通知流信源1204主链路222是否具有足够的资源以用于操控请求的数据流，把诸如同步丢失和缓存器溢出的链路失败的事件通知流信源1204，以及通过辅助信道224把由流信源1204提交的MCCS命令发送到接收机。在信源链路层1204与流信源/信宿之间的所有通信都使用在应用简档层1214中所规定的格式。
应用简档层(信源和信宿)
通常，应用简档层规定流信源(或信宿)藉以与相关的链路层相连接的格式。由应用简档层规定的格式被分成以下类别：应用无关的格式(用于链路状态询问的链路消息)和应用依赖的格式(主链路数据映射，用于接收机的时基恢复均衡，和信宿能力/流属性消息子包格式，如果可应用的话)。应用简档层支持以下的彩色格式：24比特RGB、16比特RG2565、18比特RGB、30比特RGB、256彩色RGB(基于CLUT)、16比特CbCr422、20比特YCbCr422、和24比特YCbCr444。
例如，显示设备应用简档层(APL)1214实际上是应用编程接口(API)，描述用于在主链路222上流信源/信宿通信的格式，它包括用于发送到接口100的数据或从接口100接收的数据的呈现格式。由于APL 1214的某些方面(诸如功率管理命令格式)是基线监视功能，它们对于接口100的所有的使用是共同的。其实，其他非基线监视功能，诸如数据映射格式和流属性格式，是对于要发送的等时流的类型或应用来说独有的。不管何种应用，在主链路222上开始发送任何打包数据流之前，流信源1204询问信源链路层1214，以确定主链路222是否能够操控待决的数据流。
当确定主链路222能够支持待决的数据包数据流时，流信源1206发送流属性到信源链路层1214，然后该流属性通过辅助信道224被发送到接收机。这些属性是由接收机使用的信息，用于识别特定的流的包，从该流恢复原先的数据，以及把它格式化以具有流的本地数据速率。数据流的属性是依赖于应用的。
在希望的带宽在主链路222上无法得到的情形下，流信源1214可以采取校正行动，例如减小图像刷新速度或颜色深度。
显示设备物理层
显示设备物理层1216使得显示设备链路层1210和显示设备APL1216脱离用于链路数据发送/接收的信令技术。主链路222和辅助信道224具有它们自己的物理层，每个包含逻辑子层和电气子层，该电气子层包括连接器规范。例如，半双工、双向辅助信道224在图15所示的链路的每一端都具有发射机和接收机。辅助链路发射机1502由逻辑子层1208-1提供有链路字符，它们被串行化并被发送到相应的辅助链路接收机1504。然后，接收机1504从辅助链路224接收到串行的链路字符，以及以链路字符时钟速率对数据进行解串行。应当指出，信源逻辑子层的主要功能包括信号编码、打包、数据扰码(用于EMI减小)、和用于发射机端口的训练图案的生成。而对于接收机端口，接收机逻辑子层的主要功能包括信号译码，拆包，数据去扰码，和时基恢复。
辅助信道
辅助信道逻辑子层的主要功能包括数据编码和译码，数据的成帧/解帧，并且在辅助信道协议中有两个任选项：独立的协议(限于点对点拓扑中的链路建立/管理功能)是可以由链路层状态机或固件管理的轻量协议，以及扩展的协议，支持其他数据类型，诸如USB通信和拓扑，诸如菊花链的信宿设备。应当指出，数据编码和译码方案不论哪种协议都是相同的，而数据的成帧在这两个协议之间是不同的。
仍旧参照图15，辅助信道电气子层包含发射机1502和接收机1504。发射机1502由逻辑子层提供链路字符，它把该链路字符串行化并发送出。接收机1504从链路层接收串行化的链路字符，随后以链路字符时钟速率把它解串行。辅助信道224的正的和负的信号在所示的链路的每个末端通过50欧姆终端电阻接地。在描述的实施例中，驱动电流是根据链路条件可编程的，范围从约8mA到约24mA，导致从约400mV到约1.2V的V differential_pp的范围。在电气空闲模式下，正的或负的信号都不被驱动。当从电气空闲状态开始发送时，SYNC模式必须被发送并且链路必须重建。在描述的实施例中，SYNC模式包含以时钟速率的28倍的速率来改变辅助信道差分对信号，后面跟随Manchester II码的四个1。在信源设备中的辅助信道主体通过周期性地驱动或测量辅助信道224中的正的和负的信号而检测热插入和热拔出事件。
主链路
在描述的实施例中，主链路222支持作为本地晶体频率的整数倍的、离散的可变链路速率(对于与24MHz的本地晶体频率谐振的链路速率的代表组，见图3)。如图16所示，主链路222(是单向信道)在信源设备处只有发射机1602，并且在显示设备处只有接收机1604。
如图所示，电缆1604采取的形式包括一组双绞线，在典型的基于RGB彩色的视频系统(诸如基于PAL的TV系统)中，每一对双绞线分别用于提供红(R)、绿(G)、和蓝(B)视频信号。正如本领域技术人员已知的，双绞线电缆是包含两条互相绞合在一起的独立的绝缘的线的一种电缆。一条线传送信号，而另一条线接地和吸收信号干扰。应当指出，在某些其他系统中，信号可以是被使用于NTSC视频TV系统的、基于分量的信号(Pb，Pr，Y)。在电缆内，每条绞合线被单独地屏蔽。提供了用于+12V电源和地的两个管脚。每个差分对的特性阻抗是100欧姆+/-20％。整个电缆也被屏蔽。这个外面的屏蔽与单独的屏蔽在两端被短路到连接器外壳。连接器外壳被短路到信源设备中的地。如图17所示的连接器1700具有排成一行的13个管脚，具有一个与信源设备和显示设备上的连接器的相同的引出线。信源设备提供电源。
主链路222终接到两个末端，因为主链路222是交流连接的，终端电压可以是在0V(地)到+3.6V之间任何值。在描述的实施例中，驱动电流是根据链路条件可编程的，范围从约8mA到约24mA，导致从约400mV到约1.2V的V differential_pp的范围。通过使用训练图案，对于每个连接选择最小电压摆幅。对于电源管理模式，提供电气空闲状态。在电气空闲状态下，正的或负的信号都不被驱动。当从电气空闲状态开始发送时，发射机必须进行训练进程，以便重建与接收机的链路。
状态图
现在将根据下面描述的、图18和19所示的状态图来描述本发明。因此，图18显示下面描述的信源状态。在关断状态1802下，系统被关断，这样信源是不工作的。如果信源是能工作的，则系统转移到等待状态1804，适合于功率节省和接收机检测。为了检测接收机是否存在(即，热插入/工作)，辅助信道周期性地发送脉冲(诸如每10ms有1μs)，并且测量在驱动期间在终端电阻上的电压降。如果根据测量的电压降确定存在接收机，则系统转移到检测的接收机状态1806，表示接收机已被检测到，即，检测到热插入事件。然而，如果没有检测到接收机，则接收机继续检测进行直至某个时刻(如果有这个时刻的话)，则接收机被检测到，或暂停时间已经过去。应当指出，在某些情形下，信源设备可以选择进入“关断”状态，由此不再试图进行进一步显示器检测。
如果在状态1806，检测到显示器热拔出事件，则系统转移回等待状态1804。否则，该信源用正的和负的信号驱动辅助信道，唤醒接收机，并且如果有的话，检验接收机的以后的应答。如果没有接收到应答，则接收机没有被唤醒，并且信源保持在状态1806。然而，如果从显示器接收到信号，则显示器被唤醒了，并且信源准备读接收机链路能力(诸如，最大链路速率，缓冲器尺寸，和时基恢复单元数)，并且系统转移到主链路初始化状态1808，并准备开始了训练启动通知阶段。
在这时，通过在主链路上以设置的链路速率发送训练图案，启动训练进程并且检查相关的训练状态。接收机对于三个阶段的每个阶段设置一个通过/失败比特，并且发射机只在检测到通过后才进到下一个阶段，这样，当检测到通过时，主链路以该链路速率准备好。这时，接口转移到正常运行状态1510，否则，链路速率被减小，并且训练进程重复进行。在正常运行状态1810期间，该信源继续周期性地监视链路状态指数，如果它失败，则检测到热拔出事件，并且系统转移到等待状态1804，并等待热插入检测事件。然而，如果检测到同步丢失，则系统转移到用于主链路重新初始化事件的状态1808。
图19表示下面描述的显示状态图1900。在状态1902，没有检测到电压，显示器进入到关断状态。在等待模式状态1904，主链路接收机和辅助信道从属都处在电气空闲，监视在辅助信道从属端口的终端电阻上的电压降是否达到预定的电压。如果检测到该电压，则辅助信道从属端口被接通，这表示热插入事件，并且系统转移到显示状态1906，否则，显示器保持在等待状态1904。在状态1906(主链路初始化阶段)，如果检测到显示器，则辅助信道从属端口被完全接通，以及发射机响应于接收机链路能力读取命令，然后显示状态转移到1908，否则，如果在大于预定的时间间隔以后辅助信道上仍然没有活动，则辅助信道从属端口被设置在等待状态1904。
在训练启动通知阶段期间，显示器通过调节使用了训练图案的均衡器，更新在每个阶段内的结果，从而对由发射机产生的训练启动进行响应。如果训练失败，则等待另一个训练进程；如果训练通过，则进到正常运行状态1910。如果在大于预定的时间间隔(例如，10ms)内在辅助信道或主链路(用于训练)上没有活动，则辅助信道从属端口被设置在等待状态1904。
图20-24显示交叉平台显示接口的具体的实施方案。
图20显示PC主板2000，具有安装在板上的图形引擎2002，它与按照本发明的发射机2004结合在一起。应当指出，发射机2004是图1所示的发射机102的具体的例子。在描述的实施例中，发射机2004被连接到安装在主板2000上的连接器2006(连同连接器的线1700)，该连接器又通过连接到显示设备2008的双绞线电缆2010被连接到显示设备2008。
在技术上已知的，PCI Express(由Intel公司，Santa Clara，CA，开发)是高带宽、低管脚数、串行的互连技术，它也保持着与现有的PCI基础结构的软件兼容性。在这个结构中，通过使用所显示的主板上安装的连接器，PCI Express端口被扩展成遵从可直接驱动显示设备的交叉平台接口的要求。
在把连接器安装在主板上是不切合实际的情形下，信号可以通过PCI Express主板的SDVO插槽被发送，并且通过使用如图21所示的、无源卡连接器接回到PC的背面。在有当前这一代的插入式图形卡的情形下，插入式图形卡可以代替如图23所示的安装在板上的图形引擎。
在笔记本电脑的应用情形下，在主板图形引擎上的发射机将通过内部电缆来驱动集成接收机/TCON，它将直接驱动面板。对于具有最高成本效益的实施方案，接收机/TCON被安装在面板上，由此如图24所示可以将互连线的数目减少到8或10。
所有以上的例子假设为集成发射机。然而，把它实施为独立的发射机，并分别通过AGP或SDVO插槽合并到PCI和PCI Express环境中也是可行的。独立的发射机能够输出数据流而在图形硬件或软件上没有任何改变。
流程图实施例
现在将通过多个流程图描述本发明的方法，每个流程图描述用于实现本发明的特定的处理过程。具体地，图25-29描述多个相互有关的处理过程，它在单独地或组合地使用时描述了本发明的各个方面。
图25表示了用于确定按照本发明的实施例的、详细描述接口100的运行模式的处理过程2500的流程图。在这个处理过程中，如果视频源和显示设备都是数字的，运行模式只被设置为数字模式。否则，运行模式将被设置为模拟模式。应当指出，在上下文中“模拟模式”可包括传统的VGA模式和增强的模拟模式，该增强的模拟模式具有差分模拟视频，该视频带有嵌入的对准信号和双向边带。这个增强的模拟模式将在下面描述。
在步骤2502，视频源被询问，以确定视频源是支持模拟信号还是支持数字信号。如果视频源只支持模拟数据，则连接设备100的运行模式被设置为模拟(步骤2508)，然后处理过程结束(步骤2512)。
如果视频源可输出数字数据，则处理过程进到步骤2506。显示设备然后被询问，以确定显示设备是否被配置成接收数字数据。如果显示设备只支持模拟数据，则连接设备的运行模式被设置为模拟(步骤2508)，然后处理过程结束(步骤2512)。否则，连接设备100的运行模式被设置为数字(步骤2510)。例如，一个处理器可以在连接设备内控制切换，把模式设置为数字。通常，只在视频源与视频信宿都运行在相应的数字模式时，连接设备被配置成运行在完全数字模式。
图26表示按照本发明的某些方面的、详细描述用于提供实时视频图像质量检验的处理过程2600的流程图。在本例中，处理过程2600的所有的决定由被连接到显示接口的处理器作出。
在步骤2600，从视频源接收视频信号。接着，由与接收的视频信号有关的视频源提供信号质量测试图案(步骤2602)。在步骤2604，根据质量测试图案作出误码率的决定。然后，确定误码率是否大于阈值(步骤2606)。如果确定误码率不大于阈值，则确定是否还有视频帧(步骤2614)。如果确定还有视频帧，则处理过程返回到步骤2600。否则，处理过程结束。
如果在步骤2606确定误码率大于阈值，则确定比特速率是否大于最小比特速率(步骤2608)。如果比特速率大于最小比特速率，则降低比特速率(步骤2610)，并且处理过程返回到步骤2606。如果比特速率不大于最小比特速率，则把模式改变到模拟模式(步骤2612)，并且处理过程结束。
图27表示用于按照本发明的实施例的、链路建立处理过程2700的流程图。处理过程2700通过接收热插入检测事件通知，从2702开始。在2704，通过相关的辅助信道进行主链路询问，以确定最大数据速率、被包括在接收机中的时基恢复单元的数目、和可提供的缓存器尺寸。接着，在2706，藉助于训练进程验证最大链路数据速率，并且在2708，把热插入事件通知数据流信源。在2710，通过辅助信道确定显示器的能力(例如，使用EDID)，以及在2712，显示器回答询问，这又导致在2714主链路训练进程的合作。
接着，在2716，流信源通过辅助信道把属性发送到接收机，以及在2718，进一步通知流信源主链路是否能够在2720支持被请求数目的数据流。在2722，通过加上相关的包头，形成各种数据包，以及在2724，安排多个信源流的复用。在2726，确定链路状态是否是对的。当链路状态不对时，则在2728，把链路失败事件通知该信源，否则，在2730，根据各种包头，把链路数据流重建成本地数据流。在2732，把重建的本地数据流传送到显示设备。
图28表示详细描述按照本发明的实施例的、用于执行训练进程的处理过程2800的流程图。应当指出，训练进程处理过程2800是图25上描述的运行2506的一个实施方案。训练进程在2802开始：通过主链路以设置的链路速率发送训练图案到接收机。在图11上显示了按照本发明的实施例的、典型的链路训练图案。如图所示，在训练进程期间，阶段1代表最短的运行长度，而阶段2是最长的运行长度。接收机是要使用这两个阶段来最优化均衡器。在阶段3，只要链路质量是合理的，就达到比特锁定和字符锁定。在2804，接收机检验相关的训练状态，以及在2806，根据训练状态检验，接收机为三个阶段的每个阶段和发射机设置一个通过/失败比特。在每个阶段，接收机只在检测到通过后才进到下一个阶段，以及在2810，如果接收机没有检测到通过，则接收机减小链路速率，并重复进行训练进程。在2812，主链路在检测到通过的那个链路速率上准备好。
图29表示用于实施本发明的计算机系统2900。计算机系统2900仅仅是可以实施本发明的图形系统的一个例子。计算机系统2900包括中央处理机(CPU)1510、随机存取存储器(RAM)2920、只读存储器(ROM)2925、一个或多个外设2930、图形控制器2960、主存储器2940和2950、和数字显示单元2970。正如本领域公知的，ROM用于单向地传送数据和指令到CPU 2910，而RAM典型地被使用于双向地传送数据和指令。CPU 2910通常可包括任意个数的处理器。主存储器2940和2950可包括任何适当的计算机可读的媒体。辅助存储媒体880典型地是大容量存储器器件，它也双向地被连接到CPU 2910，并提供附加的数据存储容量。大容量存储器器件880是可用于存储包括计算机代码的程序、数据等等的计算机可读的媒体。典型地，大容量存储器器件880是通常比主存储器2940和2950更慢的存储媒体，诸如硬盘或磁带。大容量存储器存储器件880可以采取磁带或纸带读出器或某些其他熟知的设备的形式。将会看到，在大容量存储器器件880内保持的信息，在适当的情形下，可以以标准方式作为虚拟存储器用作RAM 2920的一部分。
CPU 2910也可被连接到一个或多个输入/输出装置890，它们可包括，但不限于，诸如视频监视器、跟踪球、鼠标、键盘、话筒、触控式显示器、换能式读卡器、磁带或纸带读出器、图形输入板、触针、话音或手写体识别器、或其他公知的输入装置，诸如(当然)其他的计算机。最后，CPU 2910任选地可通过使用网络连接(图上总的表示为2995)被连接到计算机或电信网，例如，互连网或内部网。通过这样的网络连接，可以预期CPU 2910在执行上述的方法步骤中可以从网络接收信息，或可以输出信息到网络。这样的信息，常常被表示为通过使用CPU 2910执行的指令序列，可以例如以被体现在载波中的计算机数据信号的形式，从网络被接收或被输出到网络。上述的设备或材料对于计算机硬件和软件领域内的技术人员是熟悉的。
图形控制器2960生成模拟图像数据和相应的参考信号，并把二者提供到数字显示单元2970。模拟图像数据例如可以根据从CPU 2910或从外部编码器(未示出)接收的像素数据来生成。在一个实施例中，模拟图像数据以RGB格式被提供，以及参考信号包括技术上公知的VSYNC和HSYNC信号。然而，应当看到，本发明可以用其他格式的模拟图像数据和/或参考信号被实施。例如，模拟图像数据可包括也带有相应的时间参考信号的视频信号数据。
虽然只描述了本发明的几个实施例，但应当看到，本发明可以体现为许多其他具体的形式，而不背离本发明的精神或范围。呈现的例子要看作为说明性的，而不是限制性的，本发明并不限于这里给出的细节，而是可以在附属权利要求的范围连同它们的等价例的全部范围内被修正。
虽然本发明是根据优选实施例进行描述的，但可以有落入本发明的范围的改变例、置换例、和等价例。还应当指出，有许多实施本发明的处理过程和设备的可替换的方法。所以，打算把本发明看作为包括落入本发明的精神和范围内的所有的这样的改变例、置换例、和等价例。

Claims (14)

1.一种基于数据包的显示接口，用于把多媒体信源设备连接到多媒体信宿设备，包括：
被连接到信源设备的发射机单元，用于按本地视频数据速率接收信源视频数据流；
被连接到信宿设备的接收机单元；以及
连接发射机单元和接收机单元的链路单元，用于按链路字符时钟速率以多个主链路字符的形式传送视频数据，该链路字符时钟速率是与本地视频数据速率无关的，以使得由发射机单元接收的信源视频数据流和链路字符时钟是互相异步的。
2.如权利要求1中阐述的基于数据包的显示接口，其中由链路单元传送的视频数据组成的多个多媒体数据包数据流中的每个多媒体数据包数据流具有与本地视频数据速率无关的、相关的可调节的数据流链路速率。
3.如权利要求1中阐述的显示接口，其中链路单元还包括：
单向主链路，用于把多媒体数据包从发射机单元传送到接收机单元；以及
双向辅助信道，用于在发射机单元与接收机单元之间传送信息并且反之亦然。
4.如权利要求3中阐述的显示接口，其中双向辅助信道由单向后向信道和单向前向信道构成，其中单向后向信道被配置为从信宿设备传送信息到信源设备，单向前向信道被包括为主信道的一部分，用于与后向信道相呼应地从信源设备传送信息到信宿设备。
5.如权利要求2中阐述的显示接口，其中主链路单元还包括：
多个虚拟链路，每个虚拟链路与特定的一个多媒体数据包数据流相关联，其中每个所述虚拟链路具有相关的虚拟链路带宽和虚拟链路速率。
6.如权利要求5中阐述的显示接口，其中主链路带宽至少等于虚拟链路带宽的总和。
7.如权利要求1中阐述的显示接口，其中信源数据流根据映射定义在各自的虚拟链路上进行打包。
8.一种把多媒体信源设备连接到多媒体信宿设备的方法，包括：
按本地视频数据速率接收信源视频数据；
按链路字符时钟速率以多个主链路字符的形式传送视频数据，该链路字符时钟速率是与本地视频数据速率无关的，以使得所接收的信源视频数据和链路字符时钟是互相异步的。
9.如权利要求8中阐述的方法，其中由所传送的视频数据组成的多个多媒体数据包数据流中的每个多媒体数据包数据流具有与本地视频数据速率无关的、相关的可调节的数据流链路速率。
10.如权利要求8中阐述的方法，其中链路单元还包括：
单向主链路，用于把多媒体数据包从发射机单元传送到接收机单元；以及
双向辅助信道，用于在发射机单元与接收机单元之间传送信息并且反之亦然。
11.如权利要求10中阐述的方法，其中双向辅助信道由单向后向信道和单向前向信道构成，其中单向后向信道被配置为从信宿设备传送信息到信源设备，单向前向信道被包括为主信道的一部分，用于与后向信道相呼应地从信源设备传送信息到信宿设备。
12.如权利要求8中阐述的方法，其中主链路单元还包括：
多个虚拟链路，每个虚拟链路与特定的一个多媒体数据包数据流相关联，其中每个所述虚拟链路具有相关的虚拟链路带宽和虚拟链路速率。
13.如权利要求12中阐述的方法，其中主链路带宽至少等于虚拟链路带宽的总和。
14.如权利要求8中阐述的方法，其中信源数据流根据映射定义在各自的虚拟链路上进行打包。
CN200410038545A 2003-05-01 2004-04-30 用于提供与链路字符时钟无关的像素数据的视频接口 Expired - Fee Related CN100583971C (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US46780403P 2003-05-01 2003-05-01
US60/467804 2003-05-01
US47408503P 2003-05-28 2003-05-28
US47408403P 2003-05-28 2003-05-28
US60/474084 2003-05-28
US60/474085 2003-05-28
US50406003P 2003-09-18 2003-09-18
US60/504060 2003-09-18
US10/726,441 US20040221315A1 (en) 2003-05-01 2003-12-02 Video interface arranged to provide pixel data independent of a link character clock
US10/726441 2003-12-02

Publications (2)

Publication Number Publication Date
CN1551626A CN1551626A (zh) 2004-12-01
CN100583971C true CN100583971C (zh) 2010-01-20

Family

ID=32996574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410038545A Expired - Fee Related CN100583971C (zh) 2003-05-01 2004-04-30 用于提供与链路字符时钟无关的像素数据的视频接口

Country Status (7)

Country Link
US (1) US20040221315A1 (zh)
EP (1) EP1473701A3 (zh)
JP (1) JP2005018743A (zh)
KR (1) KR20040094615A (zh)
CN (1) CN100583971C (zh)
SG (1) SG135028A1 (zh)
TW (1) TW200501693A (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US8068485B2 (en) * 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
RU2006107561A (ru) 2003-08-13 2007-09-20 Квэлкомм Инкорпорейтед (US) Сигнальный интерфейс для высоких скоростей передачи данных
CN101764804A (zh) 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
CA2542649A1 (en) 2003-10-15 2005-04-28 Qualcomm Incorporated High data rate interface
WO2005043862A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
WO2005048562A1 (en) 2003-11-12 2005-05-26 Qualcomm Incorporated High data rate interface with improved link control
EP1690404A1 (en) 2003-11-25 2006-08-16 QUALCOMM Incorporated High data rate interface with improved link synchronization
KR100906319B1 (ko) 2003-12-08 2009-07-06 퀄컴 인코포레이티드 링크 동기화를 갖는 고 데이터 레이트 인터페이스
US8669988B2 (en) 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
JP4519903B2 (ja) 2004-03-17 2010-08-04 クゥアルコム・インコーポレイテッド 高速データレートインタフェース装置及び方法
CA2560744C (en) * 2004-03-24 2012-12-04 Qualcomm Incorporated High data rate interface apparatus and method
US8581803B2 (en) * 2004-04-30 2013-11-12 Microsoft Corporation Video presenting network management
US7903045B2 (en) 2004-04-30 2011-03-08 Microsoft Corporation Video presenting network supporting separately-configurable resources
US7898533B2 (en) * 2004-04-30 2011-03-01 Microsoft Corporation Video presenting network configuration solution space traversal
US7679612B2 (en) * 2004-04-30 2010-03-16 Microsoft Corporation Configuration goals via video presenting network
MXPA06014097A (es) 2004-06-04 2007-03-07 Qualcomm Inc Metodo y aparato de interfaz de datos de alta velocidad.
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US20060209892A1 (en) * 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for wirelessly providing a display data channel between a generalized content source and a generalized content sink
US7499462B2 (en) * 2005-03-15 2009-03-03 Radiospire Networks, Inc. System, method and apparatus for wireless delivery of content from a generalized content source to a generalized content sink
US20060209884A1 (en) * 2005-03-15 2006-09-21 Macmullan Samuel J System, method and apparatus for automatic detection and automatic connection between a generalized content source and a generalized content sink
US20060209890A1 (en) * 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for placing training information within a digital media frame for wireless transmission
US20060212911A1 (en) * 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for wireless delivery of analog media from a media source to a media sink
US7391836B2 (en) * 2005-03-23 2008-06-24 Analog Devices, Inc. System and method for synchronous clock re-generation from a non-synchronous interface
US7684437B2 (en) * 2005-03-23 2010-03-23 Analog Devices, Inc. System and method providing fixed rate transmission for digital visual interface and high-definition multimedia interface applications
US7768507B2 (en) * 2005-11-17 2010-08-03 Ati Technologies Ulc Methods and apparatus for driving a display device
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US7761469B2 (en) * 2006-11-29 2010-07-20 Red Hat, Inc. Streamed attributes
KR101366856B1 (ko) * 2007-03-29 2014-02-21 삼성전자주식회사 다양한 포트를 통해 입력되는 영상을 디스플레이하는디스플레이 장치
US8248960B2 (en) 2007-05-01 2012-08-21 Sharp Kabushiki Kaisha Data transmission with dynamic modulation scheme and/or transfer rate
US7856520B2 (en) 2008-01-04 2010-12-21 Silicon Image, Inc. Control bus for connection of electronic devices
US8090030B2 (en) 2008-01-04 2012-01-03 Silicon Image, Inc. Method, apparatus and system for generating and facilitating mobile high-definition multimedia interface
US7921231B2 (en) 2008-01-04 2011-04-05 Silicon Image, Inc. Discovery of electronic devices utilizing a control bus
WO2009147839A1 (ja) * 2008-06-03 2009-12-10 キヤノン株式会社 通信デバイス及び変換アダプタ
US9214004B2 (en) 2008-12-18 2015-12-15 Vmware, Inc. Watermarking and scalability techniques for a virtual desktop planning tool
US7831661B2 (en) * 2008-12-18 2010-11-09 Vmware, Inc. Measuring client interactive performance using a display channel
US8788079B2 (en) 2010-11-09 2014-07-22 Vmware, Inc. Monitoring audio fidelity and audio-video synchronization
US8347344B2 (en) * 2008-12-18 2013-01-01 Vmware, Inc. Measuring remote video playback performance with embedded encoded pixels
US9674562B1 (en) 2008-12-18 2017-06-06 Vmware, Inc. Quality evaluation of multimedia delivery in cloud environments
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8760461B2 (en) 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
JP5589543B2 (ja) * 2010-05-10 2014-09-17 富士ゼロックス株式会社 映像信号伝送装置及び信号伝送プログラム
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
US9336117B2 (en) 2010-11-09 2016-05-10 Vmware, Inc. Remote display performance measurement triggered by application display upgrade
US8910228B2 (en) 2010-11-09 2014-12-09 Vmware, Inc. Measurement of remote display performance with image-embedded markers
US8788890B2 (en) * 2011-08-05 2014-07-22 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link
US8549205B1 (en) * 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8437343B1 (en) * 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
CN107092335B (zh) * 2012-05-22 2020-07-21 英特尔公司 优化的链路训练及管理机制
US9201755B2 (en) 2013-02-14 2015-12-01 Vmware, Inc. Real-time, interactive measurement techniques for desktop virtualization
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9843837B2 (en) * 2015-08-03 2017-12-12 At&T Intellectual Property I, L.P. Cross-platform analysis
US10446185B2 (en) * 2017-09-18 2019-10-15 Seagate Technology Llc Phase slip recovery
CN111669635B (zh) * 2020-06-15 2022-04-29 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796203A (en) * 1986-08-26 1989-01-03 Kabushiki Kaisha Toshiba High resolution monitor interface and related interfacing method
US5007050A (en) * 1987-03-27 1991-04-09 Teletec Corporation Bidirectional digital serial interface for communication digital signals including digitized audio between microprocessor-based control and transceiver units of two-way radio communications equipment
KR910006834A (ko) * 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
AU636190B2 (en) * 1991-01-21 1993-04-22 Nec Corporation Spread packet communication system
JPH04328919A (ja) * 1991-04-26 1992-11-17 Fujitsu Ltd 無線呼出し信号方式
US5926155A (en) * 1993-02-02 1999-07-20 Hitachi, Ltd. Digital video display system
WO1994023415A1 (en) * 1993-04-05 1994-10-13 Cirrus Logic, Inc. System for compensating crosstalk in lcds
US5506932A (en) * 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
US5625379A (en) * 1993-07-29 1997-04-29 Cirrus Logic, Inc. Video processing apparatus systems and methods
US5508942A (en) * 1993-11-24 1996-04-16 Intel Corporation Intra/inter decision rules for encoding and decoding video signals
US5425101A (en) * 1993-12-03 1995-06-13 Scientific-Atlanta, Inc. System and method for simultaneously authorizing multiple virtual channels
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
DE69509420T2 (de) * 1994-01-28 1999-12-16 Sun Microsystems Inc Schnittstelle für eine flache Anzeige bei einem hochauflösenden graphischen Computersystem
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5541919A (en) * 1994-12-19 1996-07-30 Motorola, Inc. Multimedia multiplexing device and method using dynamic packet segmentation
US5953350A (en) * 1995-03-13 1999-09-14 Selsius Systems, Inc. Multimedia client for multimedia/hybrid network
US5745837A (en) * 1995-08-25 1998-04-28 Terayon Corporation Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA
US5805173A (en) * 1995-10-02 1998-09-08 Brooktree Corporation System and method for capturing and transferring selected portions of a video stream in a computer system
US5940137A (en) * 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US5790083A (en) * 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
US6543053B1 (en) * 1996-11-27 2003-04-01 University Of Hong Kong Interactive video-on-demand system
JP3434653B2 (ja) * 1996-12-05 2003-08-11 富士通株式会社 マルチメディアデータ蓄積伝送方法及び装置
US5909465A (en) * 1996-12-05 1999-06-01 Ericsson Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
US6038000A (en) * 1997-05-28 2000-03-14 Sarnoff Corporation Information stream syntax for indicating the presence of a splice point
US6542610B2 (en) * 1997-01-30 2003-04-01 Intel Corporation Content protection for digital transmission systems
DE69832691D1 (de) * 1997-02-17 2006-01-12 Comm & Control Electronics Ltd Lokales kommunikationssystem
US5949437A (en) * 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
US5918002A (en) * 1997-03-14 1999-06-29 Microsoft Corporation Selective retransmission for efficient and reliable streaming of multimedia packets in a computer network
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JP3385301B2 (ja) * 1997-04-23 2003-03-10 シャープ株式会社 データ信号線駆動回路および画像表示装置
US6219736B1 (en) * 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
US6049316A (en) * 1997-06-12 2000-04-11 Neomagic Corp. PC with multiple video-display refresh-rate configurations using active and default registers
US6020901A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
US6353594B1 (en) * 1998-03-04 2002-03-05 Alcatel Canada Inc. Semi-permanent virtual paths for carrying virtual channels
US6249319B1 (en) * 1998-03-30 2001-06-19 International Business Machines Corporation Method and apparatus for finding a correct synchronization point within a data stream
US6356260B1 (en) * 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
US6593937B2 (en) * 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
US6661422B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6697376B1 (en) * 1998-11-20 2004-02-24 Diva Systems Corporation Logical node identification in an information transmission network
US7194554B1 (en) * 1998-12-08 2007-03-20 Nomadix, Inc. Systems and methods for providing dynamic network authorization authentication and accounting
US7046631B1 (en) * 1999-01-22 2006-05-16 Alcatel Canada Inc. Method and apparatus for provisioning traffic dedicated cores in a connection oriented network
US6441857B1 (en) * 1999-01-28 2002-08-27 Conexant Systems, Inc. Method and apparatus for horizontally scaling computer video data for display on a television
JP3768712B2 (ja) * 1999-02-09 2006-04-19 キヤノン株式会社 攪拌手段、現像装置、およびプロセスカートリッジ
US6223089B1 (en) * 1999-03-15 2001-04-24 Raylar Design, Inc. Method and apparatus for controlling computers remotely
US6542967B1 (en) * 1999-04-12 2003-04-01 Novell, Inc. Cache object store
US6765931B1 (en) * 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
KR100336280B1 (ko) * 1999-05-21 2002-05-13 유혁 중간 데이터 기반의 비디오/오디오 스트리밍 방법
US8266657B2 (en) * 2001-03-15 2012-09-11 Sling Media Inc. Method for effectively implementing a multi-room television system
US6704310B1 (en) * 1999-06-30 2004-03-09 Logitech Europe, S.A. Header encoding method and apparatus for packet-based bus
US6598161B1 (en) * 1999-08-09 2003-07-22 International Business Machines Corporation Methods, systems and computer program products for multi-level encryption
US6633288B2 (en) * 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
US6608828B1 (en) * 1999-09-15 2003-08-19 Ericsson Inc. Methods and systems for decoding headers that are repeatedly transmitted and received along with data on a radio channel
JP4277148B2 (ja) * 2000-01-07 2009-06-10 シャープ株式会社 液晶表示装置及びその駆動方法
JP2001218082A (ja) * 2000-02-04 2001-08-10 Sony Corp ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置
JP3349490B2 (ja) * 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
US6647015B2 (en) * 2000-05-22 2003-11-11 Sarnoff Corporation Method and apparatus for providing a broadband, wireless, communications network
JP2002049363A (ja) * 2000-05-24 2002-02-15 Sharp Corp 画像表示システム
US6545688B1 (en) * 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
GB2366678B (en) * 2000-09-09 2004-04-21 Ibm Optical amplitude demodulator
US20020075902A1 (en) * 2000-09-22 2002-06-20 Abbas Syed Aun Optimum overhead framing techniques for ADSL DMT modems
KR100349205B1 (ko) * 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
JP2002171449A (ja) * 2000-11-30 2002-06-14 Sony Corp 表示装置および方法、並びに記録媒体
US6820614B2 (en) * 2000-12-02 2004-11-23 The Bonutti 2003 Trust -A Tracheal intubination
CA2327898A1 (en) * 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method for establishing a communication path associated with an mpls implementation on an atm platform
KR100467643B1 (ko) * 2000-12-28 2005-01-24 엘지전자 주식회사 무선 랜에서의 멀티미디어 데이터 전송 방법
AU2002234258A1 (en) * 2001-01-22 2002-07-30 Sun Microsystems, Inc. Peer-to-peer network computing platform
US7161998B2 (en) * 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
TW518844B (en) * 2001-03-21 2003-01-21 Ind Tech Res Inst Transmission method of multimedia data packet in network system
JP3781980B2 (ja) * 2001-04-09 2006-06-07 Ｎｅｃディスプレイソリューションズ株式会社 データ転送システム
US7194009B2 (en) * 2001-04-14 2007-03-20 John Wai Tsang Eng Full-service broadband cable modem system
US20020184327A1 (en) * 2001-05-11 2002-12-05 Major Robert Drew System and method for partitioning address space in a proxy cache server cluster
US7257163B2 (en) * 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
GB2383240B (en) * 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US7106757B2 (en) * 2001-12-19 2006-09-12 Intel Corporation System and method for streaming multimedia over packet networks
JP3778079B2 (ja) * 2001-12-20 2006-05-24 株式会社日立製作所 表示装置
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7308059B2 (en) * 2002-02-06 2007-12-11 Broadcom Corporation Synchronization of data links in a multiple link receiver
US7120203B2 (en) * 2002-02-12 2006-10-10 Broadcom Corporation Dual link DVI transmitter serviced by single Phase Locked Loop
US7099277B2 (en) * 2002-02-20 2006-08-29 Mitsubishi Electric Research Laboratories, Inc. Dynamic optimal path selection in multiple communications networks
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
US7283566B2 (en) * 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
US7319706B2 (en) * 2002-08-12 2008-01-15 Broadcom Corporation Symmetrical clock distribution in multi-stage high speed data conversion circuits
US7634675B2 (en) * 2002-09-05 2009-12-15 Gateway, Inc. Monitor power management
US7075987B2 (en) * 2002-09-23 2006-07-11 Intel Corporation Adaptive video bit-rate control
US20060036788A1 (en) * 2002-09-24 2006-02-16 Monster Cable Products, Inc. HDMI cable interface
US7286536B2 (en) * 2002-10-28 2007-10-23 Nokia Corporation Method and system for early header compression
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7555017B2 (en) * 2002-12-17 2009-06-30 Tls Corporation Low latency digital audio over packet switched networks
US7248590B1 (en) * 2003-02-18 2007-07-24 Cisco Technology, Inc. Methods and apparatus for transmitting video streams on a packet network
US7525975B2 (en) * 2003-03-07 2009-04-28 Rami Caspi System and method for integrated audio stream manager
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US7800623B2 (en) * 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US8996603B2 (en) * 2004-09-16 2015-03-31 Cisco Technology, Inc. Method and apparatus for user domain based white lists
JP4596259B2 (ja) * 2005-08-30 2010-12-08 株式会社デンソー 車載用電子機器の配線再構成システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
High-Definition Multimedia Interface SpecificationInformationalVersion 1.0. Hitachi，Ltd... 2002
High-Definition Multimedia Interface SpecificationInformationalVersion 1.0. Hitachi,Ltd. 2002 *

Also Published As

Publication number Publication date
JP2005018743A (ja) 2005-01-20
US20040221315A1 (en) 2004-11-04
TW200501693A (en) 2005-01-01
CN1551626A (zh) 2004-12-01
KR20040094615A (ko) 2004-11-10
SG135028A1 (en) 2007-09-28
EP1473701A3 (en) 2008-05-07
EP1473701A2 (en) 2004-11-03

Similar Documents

Publication Publication Date Title
CN100583971C (zh) 用于提供与链路字符时钟无关的像素数据的视频接口
CN100596072C (zh) 在数字视频系统中最小化缓冲器需求
CN100507824C (zh) 用于链路时钟频率与像素/音频时钟频率的枚举法
CN100555941C (zh) 减少多媒体数据分组开销的技术
CN1602001B (zh) 基于数据包的数据流传输调度装置以及应用该装置的方法
CN101295493B (zh) 基于压缩包的多媒体接口以及用于耦合便携式多媒体源和多媒体显示器的方法
CN100571139C (zh) 实时优化多媒体分组传输速率的方法
US7068686B2 (en) Method and apparatus for efficient transmission of multimedia data packets
KR101483794B1 (ko) 멀티미디어 인터페이스
US7424558B2 (en) Method of adaptively connecting a video source and a video display
CN100508579C (zh) 自适应连接视频信号源与视频显示器的方法
US20070200860A1 (en) Integrated packet based video display interface and methods of use thereof
EP1473941A2 (en) Using an auxiliary channel for video monitor training
EP1473699A2 (en) Packed based closed loop video display interface with periodic status checks
CN101345039A (zh) 基于分组的视频显示接口中的动态资源重新分配
US20070258453A1 (en) Packet based video display interface enumeration method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20100430