JP2001218082A - ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置 - Google Patents
ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置Info
- Publication number
- JP2001218082A JP2001218082A JP2000026986A JP2000026986A JP2001218082A JP 2001218082 A JP2001218082 A JP 2001218082A JP 2000026986 A JP2000026986 A JP 2000026986A JP 2000026986 A JP2000026986 A JP 2000026986A JP 2001218082 A JP2001218082 A JP 2001218082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- clock
- video interface
- monitor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】信号劣化の影響をなくし、モニタ表示側で画質
改善が図れるビデオインタフェースの画質改善方法及び
ビデオインタフェース回路装置を提供する。 【解決手段】元の輝度信号ＢＳ１は、例えばケーブル伝
送前のものである。劣化した輝度信号ＢＳ２は例えばケ
ーブル伝送後のものである。輝度信号ＢＳ１は映像信号
を発生する装置本体からモニタ装置側にケーブル伝送さ
れ輝度信号ＢＳ２のように劣化する。そこで、映像信号
を発生する装置本体からモニタ装置側に１画素の表示期
間に対応したクロック信号ＣＬＫが伝達される。モニタ
装置側ではこのクロック信号に同期して劣化した輝度信
号ＢＳ２を再サンプリングする。これにより、モニタ装
置側でケーブル伝送前の元の輝度信号ＢＳ１と同様の状
態の輝度信号ＢＳ３が得られる。
改善が図れるビデオインタフェースの画質改善方法及び
ビデオインタフェース回路装置を提供する。 【解決手段】元の輝度信号ＢＳ１は、例えばケーブル伝
送前のものである。劣化した輝度信号ＢＳ２は例えばケ
ーブル伝送後のものである。輝度信号ＢＳ１は映像信号
を発生する装置本体からモニタ装置側にケーブル伝送さ
れ輝度信号ＢＳ２のように劣化する。そこで、映像信号
を発生する装置本体からモニタ装置側に１画素の表示期
間に対応したクロック信号ＣＬＫが伝達される。モニタ
装置側ではこのクロック信号に同期して劣化した輝度信
号ＢＳ２を再サンプリングする。これにより、モニタ装
置側でケーブル伝送前の元の輝度信号ＢＳ１と同様の状
態の輝度信号ＢＳ３が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号を伝送す
るビデオインタフェースに係り、特にケーブルで映像信
号が伝送されるコンピュータ・ディスプレイ装置等、高
画質が要求されるビデオインタフェースの画質改善方法
及びビデオインタフェース回路装置に関する。
るビデオインタフェースに係り、特にケーブルで映像信
号が伝送されるコンピュータ・ディスプレイ装置等、高
画質が要求されるビデオインタフェースの画質改善方法
及びビデオインタフェース回路装置に関する。
【０００２】
【従来の技術】従来のビデオインタフェースに関し、モ
ニタ装置への映像信号は、ＶＳＹＮＣ信号、ＨＳＹＮＣ
信号、ＲＧＢ信号（３原色信号）が利用されている。Ｖ
ＳＹＮＣ信号とＨＳＹＮＣ信号は、それぞれ垂直方向と
水平方向の映像開始位置を決めるタイミング信号であ
り、ＲＧＢ信号は、それぞれ赤、緑、青の輝度情報の信
号である。
ニタ装置への映像信号は、ＶＳＹＮＣ信号、ＨＳＹＮＣ
信号、ＲＧＢ信号（３原色信号）が利用されている。Ｖ
ＳＹＮＣ信号とＨＳＹＮＣ信号は、それぞれ垂直方向と
水平方向の映像開始位置を決めるタイミング信号であ
り、ＲＧＢ信号は、それぞれ赤、緑、青の輝度情報の信
号である。
【０００３】実際の使用環境では、例えばインタフェー
スケーブルの特性によって信号の劣化が発生する。ＶＳ
ＹＮＣ信号とＨＳＹＮＣ信号は、映像開始位置を決める
タイミング信号であるので劣化が発生しても表示位置が
わずかにずれる程度である。しかし、ＲＧＢ信号は表示
情報の信号であるから、劣化があると表示画質が低下す
る。
スケーブルの特性によって信号の劣化が発生する。ＶＳ
ＹＮＣ信号とＨＳＹＮＣ信号は、映像開始位置を決める
タイミング信号であるので劣化が発生しても表示位置が
わずかにずれる程度である。しかし、ＲＧＢ信号は表示
情報の信号であるから、劣化があると表示画質が低下す
る。
【０００４】図４は、ビデオインタフェースにおける信
号劣化の一例を表す概略図である。また、図５（ａ），
（ｂ）は、それぞれ本来の画像と信号劣化による画質の
低下を比較した画像表示例である。パーソナルコンピュ
ータシステム（パソコン）等のハードウェアとモニタ装
置間は、例えばケーブル４１によって映像信号（Ｙ／Ｃ
信号）が伝送される。パソコン側での本来の信号波形Ｓ
１は、ケーブル伝送によってモニタ側では信号波形Ｓ２
のように劣化してしまう。このようになると、図５
（ａ）のように表示されるべきところ、実際の表示画像
は図５（ｂ）のようになり、画質の低下がみられる。
号劣化の一例を表す概略図である。また、図５（ａ），
（ｂ）は、それぞれ本来の画像と信号劣化による画質の
低下を比較した画像表示例である。パーソナルコンピュ
ータシステム（パソコン）等のハードウェアとモニタ装
置間は、例えばケーブル４１によって映像信号（Ｙ／Ｃ
信号）が伝送される。パソコン側での本来の信号波形Ｓ
１は、ケーブル伝送によってモニタ側では信号波形Ｓ２
のように劣化してしまう。このようになると、図５
（ａ）のように表示されるべきところ、実際の表示画像
は図５（ｂ）のようになり、画質の低下がみられる。
【０００５】
【発明が解決しようとする課題】このように従来のビデ
オインタフェースに関し、映像信号を伝送する際にはケ
ーブル特性による信号の劣化は回避しがたい。このよう
な伝送信号の劣化は画質の低下を招く恐れがある。
オインタフェースに関し、映像信号を伝送する際にはケ
ーブル特性による信号の劣化は回避しがたい。このよう
な伝送信号の劣化は画質の低下を招く恐れがある。
【０００６】本発明は、上記のような事情を考慮してな
されたものであり、ビデオインタフェースにおける信号
劣化の影響をなくし、モニタ表示側において画質改善が
図れるビデオインタフェースの画質改善方法及びビデオ
インタフェース回路装置を提供しようとするものであ
る。
されたものであり、ビデオインタフェースにおける信号
劣化の影響をなくし、モニタ表示側において画質改善が
図れるビデオインタフェースの画質改善方法及びビデオ
インタフェース回路装置を提供しようとするものであ
る。
【０００７】
【課題を解決するための手段】本発明のビデオインタフ
ェースの画質改善方法は、映像信号を発生する装置本体
側から伝送されてくる信号に応じた画像をモニタ装置で
表示するためのビデオインタフェースに関し、前記装置
本体側から前記映像信号と共に１画素の表示期間に対応
したクロック信号が伝送され、前記モニタ装置側ではこ
のクロック信号に同期して前記映像信号に含まれる各色
信号を再サンプリングすることを特徴としている。
ェースの画質改善方法は、映像信号を発生する装置本体
側から伝送されてくる信号に応じた画像をモニタ装置で
表示するためのビデオインタフェースに関し、前記装置
本体側から前記映像信号と共に１画素の表示期間に対応
したクロック信号が伝送され、前記モニタ装置側ではこ
のクロック信号に同期して前記映像信号に含まれる各色
信号を再サンプリングすることを特徴としている。
【０００８】本発明のビデオインタフェース回路装置
は、映像信号を発生する装置本体側から伝送されてくる
信号に応じた画像を表示するモニタ装置を具備し、前記
装置本体側から前記映像信号と共に１画素の表示期間に
対応したクロック信号が伝送され、前記モニタ装置側で
はこのクロック信号に同期して前記映像信号に含まれる
各色信号を再サンプリングすることを特徴としている。
は、映像信号を発生する装置本体側から伝送されてくる
信号に応じた画像を表示するモニタ装置を具備し、前記
装置本体側から前記映像信号と共に１画素の表示期間に
対応したクロック信号が伝送され、前記モニタ装置側で
はこのクロック信号に同期して前記映像信号に含まれる
各色信号を再サンプリングすることを特徴としている。
【０００９】本発明のより好ましい実施態様としてのビ
デオインタフェース回路装置は、映像信号を発生する装
置本体から所定の伝送経路を介して伝達される信号に応
じモニタ装置で画像表示するためのビデオインタフェー
スに関し、前記装置本体側に設けられ、前記モニタ装置
における１画素の表示期間に対応したクロック信号を発
生するクロック発生回路と、前記装置本体と前記モニタ
装置間に設けられた前記クロック信号の信号伝達経路
と、前記モニタ装置側に設けられ、前記クロック信号を
受けこのクロック信号に同期して前記映像信号に含まれ
る各色信号を再サンプリングするサンプリング回路とを
具備したことを特徴とする。
デオインタフェース回路装置は、映像信号を発生する装
置本体から所定の伝送経路を介して伝達される信号に応
じモニタ装置で画像表示するためのビデオインタフェー
スに関し、前記装置本体側に設けられ、前記モニタ装置
における１画素の表示期間に対応したクロック信号を発
生するクロック発生回路と、前記装置本体と前記モニタ
装置間に設けられた前記クロック信号の信号伝達経路
と、前記モニタ装置側に設けられ、前記クロック信号を
受けこのクロック信号に同期して前記映像信号に含まれ
る各色信号を再サンプリングするサンプリング回路とを
具備したことを特徴とする。
【００１０】本発明のビデオインタフェースの画質改善
方法及びビデオインタフェース回路装置によれば、伝送
されてきた映像信号に関し、モニタ装置の１画素の表示
期間に対応したクロック信号で各色信号について再サン
プリングする。これにより、ビデオインタフェースにお
ける信号劣化の影響をモニタ表示側に反映させないよう
画質改善を図る。
方法及びビデオインタフェース回路装置によれば、伝送
されてきた映像信号に関し、モニタ装置の１画素の表示
期間に対応したクロック信号で各色信号について再サン
プリングする。これにより、ビデオインタフェースにお
ける信号劣化の影響をモニタ表示側に反映させないよう
画質改善を図る。
【００１１】
【発明の実施の形態】図１は、本発明の一実施形態に係
るビデオインタフェースの画質改善方法を示す各部の波
形図である。図は伝送劣化した輝度信号に関し、モニタ
装置側に設けられたサンプリング回路により再サンプリ
ングした信号波形を示している。元の輝度信号ＢＳ１
は、例えばケーブル伝送前のものである。劣化した輝度
信号ＢＳ２は、例えばケーブル伝送後のものである。輝
度信号ＢＳ１は、映像信号を発生する装置本体からモニ
タ装置側にケーブル伝送され輝度信号ＢＳ２のように劣
化する。
るビデオインタフェースの画質改善方法を示す各部の波
形図である。図は伝送劣化した輝度信号に関し、モニタ
装置側に設けられたサンプリング回路により再サンプリ
ングした信号波形を示している。元の輝度信号ＢＳ１
は、例えばケーブル伝送前のものである。劣化した輝度
信号ＢＳ２は、例えばケーブル伝送後のものである。輝
度信号ＢＳ１は、映像信号を発生する装置本体からモニ
タ装置側にケーブル伝送され輝度信号ＢＳ２のように劣
化する。
【００１２】本発明では映像信号を発生する装置本体か
らモニタ装置側に１画素の表示期間に対応したクロック
信号ＣＬＫが伝達される。モニタ装置側ではこのクロッ
ク信号ＣＬＫに同期して劣化した輝度信号ＢＳ２を再サ
ンプリングする。これにより、モニタ装置側で輝度信号
ＢＳ３が得られる。この輝度信号ＢＳ３は、ケーブル伝
送前の元の輝度信号ＢＳ１と同様の状態に戻されてい
る。
らモニタ装置側に１画素の表示期間に対応したクロック
信号ＣＬＫが伝達される。モニタ装置側ではこのクロッ
ク信号ＣＬＫに同期して劣化した輝度信号ＢＳ２を再サ
ンプリングする。これにより、モニタ装置側で輝度信号
ＢＳ３が得られる。この輝度信号ＢＳ３は、ケーブル伝
送前の元の輝度信号ＢＳ１と同様の状態に戻されてい
る。
【００１３】このように、伝送されてきた映像信号（こ
こでは輝度信号）に関し、上記モニタ装置の１画素の表
示期間に対応したクロック信号ＣＬＫを用いて再サンプ
リングすることにより、各色信号について再サンプリン
グが可能となる。この結果、ビデオインタフェースにお
ける信号劣化の影響をモニタ表示側に反映させないよう
画質改善が図れる。
こでは輝度信号）に関し、上記モニタ装置の１画素の表
示期間に対応したクロック信号ＣＬＫを用いて再サンプ
リングすることにより、各色信号について再サンプリン
グが可能となる。この結果、ビデオインタフェースにお
ける信号劣化の影響をモニタ表示側に反映させないよう
画質改善が図れる。
【００１４】図２は、本発明の一実施形態に係るビデオ
インタフェース回路装置の構成を示す回路ブロック図で
ある。映像信号を発生する装置本体１０は、コンピュー
タシステム本体、あるいはビデオカメラ等の映像機器等
が考えられる。装置本体１０に含まれる入出力処理装置
等の内部には所定のＤ／Ａコンバータ１１が備えられて
いる。このＤ／Ａコンバータ１１を介して映像信号（Ｒ
ＧＢ信号またはＹ／Ｃ信号）Ｓが出力される。映像信号
Ｓは、ケーブル等の伝送経路２１を介してモニタ装置３
０に伝達される。
インタフェース回路装置の構成を示す回路ブロック図で
ある。映像信号を発生する装置本体１０は、コンピュー
タシステム本体、あるいはビデオカメラ等の映像機器等
が考えられる。装置本体１０に含まれる入出力処理装置
等の内部には所定のＤ／Ａコンバータ１１が備えられて
いる。このＤ／Ａコンバータ１１を介して映像信号（Ｒ
ＧＢ信号またはＹ／Ｃ信号）Ｓが出力される。映像信号
Ｓは、ケーブル等の伝送経路２１を介してモニタ装置３
０に伝達される。
【００１５】また、装置本体１０における入出力処理装
置等の内部には、クロック発生回路１２が構成されてい
る。このクロック発生回路１２は、モニタ装置３０にお
ける１画素の表示期間Ｔに対応したクロック信号ＣＬＫ
を発生する。クロック信号ＣＬＫは、ケーブル等の伝送
経路２２を介してモニタ装置３０に伝達される。
置等の内部には、クロック発生回路１２が構成されてい
る。このクロック発生回路１２は、モニタ装置３０にお
ける１画素の表示期間Ｔに対応したクロック信号ＣＬＫ
を発生する。クロック信号ＣＬＫは、ケーブル等の伝送
経路２２を介してモニタ装置３０に伝達される。
【００１６】モニタ装置３０にはサンプリング回路３１
が設けられている。サンプリング回路３１は、上記クロ
ック発生回路１２からのクロック信号ＣＬＫに同期して
Ｒ，Ｇ，Ｂの各色信号について再サンプリングを行う。
例えば輝度信号に関し各々の色信号を再サンプリングす
る。これにより、ケーブル伝送によって劣化した輝度信
号はケーブル伝送前の信号状態に戻される（図１参
照）。改善された各色信号は映像信号処理回路３２を介
して（図示しないが偏向処理回路でも制御される）ディ
スプレイ３３に画像表示される。
が設けられている。サンプリング回路３１は、上記クロ
ック発生回路１２からのクロック信号ＣＬＫに同期して
Ｒ，Ｇ，Ｂの各色信号について再サンプリングを行う。
例えば輝度信号に関し各々の色信号を再サンプリングす
る。これにより、ケーブル伝送によって劣化した輝度信
号はケーブル伝送前の信号状態に戻される（図１参
照）。改善された各色信号は映像信号処理回路３２を介
して（図示しないが偏向処理回路でも制御される）ディ
スプレイ３３に画像表示される。
【００１７】図３は、図２に示したような、１画素の表
示期間Ｔに対応したクロック信号ＣＬＫを発生するクロ
ック発生回路の例を示す回路図である。図２における映
像信号を発生する装置本体１０がコンピュータシステム
本体である場合、クロック発生回路１２は図示のような
回路構成が考えられる。
示期間Ｔに対応したクロック信号ＣＬＫを発生するクロ
ック発生回路の例を示す回路図である。図２における映
像信号を発生する装置本体１０がコンピュータシステム
本体である場合、クロック発生回路１２は図示のような
回路構成が考えられる。
【００１８】コンピュータは、ビットレート処理を例え
ば８ｂｉｔ×サンプリング周波数ｆで示すクロックＣＬ
Ｋ０で行っているとする。そこで、１画素の表示期間Ｔ
に対応したクロック信号ＣＬＫは、Ｔ＝１／ｆより、こ
のクロックＣＬＫ０を分周すればよい。
ば８ｂｉｔ×サンプリング周波数ｆで示すクロックＣＬ
Ｋ０で行っているとする。そこで、１画素の表示期間Ｔ
に対応したクロック信号ＣＬＫは、Ｔ＝１／ｆより、こ
のクロックＣＬＫ０を分周すればよい。
【００１９】図３において、フリップフロップＦＦ１
は、そのＢＱ出力（Ｑ出力の相補信号）がＤ入力に接続
されると共にフリップフロップＦＦ２のクロック入力Ｃ
Ｋに接続されている。フリップフロップＦＦ２は、その
ＢＱ出力がＤ入力に接続されると共にフリップフロップ
ＦＦ３のクロック入力ＣＫに接続されている。フリップ
フロップＦＦ３は、ＢＱ出力がＤ入力に接続されると共
にクロックＣＬＫの出力になっている。
は、そのＢＱ出力（Ｑ出力の相補信号）がＤ入力に接続
されると共にフリップフロップＦＦ２のクロック入力Ｃ
Ｋに接続されている。フリップフロップＦＦ２は、その
ＢＱ出力がＤ入力に接続されると共にフリップフロップ
ＦＦ３のクロック入力ＣＫに接続されている。フリップ
フロップＦＦ３は、ＢＱ出力がＤ入力に接続されると共
にクロックＣＬＫの出力になっている。
【００２０】フリップフロップＦＦ１〜３の回路構成そ
れぞれクロックＣＫの１／２分周が行われるから、１／
８分周ということになる。すなわち、ビットレートのク
ロックＣＬＫ０に対し１／８分周したものが、クロック
発生回路１２により発生する１画素の表示期間Ｔに同期
したクロック信号ＣＬＫとなる。これにより、映像信
号、例えばＹ信号（輝度信号）に関しＲ，Ｇ，Ｂ各々の
色信号を再サンプリングすることができる。
れぞれクロックＣＫの１／２分周が行われるから、１／
８分周ということになる。すなわち、ビットレートのク
ロックＣＬＫ０に対し１／８分周したものが、クロック
発生回路１２により発生する１画素の表示期間Ｔに同期
したクロック信号ＣＬＫとなる。これにより、映像信
号、例えばＹ信号（輝度信号）に関しＲ，Ｇ，Ｂ各々の
色信号を再サンプリングすることができる。
【００２１】上記各実施形態に示すようなビデオインタ
フェースの画質改善方法及びビデオインタフェース回路
装置によれば、ビデオインタフェースとして１画素の表
示期間に同期したクロック信号を追加する。これによ
り、受け側のモニタ装置でこのクロック信号を利用して
Ｒ，Ｇ，Ｂの各色信号を再サンプリングすることができ
る。この結果、モニタ装置ではインタフェースケーブル
等の伝送特性によって劣化した各色信号の影響をなくす
ことができる。
フェースの画質改善方法及びビデオインタフェース回路
装置によれば、ビデオインタフェースとして１画素の表
示期間に同期したクロック信号を追加する。これによ
り、受け側のモニタ装置でこのクロック信号を利用して
Ｒ，Ｇ，Ｂの各色信号を再サンプリングすることができ
る。この結果、モニタ装置ではインタフェースケーブル
等の伝送特性によって劣化した各色信号の影響をなくす
ことができる。
【００２２】また、モニタ装置がＬＣＤ（液晶表示装
置）の場合、ＬＣＤモニタ内部においてディジタル処理
を行っている関係上、１画素の表示期間に同期したクロ
ック信号が必要である。ＬＣＤでは一般に、ＬＣＤモニ
タ内部でＰＬＬ回路を使って１画素の表示期間に同期し
たクロック信号を生成している。
置）の場合、ＬＣＤモニタ内部においてディジタル処理
を行っている関係上、１画素の表示期間に同期したクロ
ック信号が必要である。ＬＣＤでは一般に、ＬＣＤモニ
タ内部でＰＬＬ回路を使って１画素の表示期間に同期し
たクロック信号を生成している。
【００２３】そこで、モニタ装置がＬＣＤの場合、本発
明に係る１画素の表示期間に同期したクロック信号を使
って処理すれば、上述の各色信号劣化の改善が実現する
と共に、上記ＰＬＬ回路を省略することができる。これ
により、コスト削減に寄与する利点もある。
明に係る１画素の表示期間に同期したクロック信号を使
って処理すれば、上述の各色信号劣化の改善が実現する
と共に、上記ＰＬＬ回路を省略することができる。これ
により、コスト削減に寄与する利点もある。
【００２４】
【発明の効果】以上説明したように本発明によれば、従
来のＶＳＹＮＣ信号（垂直同期信号）、ＨＳＹＮＣ信号
（水平同期信号）、ＲＧＢ信号（３原色信号）に加えて
１画素の表示期間に同期したクロック信号を追加する。
受け側のモニタ装置でこの信号を利用してＲＧＢ信号を
それぞれ再サンプリングする。これにより、モニタ装置
では伝送劣化したＲＧＢ信号の影響を無くすることがで
きる。また、ＬＣＤタイプのモニタ装置では、ＰＬＬ回
路を使ってクロックを発生する必要がないのでＰＬＬ回
路を省略することができ、コスト削減にも寄与する。こ
の結果、ビデオインタフェースにおける信号劣化の影響
をなくし、モニタ表示側において画質改善が図れるビデ
オインタフェースの画質改善方法及びビデオインタフェ
ース回路装置が提供できる。
来のＶＳＹＮＣ信号（垂直同期信号）、ＨＳＹＮＣ信号
（水平同期信号）、ＲＧＢ信号（３原色信号）に加えて
１画素の表示期間に同期したクロック信号を追加する。
受け側のモニタ装置でこの信号を利用してＲＧＢ信号を
それぞれ再サンプリングする。これにより、モニタ装置
では伝送劣化したＲＧＢ信号の影響を無くすることがで
きる。また、ＬＣＤタイプのモニタ装置では、ＰＬＬ回
路を使ってクロックを発生する必要がないのでＰＬＬ回
路を省略することができ、コスト削減にも寄与する。こ
の結果、ビデオインタフェースにおける信号劣化の影響
をなくし、モニタ表示側において画質改善が図れるビデ
オインタフェースの画質改善方法及びビデオインタフェ
ース回路装置が提供できる。
【図１】本発明の一実施形態に係るビデオインタフェー
スの画質改善方法を示す各部の波形図である。
スの画質改善方法を示す各部の波形図である。
【図２】本発明の一実施形態に係るビデオインタフェー
ス回路装置の構成を示す回路ブロック図である。
ス回路装置の構成を示す回路ブロック図である。
【図３】図２に示したような、１画素の表示期間に対応
したクロック信号を発生するクロック発生回路の例を示
す回路図である。。
したクロック信号を発生するクロック発生回路の例を示
す回路図である。。
【図４】ビデオインタフェースにおける信号の低下の一
例を表す概略図である。
例を表す概略図である。
【図５】（ａ），（ｂ）は、それぞれ本来の画像と信号
劣化による画質の低下を比較した画像表示例を示す図で
ある。
劣化による画質の低下を比較した画像表示例を示す図で
ある。
１０…映像信号を発生する装置本体、１１…Ｄ／Ａコン
バータ、１２…クロック発生回路、２１，２２…伝送経
路、３０…モニタ装置、３１…サンプリング回路、３２
…映像信号処理回路、３３…ディスプレイ、ＦＦ１〜３
…フリップフロップ、４１…ケーブル。
バータ、１２…クロック発生回路、２１，２２…伝送経
路、３０…モニタ装置、３１…サンプリング回路、３２
…映像信号処理回路、３３…ディスプレイ、ＦＦ１〜３
…フリップフロップ、４１…ケーブル。
Claims (6)
- 【請求項１】 映像信号を発生する装置本体側から伝送
されてくる信号に応じた画像をモニタ装置で表示するた
めのビデオインタフェースに関し、 前記装置本体側から前記映像信号と共に１画素の表示期
間に対応したクロック信号が伝送され、前記モニタ装置
側ではこのクロック信号に同期して前記映像信号に含ま
れる各色信号を再サンプリングすることを特徴としたビ
デオインタフェースの画質改善方法。 - 【請求項２】 前記モニタ装置は液晶表示装置であり、
前記クロック信号は液晶駆動のためのマスタクロックと
して利用することを特徴とする請求項１記載のビデオイ
ンタフェースの画質改善方法。 - 【請求項３】 映像信号を発生する装置本体側から伝送
されてくる信号に応じた画像を表示するモニタ装置を具
備し、 前記装置本体側から前記映像信号と共に１画素の表示期
間に対応したクロック信号が伝送され、前記モニタ装置
側ではこのクロック信号に同期して前記映像信号に含ま
れる各色信号を再サンプリングすることを特徴としたビ
デオインタフェース回路装置。 - 【請求項４】 前記モニタ装置は液晶表示装置であり、
前記クロック信号は液晶駆動のためのマスタクロックと
して利用されることを特徴とする請求項３記載のビデオ
インタフェース回路装置。 - 【請求項５】 映像信号を発生する装置本体から所定の
伝送経路を介して伝達される信号に応じモニタ装置で画
像表示するためのビデオインタフェースに関し、 前記装置本体側に設けられ、前記モニタ装置における１
画素の表示期間に対応したクロック信号を発生するクロ
ック発生回路と、 前記装置本体と前記モニタ装置間に設けられた前記クロ
ック信号の信号伝達経路と、 前記モニタ装置側に設けられ、前記クロック信号を受け
このクロック信号に同期して前記映像信号に含まれる各
色信号を再サンプリングするサンプリング回路と、を具
備したことを特徴とするビデオインタフェース回路装
置。 - 【請求項６】 前記モニタ装置は液晶表示装置であり、
前記クロック発生回路からのクロック信号は、液晶駆動
に関するタイミング発生回路のマスタクロックとして利
用されることを特徴とする請求項５記載のビデオインタ
フェース回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026986A JP2001218082A (ja) | 2000-02-04 | 2000-02-04 | ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026986A JP2001218082A (ja) | 2000-02-04 | 2000-02-04 | ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001218082A true JP2001218082A (ja) | 2001-08-10 |
Family
ID=18552638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000026986A Pending JP2001218082A (ja) | 2000-02-04 | 2000-02-04 | ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001218082A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG135028A1 (en) * | 2003-05-01 | 2007-09-28 | Genesis Microchip Inc | Video interface arranged to provide pixel data independent of a link character clock |
| US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
| US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
| US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
| US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
| US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
| US8204076B2 (en) | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
| US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
| US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
| US8385544B2 (en) | 2003-09-26 | 2013-02-26 | Genesis Microchip, Inc. | Packet based high definition high-bandwidth digital content protection |
| US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
| US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
| US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
| US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
| US8760461B2 (en) | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
| US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
-
2000
- 2000-02-04 JP JP2000026986A patent/JP2001218082A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG135028A1 (en) * | 2003-05-01 | 2007-09-28 | Genesis Microchip Inc | Video interface arranged to provide pixel data independent of a link character clock |
| US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
| US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
| US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
| US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US8204076B2 (en) | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
| US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
| US8385544B2 (en) | 2003-09-26 | 2013-02-26 | Genesis Microchip, Inc. | Packet based high definition high-bandwidth digital content protection |
| US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
| US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
| US8760461B2 (en) | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
| US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
| US8788716B2 (en) | 2009-05-13 | 2014-07-22 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
| US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
| US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
| US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
| US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
| US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001218082A (ja) | ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置 | |
| KR0146345B1 (ko) | 수퍼임포즈장치 | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| WO2007122769A1 (ja) | ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法 | |
| JP4899412B2 (ja) | 画像表示システム及びその方法 | |
| WO2006011717A1 (en) | Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus | |
| PH26792A (en) | Image signal processor | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JPH02127688A (ja) | 陰極線管表示装置制御方式 | |
| KR19990024989U (ko) | 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| KR100345686B1 (ko) | 가상입체영상변환장치및방법 | |
| JP4535090B2 (ja) | 表示装置および表示方法 | |
| JP4019636B2 (ja) | 表示装置および表示方法 | |
| KR0140507B1 (ko) | 온 스크린 디스플레이를 사용한 케이블 텔레비젼의 신호발생 장치 | |
| JP3707366B2 (ja) | ワイヤレス映像伝送装置 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JP2018019284A (ja) | 映像受信装置 | |
| JP2692593B2 (ja) | カラー画像信号の処理装置 | |
| JPH11177950A (ja) | コンピュータスクリーンにビデオイメージを出力するビデオ通信装置 | |
| JP4572442B2 (ja) | 変換回路およびそれを用いた画像処理装置 | |
| JP2022126984A (ja) | 映像信号変換装置 | |
| JPH08149390A (ja) | マルチスキャン方式プロジェクションテレビ | |
| JP2019161477A (ja) | 映像表示機器、映像出力機器、映像システム、映像表示方法、映像信号送信方法及びプログラム |