JP2004350266A - ビデオモニタのトレーニングのための補助チャネルの使用 - Google Patents
ビデオモニタのトレーニングのための補助チャネルの使用 Download PDFInfo
- Publication number
- JP2004350266A JP2004350266A JP2004133593A JP2004133593A JP2004350266A JP 2004350266 A JP2004350266 A JP 2004350266A JP 2004133593 A JP2004133593 A JP 2004133593A JP 2004133593 A JP2004133593 A JP 2004133593A JP 2004350266 A JP2004350266 A JP 2004350266A
- Authority
- JP
- Japan
- Prior art keywords
- link
- auxiliary channel
- video
- main link
- training
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
- G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Communication Control (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
【課題】ビデオソースとビデオディスプレイとの間で双方向に情報を転送するように構成された双方向補助チャネルと、ビデオソースからビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成された単方向メインリンクとを有するシステムにおいて、安定したメインリンクを確立する方法を提供する。
【解決手段】この方法は、メインチャネル上でビデオソースからビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する工程を備える。
【選択図】図2A
【解決手段】この方法は、メインチャネル上でビデオソースからビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する工程を備える。
【選択図】図2A
Description
本発明は、ディスプレイデバイスに関する。特に、本発明は、ビデオソースをビデオディスプレイデバイスに結合するのに適したデジタルディスプレイインタフェースに関する。
現在、ビデオディスプレイ技術は、アナログ式ディスプレイデバイス(ブラウン管等)と、デジタル式ディスプレイデバイス(液晶ディスプレイ又はLCD、プラズマスクリーン等)とに区分され、そのそれぞれについて、画像の表示を達成するために、特定の入力信号によって駆動する必要がある。例えば、一般的なアナログシステムは、通信リンクを通ってディスプレイデバイス(ビデオシンクと呼ばれる場合もある)に直接結合されるアナログソース(パーソナルコンピュータ、DVDプレイヤ等)を含む。この通信リンクは、通常、当業者に広く知られるケーブル(例えば、PCの場合のアナログVGAケーブル、VGA DB15ケーブルとも呼ばれる)の形態を取る。例えば、VGA DB15ケーブルは、15ピンを含み、そのそれぞれが、特定の信号を伝達するように配置される。
VGA DB15ケーブルの利点の一つは、大きく、更に拡大を続ける設置基盤による、このケーブルの偏在的な性質である。上記のアナログシステムが優位を占める限り、VGA DB15以外のケーブル形態からの移行を促す動機は、殆ど存在しない。
しかしながら、近年、デジタルシステムの爆発的な成長から、デジタルビジュアルインタフェース(DVI)ケーブルのようなデジタル対応ケーブルの使用が、より望ましいものとなっている。広知のように、DVIは、デジタルディスプレイワーキンググループ(DDWG)が作成したデジタルインタフェース規格である。データは、PCのグラフィックスサブシステムからディスプレイへデジタル信号を提供する、Transition Minimized Differential Signaling(TMDS)プロトコルを使用して伝送される。DVIは、160MHzを超える帯域幅を処理するため、単一セットのリンクでUXGA及びHDTVをサポートする。
今日のディスプレイの相互接続の展望には、デスクトップでディスプレイを相互接続する用途のVGA(アナログ)及びDVI(デジタル)と、ラップトップ及びその他のオールインワンデバイスにおける内部的相互接続用途のLVDS(デジタル)とが含まれる。グラフィックスICベンダ、ディスプレイコントローラICベンダ、モニタ製造業者、及びPCのOEM、更にデスクトップPC消費者は、程度の差こそあれ、設計と、製品の定義付けと、製造と、マーケティングと、購入の決断とにおいて、インタフェースの選択を計算に入れる必要がある。例えば、消費者がアナログVGAインタフェースを備えるPCを購入する場合、その消費者は、インラインのアナログ・デジタルコンバータ(ADC)又は特定のモニタに内蔵されたADCを経由して、VGAインタフェースにより提供されるアナログビデオ信号がデジタル化されるアナログモニタ又はデジタルモニタを購入する必要がある。
しかしながら、残念なことに、特定のビデオモニタを認識しトレーニングする能力は、甚だしく欠如している。
ビデオソースとビデオディスプレイとの間で双方向に情報を転送するように構成された双方向補助チャネルと、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成された単方向メインリンクとを有するシステムにおいて、安定したメインリンクを確立する方法である。この方法は、前記メインチャネル上で前記ビデオソースから前記ビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、前記安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する工程を備える。
別の実施形態は、ビデオソースとビデオディスプレイとを有するビデオシステム内のパケットベースのビデオモニタトレーナである。このビデオモニタトレーナは、双方向補助チャネルと、単方向メインリンクと、メインリンクレシーバ部と、メインリンクトランスミッタ部と、補助チャネルスレーブ部と、トレーニングパターン部とを備える。前記双方向補助チャネルは、前記ビデオソースと前記ビデオディスプレイとの間で双方向に情報を転送するように構成されており、前記単方向メインリンクは、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成されており、前記メインリンクレシーバ部は、前記ビデオディスプレイで前記メインリンクに結合されており、メインリンクトランスミッタ部は、前記ビデオソースで前記メインリンクに結合されており、前記補助チャネルスレーブ部は、前記補助チャネルに結合されており、前記メインリンクレシーバ部と前記補助チャネルスレーブ部の両方がそれぞれモニタスタンバイモードにおいて電気的にアイドル状態となり、ホットプラグイベントが検出されると、前記システムがディスプレイ状態へ遷移し、この時点で補助チャネルスレーブ部がオンとなり、前記メインリンクトランスミッタ部がレシーバリンク能力読み出しコマンドに応答し、前記トレーニングパターン部は、各トレーニング段階の結果に基づいて更新されるイコライザを調整するために、トレーニング段階で前記トランスミッタに使用されるトレーニングパターンを生成するように構成されている。
更に別の実施形態では、ビデオソースとビデオディスプレイとの間で双方向に情報を転送するように構成された双方向補助チャネルと、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成された単方向メインリンクとを有するシステムにおいて、安定したメインリンクを確立するためのコンピュータプログラム製品が開示されている。このコンピュータプログラム製品は、前記メインチャネル上で前記ビデオソースから前記ビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、前記安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する機能を前記システムに実現するプログラムと、そのプログラムを格納する記録媒体を含む。
次に、添付図面に一例を示した本発明の特定の実施形態について、詳細に説明する。本発明は、特定の実施形態に関連させて説明されるが、記載した実施形態に本発明を限定するものではないことは理解されよう。即ち、本発明は、添付特許請求の範囲により画定される本発明の趣旨及び範囲内に含め得る変形、修正、及び等価物を対象にするものである。
本発明のインタフェースは、ポイントツーポイントの、パケットに基づく、プラグ&プレイのシリアルデジタルディスプレイインタフェースであり、これはオープンかつスケーラブルであり、一部として、デスクトップモニタと共に使用するのに適しており、ノートブック/オールインワンPC内部のLCD接続を提供するのに適しており、更には、HDTVデバイス及びその他を含む家庭用電化製品のディスプレイデバイスと共に使用するのに適している。単一のビデオラスタに、Vsync、Hsync、DE等のタイミング信号を加えて伝送する従来のディスプレイインタフェースとは異なり、本発明のインタフェースは、一つ以上のパケットストリームを、物理リンク内で確立される「仮想パイプ」の形態で、同時に転送可能なマルチストリームパケット転送のシステムを提供する。
例えば、図1は、本発明の実施形態による、クロスプラットフォームのパケットに基づくデジタルビデオディスプレイインタフェース100の一般図を示している。インタフェース100は、物理リンク106(パイプとも呼ばれる)を経由して、トランスミッタ102をレシーバ104に接続する。説明する実施形態では、多数のデータストリーム108乃至112がトランスミッタ102において受領され、トランスミッタ102は、必要な場合、それぞれを対応する数のデータパケット114にパケット化する。こうしたデータパケットは、次に、対応するデータストリームの形態にされ、そのそれぞれは、関連する仮想パイプ116乃至120を経由して、レシーバ104に渡される。なお、各仮想リンクのリンク速度(つまり、データパケット転送速度)は、特定のデータストリームに関して最適化することが可能であり、結果として、物理リンク106は、関連するリンク速度(特定のデータストリームに応じて、それぞれ互いに異なる可能性がある)をそれぞれが有するデータストリームを運ぶことになる。データストリーム110乃至114は、ビデオ、グラフィック、オーディオ、及びその他といった、任意の数の形態を取ることができる。
通常、ソースがビデオソースである時、データストリーム110乃至114は、コンポジットビデオ、シリアルデジタル、パラレルデジタル、RGB、又は家庭用デジタルビデオといった、任意の数及びタイプの広知の形式を有することができる様々なビデオ信号を含む。ソース102が例えば、アナログテレビ、スチールカメラ、アナログVCR、DVDプレイヤ、ビデオカメラ、レーザディスクプレイヤ、TVチューナ、セットトップボックス(衛星DSS又はケーブル信号用)、及びその他といった、何らかの形態のアナログビデオソースを含む場合、ビデオ信号は、アナログビデオ信号にすることができる。ソース102は、例えば、デジタルテレビ(DTV)、デジタルスチールカメラ、及びその他といった、デジタル画像ソースを含むこともできる。このデジタルビデオ信号は、SMPTE 274M−1995(解像度1920×1080、プログレッシブ又はインタレース走査)、SMPTE 296M−1997(解像度1280×720、プログレッシブ走査)、及び標準的な480プログレッシブ走査ビデオといった、任意の数及びタイプの広知のデジタル形式にすることができる。
ソース102がアナログ画像信号を提供するケースでは、アナログ・デジタルコンバータ(A/D)が、アナログ電圧又は電流信号を、個別的な一連のデジタルコード化された数(信号)に変換し、この処理において、デジタル処理に適合する適切なデジタル画像データワードが形成される。広範な種類のA/Dコンバータのいずれかを使用することが可能である。一例として、その他のA/Dコンバータには、例えば、Philips、Texas Instrument、Analog Devices、Brooktree、及びその他によって製造されたものが含まれる。
例えば、データストリーム110がアナログ式の信号である場合、トランスミッタ102に含まれる、或いは結合される、アナログ・デジタルコンバータ(表示なし)は、アナログデータをデジタル化し、これは次に、デジタル化データストリーム110を多数のデータパケット114に変換するパケタイザによりパケット化され、そのそれぞれが、仮想リンク116を経由してレシーバ104に伝送されることになる。レシーバ104は、その後、データパケット114を当初の形式へと適切に再結合させることで、データストリーム110を再構成する。なお、リンク速度は、ネイティブストリーム速度から独立している。唯一の要件は、物理リンク106のリンク帯域幅が、伝送される(複数の)データストリームの総帯域幅よりも高いことである。説明する実施形態において、着信データ(ビデオデータの場合のピクセルデータ等)は、データマッピング定義に基づいて、それぞれの仮想リンク上でパックされる。このため、物理リンク106(或いは任意の構成仮想リンク)は、DVI等の従来の相互接続で行われるように、リンク文字クロックにつき一つのピクセルデータを運ぶことはない。
これにより、インタフェース100は、ビデオ及びグラフィックスデータだけでなく、必要に応じて、オーディオ及びその他のアプリケーションデータも転送するためのスケーラブルな媒体を提供する。加えて、本発明は、ホットプラグイベントの検出をサポートし、物理リンク(又はパイプ)を最適な伝送速度に、自動的に設定する。本発明は、多数のプラットフォームに適した、ピン数の少ない、純粋にデジタルなディスプレイ相互接続を提供する。こうしたプラットフォームは、ディスプレイのホスト、ラップトップ/オールインワンの他、HDTV及びその他の家庭用電化製品の用途を含む。
ビデオ及びグラフィックスデータを提供するのに加え、ディスプレイタイミング情報を、デジタルストリームに埋め込むことが可能であり、本質的に完全で瞬時のディスプレイアライメントを提供し、「自動調整」及びその他のような機能の必要性を排除する。本発明のインタフェースのパケットに基づく性質は、マルチメディアアプリケーションに関する多数のビデオ/グラフィックスストリームとオーディオストリームとのような、多数のデジタルデータストリームをサポートするスケーラビリティを提供する。加えて、周辺機器の取り付けとディスプレイ制御とのためのユニバーサルシリアルバス(USB)を、追加的な配線の必要なく提供することができる。
本発明のディスプレイインタフェースのその他の実施形態について、下で説明する。
図2A〜図2Cは、ビデオソース202とビデオディスプレイ部204とを接続するのに使用される、図1に示すシステム100に基づいたシステム200を例示している。例示する実施形態において、ビデオソース202は、デジタル画像(又はデジタルビデオソース)206とアナログ画像(又はアナログビデオソース)208との一方又は両方を含むことができる。デジタル画像ソース206の場合には、デジタルデータストリーム210が、トランスミッタ102に提供されるのに対し、アナログビデオソース208の場合には、これに結合されたA/Dコンバータ部212が、アナログデータストリーム213を対応するデジタルデータストリーム214に変換する。デジタルデータストリーム214は、その後、トランスミッタ102によって、デジタルデータストリーム210と殆ど同じ形で処理される。ディスプレイ部204は、アナログ式ディスプレイ又はデジタル式ディスプレイにすることが可能であり、或いは、一部のケースでは、提供されたアナログ又はデジタル信号のどちらかを処理することができる。いずれの場合においても、ディスプレイ部204は、ディスプレイ218とアナログ式ディスプレイの場合のD/Aコンバータ部220とを伴うレシーバ104とインタフェースするディスプレイインタフェース216を含む。説明する実施形態において、ビデオソース202は、任意の数の形態(パーソナルデスクトップコンピュータ、デジタル又はアナログテレビ、セットトップボックス、その他)を取ることが可能であり、一方、ビデオディスプレイ部104は、ビデオディスプレイ(LCD型ディスプレイ、CRT型ディスプレイ、その他)の形態を取ることができる。
しかしながら、ビデオソース又はビデオシンクのタイプに関係なく、様々なデータストリームが、等時性データストリーム用の単方向メインリンク222と、ビデオソース202及びビデオディスプレイ204間のリンク設定及びその他のデータトラフィック(様々なリンク管理情報、ユニバーサルシリアルバス(USB)データ、その他)のための双方向補助チャネル224とを含む物理リンク106上での伝送の前に、(必要であれば)デジタル化され、パケット化される。
メインリンク222は、これにより、多数の等時性データストリーム(多数のビデオ/グラフィックスストリーム及びマルチチャネルオーディオストリーム等)を同時に伝送することが可能となる。説明する実施形態において、メインリンク222は、多数の異なる仮想チャネルを含み、それぞれが多数の毎秒ギガビット(Gbps)で等時性データストリーム(非圧縮のグラフィックス/ビデオ及びオーディオデータ)を転送することができる。そのため、論理的な観点では、メインリンク222は、単一の物理パイプとして見られ、この単一の物理パイプ内では、多数の仮想パイプを確立することができる。これにより、論理データストリームが物理チャネルに割り当てられるのではなく、各論理データストリームは、自分の論理パイプ(つまり、上記の仮想チャネル)において運ばれる。
説明する実施形態において、メインリンク222のスピード又は転送速度は、リンク状態を補正するように調整できる。例えば、一実施において、メインリンク222のスピードは、チャネル当たり約1.0Gbps乃至約2.5Gbpsの最低速度により概算される範囲において、およそ0.4Gbpsの増分で、調整することができる(図3参照)。チャネル当たり2.5Gbpsにおいて、メインリンク222は、単一のチャネルで、ピクセル当たり18ビットの色深度のSXGA 60Hzをサポートできる。なお、チャネル数の減少は、相互接続のコストを減らすだけでなく、電力消費量も減少させ、これは携帯機器及びその他といった電力に敏感な用途において重要な考慮事項(及び望ましい事柄)である。しかしながら、チャネル数を4に増加させることで、メインリンク222は、ピクセル当たり24ビットの色深度のWQSXGA(画像解像度3200×2048)を60Hzにおいて、或いはピクセル当たり24ビットの色深度のQSXGA(2560×2048)を60Hzにおいて、データ圧縮なしでサポートできる。最低速度がチャネル当たり1.0Gbpsであっても、非圧縮HDTV(つまり1080i又は720p)データストリームをサポートするのに必要となるのは、二チャネルのみである。
説明する実施形態において、メインリンクのデータ速度は、その帯域幅が構成仮想リンクの総帯域幅を上回るものが選択される。インタフェースに送信されるデータは、そのネイティブ速度でトランスミッタに到着する。レシーバ104内の時間基準回復(TBR)部226は、必要な場合にメインリンクデータパケットに埋め込まれるタイムスタンプを使用して、ストリームの当初のネイティブ速度を再生する。しかしながら、なお、図2Bに示す適切に構成されたデジタルディスプレイデバイス232に関しては、ディスプレイデータがリンク文字クロック速度でディスプレイドライバ電子機器に送信されるため、時間基準回復は不要であり、これにより、必要なチャネル数は大幅に低減され、ディスプレイの複雑さ及びコストも比例して減少する。例えば、図2Cは、アレイ240内の選択ディスプレイ要素238を駆動するためにロードライバ236と組み合わせて使用される様々なカラムドライバ234に対して、ディスプレイデータが基本的にパイプラインされるため、時間基準回復が存在しない形で構成された、例示的なLCDパネル232を示している。
その他の実施形態では、リンク速度及びピクセル/オーディオクロック速度に関して、単純な列挙法が表現される。現時点で存在するあらゆる標準ピクセル/オーディオクロック周波数は、以下のマスタ周波数のサブセットであることが研究及び理解されている。
23.76GHz=210×33×57×111Hz
これは、ピクセル(又はオーディオ)クロック速度が、四つのパラメータA、B、C、及びDにより、次のように表現できることを意味する。
ピクセルクロック速度=2A*3B×5C×11D
A=4ビット、B=2ビット、C=3ビット、及びD=1ビット
23.76GHz=210×33×57×111Hz
これは、ピクセル(又はオーディオ)クロック速度が、四つのパラメータA、B、C、及びDにより、次のように表現できることを意味する。
ピクセルクロック速度=2A*3B×5C×11D
A=4ビット、B=2ビット、C=3ビット、及びD=1ビット
リンク速度(8B/10B文字等の10ビット文字を使用するリンクに関してシリアルリンクビット速度/10となる)がピクセルクロック速度と異なる場合のリンクに関しても、こうした四つのパラメータA’、B’、C’、及びD’によってリンク速度を定義することには利点がある。この利点とは、リンククロックからピクセル/オーディオクロックを再生する際の簡単さである。例えば、リンク速度がA’=6、B’=3、C’=7、及びD’=0に設定され、対応するリンク速度が135MHzになるとする。しかしながら、ピクセルクロック速度がA=8、B=3、C=6、及びD=0(=108MHz)として設定される場合、ピクセルクロックは、ピクセルクロック速度がリンク速度*22/51に等しいため、リンククロックから生成可能である。
時間基準回復を必要とするシステムを再び参照すると、時間基準回復部226は、デジタルクロックシンセサイザとして実施することができる。非圧縮ビデオストリームに関して、タイムスタンプは、パケットヘッダに格納され、下で更に詳細に説明するように、これは20ビット値である。一定のストリームに関して、20ビットの4ビットが、各ヘッダに連続的に格納される(TS3−0、TS7−4、TS11−8、TS15−12、TS19−16)。ネイティブストリーム周波数(Freq_naitive)は、リンク文字クロック周波数(Freq_link_char)から、次のように得られる。
式(1) Freq_naitive=Freq_link_char*(TS19−0)/220
式(1) Freq_naitive=Freq_link_char*(TS19−0)/220
トランスミッタ102は、220サイクルのリンク文字クロック周波数期間におけるネイティブストリームクロック数をカウントすることで、このタイムスタンプを生成する。カウンタは、220サイクルのリンク文字クロック毎に、この値を更新する。これら二種類のクロックは互いに非同期であるため、タイムスタンプ値は、時間と共に1ずつ変化することになる。更新間には、トランスミッタ102は、同じタイムスタンプを一定のパケットストリームのヘッダにおいて、繰り返し送信することになる。タイムスタンプ値の急激な変化(1カウントより大きい)は、レシーバにより、ストリームソースの不安定状態を示すものとして解釈することができる。
なお、オーディオストリームに関しては、タイムスタンプが通信されない。この場合、ソースデバイスは、ディスプレイデバイスに、オーディオサンプルレートとサンプル当たりのビット数とを通知する。式(2)とリンク文字速度とに基づいてオーディオ速度を決定することで、ディスプレイデバイスは、当初のオーディオストリーム速度を再生する。
式(2) オーディオ速度=(オーディオサンプルレート)×(サンプル当たりビット数)×(チャネル数)
式(2) オーディオ速度=(オーディオサンプルレート)×(サンプル当たりビット数)×(チャネル数)
図4Aに示すメインリンクデータパケット400は、図4Bに示すような、16ビットの形態となるメインリンクパケットヘッダ402を含み、ビット3乃至0はストリームID(SID)(最大ストリームカウントが16であることを示す)であり、ビット4はタイムスタンプ(TS)LSBである。ビット4が1に等しい時、このパケットヘッダは、タイムスタンプ値の最下位4ビットを有する(非圧縮ビデオストリームに関してのみ使用される)。ビット5は、ビデオフレームシーケンスビットであり、ビデオフレーム境界において「0」から「1」或いは「1」から「0」にトグルするフレームカウンタの最下位ビットとして機能する(非圧縮ビデオストリームに関してのみ使用される)。ビット7及び6は、リザーブされ、ビット8乃至10は、以前の8ビットのエラーをチェックする4ビットCRC(CRC)である。ビット15乃至12は、タイムスタンプ/ストリームID反転(TSP/SID)であり、非圧縮ビデオに関して、20ビットのタイムスタンプ値の4ビットとして使用される。
本発明のインタフェースの利点の一つは、それぞれが異なる形式を有する場合がある様々なデータストリームを多重化すると同時に、特定のメインリンクデータパケットに多数のサブパケットを含める能力である。例えば、図5Aおよび図5Bは、本発明の実施形態による、サブパケット封入と複数パケット多重化とを提供するように構成されたシステム500を示している。なお、システム500は、図2A〜図2Cに示すシステム200の特定の実施形態であるため、本発明の範囲又は意図のいずれかを限定するものとして解釈されるべきではない。システム500は、トランスミッタ102内に含まれるストリームソースマルチプレクサ502を含み、これはストリーム1補足データストリーム504をデータストリーム210に組み合わせ、多重化データストリーム506を形成するために使用される。多重化データストリーム506は、その後、リンク層マルチプレクサ508に転送され、これは任意の数のデータストリームを組み合わせて、多数のデータパケット512の形態となる多重化メインリンクストリーム510を形成し、データパケット512の一部は、その内部に封入された任意の数のサブパケット514を含むことができる。リンク層デマルチプレクサ516は、ストリームID(SID)と関連するサブパケットヘッダとに基づいて、多重化データストリーム510を構成データストリームに分割し、一方、ストリームシンクデマルチプレクサ518は、サブパケットに収容されるストリーム1補足データストリームを更に分割する。
図6は、三つのストリームがメインリンク222上で多重化される時の図5A及び図5Bに示すストリーム510の例として、多重化メインリンクストリーム600の高レベル図を示している。この例における三つのストリームは、UXGAグラフィックス(ストリームID=1)と、1280×720pビデオ(ストリームID=2)と、オーディオ(ストリームID=3)とである。メインリンクパケット400の小さなパケットヘッダサイズは、パケットのオーバヘッドを最小化し、結果として、非常に高いリンク効率が生じる。パケットヘッダをこれほど小さくできるのは、メインリンク222上でのパケットの伝送の前に、補助チャネル224を介して、パケット属性が通信されるためである。
一般的に言って、サブパケット封入は、メインパケットストリームが非圧縮ビデオである時に有効な方式であり、これは非圧縮ビデオデータストリームがビデオブランキング期間に対応するデータアイドル期間を有するためである。そのため、非圧縮ビデオストリームの形態となるメインリンクトラフィックは、この期間中に、一連のヌル特殊文字パケットを含むことになる。様々なデータストリームを多重化する能力を十分に利用することで、本発明の特定の実施は、ソースストリームがビデオデータストリームである時、メインリンク速度とピクセルデータ速度との間の差異を補正するために様々な方法を使用する。例えば、図7に例示するように、ピクセルデータ速度は0.5Gb/秒で、ピクセルデータのビットが2ns毎に伝送されるようになる。この例において、リンク速度は1.25Gb/秒に設定されており、ピクセルデータのビットは0.8ns毎に伝送されるようになる。この時、トランスミッタ102は、図8に例示するように、ピクセルデータの間に特殊文字を挿入する。二つの特殊文字が、ピクセルデータの第一のビットP1とピクセルデータの第二のビットP2との間に挿入される。この特殊文字により、レシーバ104では、ピクセルデータの各ビットを区別することが可能となる。ピクセルデータのビット間に特殊文字を散在させることで、更に、リンクにより同期を維持することが可能な、安定したデータのストリームが形成される。この例において、特殊文字は、ヌル文字である。リンク速度が十分に高速であるため、こうした方法にラインバッファは必要なく、小さなFIFOのみが必要となる。しかしながら、受信側では、ビデオ信号を再構築するために、相対的に多くのロジックが必要となる。レシーバは、特殊文字の開始及び終了の時期を認識する必要がある。
散在させる方法の代替方法は、ピクセルデータの連続するビットと、ヌル値等の特殊文字とを交互にすることである。例えば、P1乃至P4をトランスミッタ104に含まれるラインバッファに供給し、その後、更なるピクセルデータが利用可能になるまで、一つ以上のヌル値をこのバッファに供給することができる。こうした実施では、上記の散在させる方法と比較して、相対的に大きなバッファスペースが必要となる。こうした実施の多くでは、ラインバッファを満たすのに必要な時間は、相対的に高いリンクスピードのため、ラインバッファを満たした後でデータを伝送するのに必要な時間を上回ることになる。
図5Aを参照して説明したように、本発明のインタフェースの利点の一つは、様々なデータストリームを多重化するだけでなく、特定のメインリンクデータパケット内に任意の数のサブパケットを封入する能力である。図9Aは、本発明の実施形態による、代表的なサブパケット900を示している。サブパケット900は、サブパケットヘッダ902を含み、これは説明する実施形態において2バイトであり、SPS(サブパケットスタート)特殊文字を伴う。サブパケット900を封入するメインリンクデータパケットがサブパケット900以外のパケットペイロードを収容する場合には、サブパケット900の終了を、SPE(サブパケットエンド)特殊文字によって示す必要がある。別の形では、メインパケットの終了(図9Bに示す例における後続のCOM文字によって示される)が、サブパケット902と、それを封入するメインパケットとの両方の終了を示す。しかしながら、封入するメインパケットがペイロードを有していない時、サブパケットは、SPEにより終了する必要はない。図9Bは、本発明の実施形態による、メインリンクパケット内の例示的なサブパケット形式を示している。なお、ヘッダフィールドとサブパケットペイロードとの定義は、サブパケット902を使用する特定のアプリケーションプロフィールに応じて変化する。
特に有用なサブパケット封入の使用法の例は、図10に例示する非圧縮グラフィックス画像の選択的リフレッシュである。フレーム全体1002の属性(水平/垂直合計、画像幅/高さ、その他)については、ストリームが有効状態を維持する限り、こうした属性は一定のままであるため、補助チャネルを介して通信される。選択的リフレッシュ動作では、画像1000の部分1004のみが、ビデオフレーム毎に更新される。更新される(複数の)長方形(つまり部分1004)の四つのX−Y座標は、長方形座標の値がフレーム毎に変化するため、全てのフレームで伝送される必要がある。別の例は、256色グラフィックデータに必要となるルックアップテーブル(CLUT)データの転送であり、この場合、8ビットピクセルデータが256エントリCLUTに対するエントリとなり、CLUTの内容は動的に更新する必要がある。
単一の双方向補助チャネル224は、リンク設定に有用で、メインリンクの動作をサポートする様々なサポート機能のために、更には、USBトラフィック等の補助アプリケーションデータを運ぶために、コンジットを提供する。例えば、補助チャネル224により、ディスプレイデバイスは、サウンドデバイスに対して、同期損失等のイベント、ドロップパケット、及びトレーニングセッション(下記)の結果を通知する。例えば、特定のトレーニングセッションが失敗した場合、トランスミッタ102は、失敗したトレーニングセッションの事前に選択した又は決定した結果に基づいて、メインリンク速度を調整する。このようにして、調整可能な高速のメインリンクと、相対的に低速の非常に信頼性の高い補助チャネルとを組み合わせることで形成された閉ループにより、様々なリンク条件での堅牢な動作が可能となる。なお、一部のケース(図5Bに示す例)では、ソースデバイス202からシンクデバイス204にデータを転送するメインリンク222の帯域幅の一部522と、シンクデバイス204からソースデバイス202への単方向の逆方向チャネル524とを使用して、論理的双方向補助チャネル520を確立することが可能である。一部の応用では、この論理的双方向補助チャネルの使用は、図5Aにおいて説明した半二重チャネルを使用することよりも望ましい場合がある。
実際のパケットデータの伝送を開始する前に、トランスミッタ102は、概念としてモデムのリンク設定に類似するリンクトレーニングセッションを通じて、安定したリンクを確立する。リンクトレーニング中、メインリンクトランスミッタ102は、確実なビット/文字ロックを達成することが可能かどうかをレシーバ104が判断できるように、所定のトレーニングパターンを送信する。説明する実施形態では、トランスミッタ102とレシーバ104との間でのトレーニングに関連するハンドシェイクが、補助チャネル上で実行される。リンクトレーニングパターンの例は、本発明の実施形態により、図11に表示されている。例示のように、トレーニングセッション中、段階1は最短のランレングスを表し、一方、段階2は、イコライザを最適化するためにレシーバにより使用される最長のものである。段階3では、リンク品質が妥当である限り、ビットロックと文字ロックとが達成される。通常、トレーニング期間は約10msであり、この時間内に、およそ107ビットのデータが送信される。レシーバ104は、確実なロックを達成しない場合、補助チャネル224を介してトランスミッタ102に通知を行い、トランスミッタ102は、リンク速度を低下させてトレーニングセッションを繰り返す。
トレーニングセッションのコンジットを提供するのに加え、補助チャネル224は、メインリンクパケットストリームの説明を運ぶために使用することも可能であり、これにより、メインリンク222上のパケット伝送のオーバヘッドは大幅に低減される。更に、補助チャネル224は、全てのモニタに存在するディスプレイデータチャネル(DDC)の代わりに、拡張ディスプレイ識別データ(EDID)情報を運ぶように構成することが可能である(EDIDは、VESA規格のデータ形式で、ベンダ情報と、最大画面サイズと、色特性と、出荷時の初期設定タイミングと、周波数範囲の限界と、モニタ名及びシリアル番号に関する文字列とを含むモニタ及びその能力に関する基本情報を収容する。この情報は、ディスプレイに格納され、モニタとPCのグラフィックスアダプタとの間に位置するDDCを通じて、システムとの通信に使用される。システムは、この情報を設定の目的で使用し、これによりモニタとシステムとは連動が可能となる)。拡張プロトコルモードと呼ばれるものにおいて、補助チャネルは、必要に応じて非同期性及び等時性パケットの両方を運ぶことが可能であり、キーボード、マウス、及びマイクロフォンといった追加的なデータタイプをサポートする。
図12は、本発明の実施形態による、システム200の論理層化1200を例示している。なお、正確な実施は用途に応じて変化させることが可能だが、一般には、ソース(ビデオソース202等)は、トランスミッタハードウェアを含むソース物理層1202と、多重化ハードウェア及び状態機械(又はファームウェア)を含むソースリンク層1204と、オーディオ/ビジュアル/グラフィックスハードウェア及び関連ソフトウェア等のデータストリームソース1206との形態になる。同様に、ディスプレイデバイスは、物理層1208(様々なレシーバハードウェアを含む)と、逆多重化ハードウェア及び状態機械(又はファームウェア)を含むシンクリンク層1210と、ディスプレイ/タイミングコントローラハードウェア及びオプションのファームウェアを含むストリームシンク1212とを含む。ソースアプリケーションプロフィール層1214は、ソースがリンク層1204と通信する形式を定義し、同様に、シンクアプリケーションプロフィール層1216は、シンク1212がシンクリンク層1210と通信する形式を定義する。
次に、この様々な層について、更に詳細に説明する。
ソースデバイス物理層
説明する実施形態において、ソースデバイス物理層1202は、電気サブ層1202−1と論理サブ層1202−2とを含む。電気サブ層1202−1は、ホットプラグ/アンプラグ検出回路と、ドライバ/レシーバ/終端抵抗と、パラレル・シリアル/シリアル・パラレル変換と、スペクトラム拡散対応PLLとのような、インタフェース初期化/動作に関する全ての回路を含む。論理サブ層1202−2は、パケット化/非パケット化と、データのスクランブル化/スクランブル解除と、リンクトレーニングのパターン生成と、時間基準回復回路と、256のリンクデータ文字及び12の制御文字(図13に例を示す)をメインリンク222に提供し、Manchester IIを補助チャネル224に提供する(図14参照)8B/10B(ANSI X3.230−1994第11項において定められる)等のデータのエンコード/デコードと、に関する回路を含む。
説明する実施形態において、ソースデバイス物理層1202は、電気サブ層1202−1と論理サブ層1202−2とを含む。電気サブ層1202−1は、ホットプラグ/アンプラグ検出回路と、ドライバ/レシーバ/終端抵抗と、パラレル・シリアル/シリアル・パラレル変換と、スペクトラム拡散対応PLLとのような、インタフェース初期化/動作に関する全ての回路を含む。論理サブ層1202−2は、パケット化/非パケット化と、データのスクランブル化/スクランブル解除と、リンクトレーニングのパターン生成と、時間基準回復回路と、256のリンクデータ文字及び12の制御文字(図13に例を示す)をメインリンク222に提供し、Manchester IIを補助チャネル224に提供する(図14参照)8B/10B(ANSI X3.230−1994第11項において定められる)等のデータのエンコード/デコードと、に関する回路を含む。
なお、8B/10Bエンコードアルゴリズムは、例えば、米国特許第4,486,739号において説明されており、これは参照により本明細書に組み込むものとする。当業者に知られているように、8B/10Bコードは、8ビットデータブロックをシリアル伝送用の10ビットコードにエンコードするブロックコードである。加えて、8B/10B伝送コードは、ランダムな1及び0のバイト幅データストリームを、最大ランレングスが5である1及び0のDC平衡ストリームに変換する。こうしたコードは、トランシーバ110等、レシーバによる信頼できるクロックの回復を可能にするのに十分な信号遷移を提供する。更に、DC平衡データストリームは、光ファイバ及び電磁線接続に関して有利となる。シリアルストリーム内の1及び0の平均数は、同等又は同等に近いレベルで維持される。8B/10B伝送コードは、6及び4ビットブロック境界での1及び0の数の相違を、−2、0、又は2に抑制する。このコード化方式では、コマンドコードと呼ばれる信号送信のための追加的なコードも実施される。
なお、非圧縮ディスプレイデータが示す反復性のビットパターンを回避するために(したがって、EMIを減らすために)、メインリンク222で伝送されるデータは、8B/10Bエンコードの前に、まずスクランブル化される。トレーニングパケットと特殊文字とを除く全テータが、スクランブル化されることになる。スクランブル化機能は、リニアフィードバックシフトレジスタ(LFSR)により実施される。データ暗号化が有効化される時、LFSRシードの初期値は、暗号鍵セットに応じて決まる。暗号化せずにスクランブル化する場合、初期値は固定されることになる。
データストリームの属性が補助チャネル224上で伝送されるため、メインリンクパケットヘッダは、ストリーム識別番号の役割を果たし、これによりオーバヘッドを大幅に減らし、リンク帯域幅を最大化する。更に、メインリンク222と補助リンク224とは、独立したクロック信号線を有していないことに留意されたい。このため、メインリンク222と補助リンク224とのレシーバは、着信データストリームから、データをサンプリングし、クロックを抽出する。補助チャネル224は半二重双方向であり、トラフィックの方向が頻繁に変化するため、レシーバ電気サブ層内の任意の位相同期ループ(PLL)回路に関する高速な位相ロックが重要となる。そのため、補助チャネルレシーバのPLLは、Manchester II(MII)コードの頻繁かつ均一な信号遷移の結果、僅か16データ期間で位相ロックを行う。
リンク設定時間には、メインリンク222のデータ速度が、補助チャネル224でのハンドシェイクを使用して交渉される。この処理中には、既知のトレーニングパケットセットが、最高のリンクスピードで、メインリンク222上で送信される。成功又は失敗が、補助チャネル224を介して、トランスミッタ102へ返信される。トレーニングが失敗した場合、メインリンクスピードが低減され、成功するまでトレーニングが繰り返される。これにより、ソース物理層1102は、ケーブルの問題に対する耐性が高くなり、そのため、アプリケーションをモニタする外部ホストとして更に適したものとなる。しかしながら、従来のディスプレイインタフェースとは異なり、このメインチャネルリンクデータは、ピクセルクロック速度から分離されている。リンクデータ速度は、リンク帯域幅が伝送ストリームの総帯域幅を上回るように設定される。
ソースデバイスリンク層
ソースリンク層1204は、リンクの初期化と管理とを処理する。例えば、モニタの電源投入時、或いはソース物理層1202からのモニタケーブルの接続時に生成されるホットプラグ検出イベントを受領すると、ソースデバイスリンク層1204は、補助チャネル224上でのやり取りを介して、レシーバの能力を評価し、トレーニングセッションで決定される最大メインリンクデータ速度と、レシーバの時間基準回復部の数と、両側で利用可能なバッファのサイズと、USB拡張の可用性とを判断した後、関連するホットプラグイベントをストリームソース1206に通知する。加えて、ストリームソース1206からの要求を受けて、ソースリンク層1204は、ディスプレイの能力(EDID又は同等のもの)を読み出す。通常動作中、ソースリンク層1204は、補助チャネル224を介してストリーム属性をレシーバ104に送信し、要求されたデータストリームを処理するのに十分なリソースをメインリンク222が有するかどうかをストリームソース1204に通知し、同期損失及びバッファオーバフロー等のリンク障害イベントをストリームソース1204に通知し、補助チャネル224を介して、ストリームソース1204により提示されたMCCSコマンドをレシーバに送信する。ソースリンク層1204とストリームソース/シンクとの全ての通信は、アプリケーションプロフィール層1214において定義された形式を使用する。
アプリケーションプロフィール層(ソース/シンク)
ソースリンク層1204は、リンクの初期化と管理とを処理する。例えば、モニタの電源投入時、或いはソース物理層1202からのモニタケーブルの接続時に生成されるホットプラグ検出イベントを受領すると、ソースデバイスリンク層1204は、補助チャネル224上でのやり取りを介して、レシーバの能力を評価し、トレーニングセッションで決定される最大メインリンクデータ速度と、レシーバの時間基準回復部の数と、両側で利用可能なバッファのサイズと、USB拡張の可用性とを判断した後、関連するホットプラグイベントをストリームソース1206に通知する。加えて、ストリームソース1206からの要求を受けて、ソースリンク層1204は、ディスプレイの能力(EDID又は同等のもの)を読み出す。通常動作中、ソースリンク層1204は、補助チャネル224を介してストリーム属性をレシーバ104に送信し、要求されたデータストリームを処理するのに十分なリソースをメインリンク222が有するかどうかをストリームソース1204に通知し、同期損失及びバッファオーバフロー等のリンク障害イベントをストリームソース1204に通知し、補助チャネル224を介して、ストリームソース1204により提示されたMCCSコマンドをレシーバに送信する。ソースリンク層1204とストリームソース/シンクとの全ての通信は、アプリケーションプロフィール層1214において定義された形式を使用する。
アプリケーションプロフィール層(ソース/シンク)
一般に、アプリケーションプロフィール層は、ストリームソース(又はシンク)が関連リンク層とインタフェースする際の形式を定義する。アプリケーションプロフィール層により定義される形式は、以下のカテゴリ、つまり、アプリケーション独立形式(リンク状態の問い合わせに関するリンクメッセージ)とアプリケーション依存形式(メインリンクデータマッピング、レシーバに関する時間基準回復式、及び、該当する場合は、シンク能力/ストリーム属性メッセージサブパケット形式)とに区分される。アプリケーションプロフィール層は、以下の色形式、つまり、24ビットRGB、16ビットRG2565、18ビットRGB、30ビットRGB、256色RGB(CLUTに基づく)、16ビット、CbCr422、20ビットYCbCr422、及び24ビットYCbCr444をサポートする。
例えば、ディスプレイデバイスのアプリケーションプロフィール層(APL)1214は、本質的には、インタフェース100で送受信されるデータのプレゼンテーション形式を含め、メインリンク222でのストリームソース/シンク通信に関する形式を記述するアプリケーションプログラミングインタフェース(API)である。APL1214の一部の態様(電力管理コマンド形式等)はベースラインモニタ機能であるため、これはインタフェース100のあらゆる使用に共通する。一方、データマッピング形式及びストリーム属性形式といった、その他の非ベースラインモニタ機能は、アプリケーション、或いは、伝送される等時性ストリームのタイプに固有のものである。アプリケーションに関係なく、ストリームソース1204は、ソースリンク層1214に問い合わせを行い、保留中の(複数の)データストリームをメインリンク222が扱えるかどうかを、メインリンク222での何らかのパケットストリーム伝送を開始する前に確認する。
メインリンク222が保留中の(複数の)パケットストリームをサポートできると判断された時、ストリームソース1206は、ストリーム属性をソースリンク層1214に送信し、これはその後、補助チャネル224上でレシーバに伝送される。こうした属性は、レシーバによって、特定のストリームのパケットを識別し、ストリームからオリジナルデータを回収し、ストリームのネイティブデータ速度へと形式を戻すために使用される情報である。データストリームの属性は、アプリケーションに依存する。
メインリンク222で望ましい帯域幅が利用できない場合、ストリームソース1214は、例えば、画像リフレッシュ速度又は色深度を低減することで、是正処置を取ることができる。
ディスプレイデバイス物理層
ディスプレイデバイス物理層1216は、ディスプレイデバイスリンク層1210とディスプレイデバイスAPL1216とを、リンクデータの送信/受信に使用される信号送信技術から分離する。メインリンク222と補助チャネル224とは、独自の物理層を有し、それぞれが論理サブ層とコネクタ仕様を含む電気サブ層とで構成される。例えば、半二重双方向補助チャネル224は、図15に示すように、リンクの各端部にトランスミッタとレシーバとの両方を有する。補助リンクトランスミッタ1502は、論理サブ層1208−1によりリンク文字を提供され、これはその後、シリアル化され、対応する補助リンクレシーバ1504に伝送される。レシーバ1504は、次に、シリアル化されたリンク文字を補助リンク224から受領し、このデータをリンク文字クロック速度で非シリアル化する。なお、ソース論理サブ層の主要な機能には、トランスミッタポートに関して、信号のエンコードと、パケット化と、データのスクランブル化(EMI低減のため)と、トレーニングパターン生成とが含まれる。一方、レシーバポートに関して、レシーバ論理サブ層の主要な機能には、信号のデコードと、非パケット化と、データのスクランブル解除と、時間基準回復とが含まれる。
ディスプレイデバイス物理層1216は、ディスプレイデバイスリンク層1210とディスプレイデバイスAPL1216とを、リンクデータの送信/受信に使用される信号送信技術から分離する。メインリンク222と補助チャネル224とは、独自の物理層を有し、それぞれが論理サブ層とコネクタ仕様を含む電気サブ層とで構成される。例えば、半二重双方向補助チャネル224は、図15に示すように、リンクの各端部にトランスミッタとレシーバとの両方を有する。補助リンクトランスミッタ1502は、論理サブ層1208−1によりリンク文字を提供され、これはその後、シリアル化され、対応する補助リンクレシーバ1504に伝送される。レシーバ1504は、次に、シリアル化されたリンク文字を補助リンク224から受領し、このデータをリンク文字クロック速度で非シリアル化する。なお、ソース論理サブ層の主要な機能には、トランスミッタポートに関して、信号のエンコードと、パケット化と、データのスクランブル化(EMI低減のため)と、トレーニングパターン生成とが含まれる。一方、レシーバポートに関して、レシーバ論理サブ層の主要な機能には、信号のデコードと、非パケット化と、データのスクランブル解除と、時間基準回復とが含まれる。
補助チャネル
補助チャネル論理サブ層の主要な機能には、データのエンコード及びデコードと、データのフレーム化/非フレーム化とが含まれ、補助チャネルプロトコルには二種類のオプションが存在し、スタンドアローンプロトコル(ポイントツーポイントトポロジにおけるリンク設定/管理機能に限られる)は、リンク層の状態機械又はファームウェアによって管理することが可能な軽量プロトコルであり、拡張プロトコルは、USBトラフィック等のその他のデータタイプ、及びデイジーチェーン接続されたシンクデバイス等のトポロジをサポートする。なお、データのエンコード及びデコード方式はプロトコルに関係なく同一だが、データのフレーム化は、二種類の間で異なる。
補助チャネル論理サブ層の主要な機能には、データのエンコード及びデコードと、データのフレーム化/非フレーム化とが含まれ、補助チャネルプロトコルには二種類のオプションが存在し、スタンドアローンプロトコル(ポイントツーポイントトポロジにおけるリンク設定/管理機能に限られる)は、リンク層の状態機械又はファームウェアによって管理することが可能な軽量プロトコルであり、拡張プロトコルは、USBトラフィック等のその他のデータタイプ、及びデイジーチェーン接続されたシンクデバイス等のトポロジをサポートする。なお、データのエンコード及びデコード方式はプロトコルに関係なく同一だが、データのフレーム化は、二種類の間で異なる。
更に図15を参照すると、補助チャネル電気サブ層は、トランスミッタ1502とレシーバ1504とを含む、トランスミッタ1502は、論理サブ層によりリンク文字を提供され、これはシリアル化され、外部に送信される。レシーバ1504は、リンク層からのシリアル化されたリンク文字を受領し、その後、リンク文字クロック速度で非シリアル化する。補助チャネル224の正及び負の信号は、表示のように、リンクの各端部の50オーム終端抵抗を介して、接地により終端処理する。説明する実施において、駆動電流は、リンク条件に応じてプログラム可能で、約8mA乃至約24mAの範囲であり、結果として、約400mV乃至約1.2VのV格差_ppの範囲が生じる。電気的アイドルモードでは、正及び負の信号は、どちらも駆動されない。電気的アイドル状態から送信を開始する時には、SYNCパターンを送信し、リンクを再確立する必要がある。説明する実施形態において、SYNCパターンは、補助チャネル差動ペア信号をクロック速度で28回トグルし、Manchester IIコード内の四つの1を続けることで構成される。ソースデバイスの補助チャネルマスタは、補助チャネル224の正及び負の信号を周期的に駆動及び測定することで、ホットプラグ及びホットアンプラグイベントを検出する。
メインリンク
説明する実施形態において、メインリンク222は、ローカル水晶周波数の整数倍となる個別の可変リンク速度をサポートする(24MHzのローカル水晶周波数に一致するリンク速度の代表的なセットに関しては図3を参照)。図16に示すように、メインリンク222(単方向チャネルである)は、ソースデバイスにトランスミッタ1602のみを有し、ディスプレイデバイスにレシーバ1604のみを有する。
説明する実施形態において、メインリンク222は、ローカル水晶周波数の整数倍となる個別の可変リンク速度をサポートする(24MHzのローカル水晶周波数に一致するリンク速度の代表的なセットに関しては図3を参照)。図16に示すように、メインリンク222(単方向チャネルである)は、ソースデバイスにトランスミッタ1602のみを有し、ディスプレイデバイスにレシーバ1604のみを有する。
表示のように、ケーブル1604は、代表的なRGBカラーに基づくビデオシステム(PALに基づくTVシステム等)において提供される赤(R)、緑(G)、及び青(B)のそれぞれに関して一本となる、ツイストペア線のセットを含む形態を取る。当業者に知られるように、ツイストペアケーブルは、個別に絶縁した二本の線を互いに撚り合わせて構成されるケーブルのタイプである。一方の線は信号を運び、他方の線は接地され、信号干渉を吸収する。なお、他の一部のシステムにおいて、信号は、NTSCビデオTVシステムに関して使用されるコンポーネントに基づく信号(Pb、Pr、Y)にすることも可能である。ケーブル内で、各ツイストペアは、個別にシールドされる。+12V電力用の二本のピンと接地とが提供される。各差動ペアの特性インピーダンスは、100オーム+/−20%である。ケーブル全体が、更にシールドされる。この外部シールドと個別シールドとは、両端部のコネクタシェルに短絡させる。このコネクタシェルは、ソースデバイスの接地に短絡させる。図17に示すコネクタ1700は、一列の13ピンを有し、これはソースデバイスのコネクタとディスプレイデバイスのコネクタとの両方で同一なピン配列を有する。ソースデバイスは、電力を供給する。
メインリンク222は、両方の端部で終端処理され、メインリンク222がAC結合であることから、終端電圧は、0V(接地)乃至+3.6Vのいずれかにすることができる。説明する実施形態において、駆動電流は、リンク条件に応じてプログラム可能で、約8mA乃至約24mAの範囲であり、結果として、約400mV乃至約1.2VのV格差_ppの範囲が生じる。最小電圧振幅は、トレーニングパターンを使用して、各接続に関して選択される。電気的アイドル状態は、電力管理モードのために提供される。電気的アイドルでは、正及び負の信号は、どちらも駆動されない。電気的アイドル状態から送信を開始する時、トランスミッタは、レシーバとのリンクを再確立するために、トレーニングセッションを実行する必要がある。
状態図
次に、本発明について、下で説明する図18及び図19に示す状態図の観点から説明する。そのため、図18には、下で説明するソース状態図を表示している。オフ状態1802において、このシステムは、ソースが無効化される停止状態となる。ソースが有効化されると、システムは、節電とレシーバ検出とに適したスタンバイ状態1804に移行する。レシーバが存在するかどうか(つまり、ホットプラグ/プレイ)を検出するために、補助チャネルは、周期的にパルスを送り(10ms毎に1us等)、駆動中の終端抵抗全体での電圧降下の程度が測定される。測定された電圧降下に基づいて、レシーバが存在すると判断された場合、システムは、レシーバが検出されたこと、即ちホットプラグイベントが検出されたことを示す検出レシーバ状態1806に移行する。しかしながら、レシーバが検出されない場合、レシーバ検出は、レシーバが検出されるならば、その時点まで、或いはタイムアウトを過ぎるまで、継続される。なお、一部の場合において、ソースデバイスは、更なるディスプレイ検出を試みることがない「OFF」状態に進むことを選択できる。
次に、本発明について、下で説明する図18及び図19に示す状態図の観点から説明する。そのため、図18には、下で説明するソース状態図を表示している。オフ状態1802において、このシステムは、ソースが無効化される停止状態となる。ソースが有効化されると、システムは、節電とレシーバ検出とに適したスタンバイ状態1804に移行する。レシーバが存在するかどうか(つまり、ホットプラグ/プレイ)を検出するために、補助チャネルは、周期的にパルスを送り(10ms毎に1us等)、駆動中の終端抵抗全体での電圧降下の程度が測定される。測定された電圧降下に基づいて、レシーバが存在すると判断された場合、システムは、レシーバが検出されたこと、即ちホットプラグイベントが検出されたことを示す検出レシーバ状態1806に移行する。しかしながら、レシーバが検出されない場合、レシーバ検出は、レシーバが検出されるならば、その時点まで、或いはタイムアウトを過ぎるまで、継続される。なお、一部の場合において、ソースデバイスは、更なるディスプレイ検出を試みることがない「OFF」状態に進むことを選択できる。
状態1806において、ディスプレイのホットアンプラグイベントが検出された場合、システムは、再びスタンバイ状態1804に移行する。そうでなければ、ソースは、正及び負の信号により補助チャネルを駆動し、レシーバをウェイクアップさせ、存在する場合は、レシーバのその後の応答をチェックする。応答が受領されない場合、レシーバはウェイクアップされておらず、ソースは、状態1806を維持する。しかしながら、ディスプレイから信号が受領された場合、ディスプレイはウェイクアップされており、ソースではレシーバのリンク能力(最大リンク速度、バッファサイズ、及び時間基準回復部の数等)を読み出す準備が整い、システムは、メインリンク初期化状態1808に移行し、トレーニング開始通知段階を開始する準備が整う。
この時点において、トレーニングセッションは、メインリンク上でトレーニングパターンを設定リンク速度で送信することにより開始され、関連するトレーニング状態をチェックする。レシーバは、三段階のそれぞれについてパス/フェイルビットを設定し、トランスミッタは、パスが検出された時、メインリンクがそのリンク速度で準備できている場合のみ、パス検出時に次の段階へ進むことになる。この時点で、インタフェースは、通常動作状態1510に移行し、その他の場合には、リンク速度を低減し、トレーニングセッションが繰り返される。通常動作状態1810中、ソースは、リンク状態インデックスを周期的にモニタし続け、失敗した場合には、ホットアンプラグイベントが検出され、システムは、スタンバイ状態1804に移行し、ホットプラグ検出イベントを待つ。しかしながら、同期損失が検出された場合、システムは、メインリンク再始動イベントのために、状態1808に移行する。
図19は、下で説明するディスプレイ状態図1900を示す。状態1902では、電圧が検出されず、ディスプレイは、OFF状態へ進む。スタンバイモード状態1904では、メインリンクレシーバと補助チャネルスレーブとの両方が電気的アイドルとなり、補助チャネルスレーブポートの終端抵抗全体での電圧降下が、所定の電圧に関してモニタされる。この電圧が検出された場合には、補助チャネルスレーブポートをオンにして、ホットプラグイベントを示し、システムはディスプレイ状態1906へ移動するが、その他の場合には、ディスプレイはスタンバイ状態1904を維持する。この状態1906(メインリンク初期化段階)では、ディスプレイが検出された場合、補助スレーブポートは完全にオンとなり、トランスミッタはレシーバリンク能力読み出しコマンドに応答し、ディスプレイ状態は1908へ移行するが、そうでなければ、所定の期間を超えて、補助チャネルでの活動が存在しない場合、補助チャネルスレーブポートは、スタンバイ状態1904にされる。
トレーニング開始通知段階中、ディスプレイは、トレーニングパターンを使用してイコライザを調整し、各段階の結果を更新することで、トランスミッタによるトレーニングの開始に応答する。トレーニングが失敗した場合には別のトレーニングセッションを待ち、トレーニングが成功した場合には、通常動作状態1910に進む。所定の期間(例えば、10ms)を超えて、補助チャネル又はメインリンク上で(トレーニングに関して)活動が存在しない場合、補助チャネルスレーブポートは、スタンバイ状態1904に設定される。
図20〜図24は、クロスプラットフォームのディスプレイインタフェースの特定の実施を示している。
図20は、本発明によるトランスミッタ2004を組み込んだオンボードグラフィックスエンジン2002を有するPCマザーボード2000を示している。なお、トランスミッタ2004は、図1に示すトランスミッタ102の特定の例である。説明する実施形態において、トランスミッタ2004は、マザーボード2000に取り付けられたコネクタ2006に(コネクタ1700の線に沿って)結合され、これは次に、ディスプレイデバイス2010を結合するツイストペアケーブル2010を経由してディスプレイデバイス2008に接続される。
この技術において知られているように、PCIエクスプレス(カリフォルニア州サンタクララのIntel Corporationが開発)は、広帯域幅でピン数の少ない相互接続技術で、既存のPCIインフラとのソフトウェア互換性も維持する。この構成において、PCIエクスプレスポートは、表示のようにマザーボードに取り付けたコネクタを使用して、或いは使用せずに、ディスプレイデバイスを直接駆動できるクロスプラットフォームインタフェースの要件に準拠するように増強される。
マザーボードにコネクトを取り付けるのが実際的ではない状況において、信号は、PCIエクスプレスマザーボードのSDVOスロットを通じてルートを定め、図21に示すように、パッシブカードコネクタを使用して、PCの背面に移動させることができる。現世代のアドイングラフィックスカードの場合と同じように、アドイングラフィックスカードは、図23に示すように、オンボードグラフィックスエンジンに取って代わることが可能である。
ノートブック用途の場合には、マザーボードグラフィックスエンジン上のトランスミッタは、内部配線を通じて、パネルを直接駆動する統合レシーバ/TCONを駆動することになる。最も費用効率に優れた実施に関して、レシーバ/TCONは、パネルに取り付けられ、これにより、図24に示すように、相互接続線の数を8又は10本に減少させる。
上の全ての例では、一体型トランスミッタを想定している。しかしながら、PCI及びPCIエクスプレス環境に、それぞれAGP又はSDVOスロットを通じて統合するスタンドアローントランスミッタとして実施することも完全に実現可能である。スタンドアローントランスミッタでは、グラフィックスハードウェア又はソフトウェアにおける変化を全く伴わない出力ストリームが可能となる。
フローチャートの実施形態
次に、本発明の方法について、本発明を可能にする特定の処理をそれぞれ説明する多数のフローチャートの観点から説明する。具体的には、図25乃至29は、単独又は任意の組み合わせで使用する時に本発明の態様を説明する、多数の相互に関係する処理を表している。
次に、本発明の方法について、本発明を可能にする特定の処理をそれぞれ説明する多数のフローチャートの観点から説明する。具体的には、図25乃至29は、単独又は任意の組み合わせで使用する時に本発明の態様を説明する、多数の相互に関係する処理を表している。
図25は、本発明の実施形態によるインタフェース100の動作モードを決定する処理2500を詳細に表すフローチャートを示している。この処理において、動作モードは、ビデオソースとディスプレイデバイスとの両方がデジタル式である場合、デジタルモードのみに設定される。その他の場合には、動作モードは、アナログモードに設定されることになる。なお、このコンテクストにおいて、「アナログモード」は、従来のVGAモードと、埋め込みアライメント信号及び双方向側波帯を伴う差動アナログビデオを有する拡張アナログモードとの両方を含むことができる。この拡張アナログモードについては、下で説明する。
ステップ2502において、ビデオソースは、このビデオソースがアナログデータをサポートするか、或いはデジタルデータをサポートするかを判断するために質問を受ける。ビデオソースがアナログデータのみをサポートする場合、結合デバイス100の動作モードは、アナログに設定され(ステップ2508)、その後、この処理は終了することになる(ステップ2512)。
ビデオソースがデジタルデータを出力できる場合、この処理は、ステップ2506へ続く。ここで、ディスプレイデバイスは、このディスプレイデバイスがデジタルデータを受領するように構成されているかどうかを判断するために質問を受ける。ディスプレイデバイスがアナログデータのみをサポートする場合、結合デバイスの動作モードは、アナログに設定され(ステップ2508)、その後、この処理は終了することになる(ステップ2512)。そうではない場合には、結合デバイスの動作モードは、デジタルに設定される(ステップ2510)。例えば、プロセッサは、結合デバイス内のスイッチを制御して、モードをデジタルに設定することができる。一般に、結合デバイスは、ビデオソースとビデオシンクとの両方が対応するデジタルモードで動作する時のみ、完全なデジタルモードで動作するように構成される。
図26は、本発明の一部の態様によるリアルタイムビデオ画質チェックを提供するプロセス2600を詳細に表すフローチャートを示している。この例において、処理2600の全ての判断は、ディスプレイインタフェースに結合されたプロセッサによって行われる。
ステップ2600において、ビデオ信号が、ビデオソースから受領される。次に、信号品質テストパターンが、受領ビデオ信号に関連するビデオソースによって提供される(ステップ2602)。ステップ2604において、ビットエラー率の判定が、品質テストパターンに基づいて行われる。その後、ビットエラー率が閾値より大きいかどうかについて判断が行われる(ステップ2606)。ビットエラー率が閾値より大きくないと判断された場合は、ビデオフレームが更に存在するかどうかについて判断が行われる(ステップ2614)。更にビデオフレームが存在すると判断された場合、この処理は、ステップ2600に戻る。そうでない場合には、処理が終了する。
しかしながら、ステップ2606において、ビットエラー率が閾値より大きいと判断された場合、ビット速度が最小ビット速度より大きいかどうかに関して判断が行われる(ステップ2608)。ビット速度が最小ビット速度より大きい場合、ビット速度を低下させ(ステップ2610)、この処理はステップ2606に戻る。ビット速度が最小ビット速度より大きくない場合、このモードをアナログモードに変化させ(ステップ2612)、処理が終了する。
図27A及び図27Bは、本発明の実施形態によるリンク設定処理2700に関するフローチャートを示している。処理2700は、ホットプラグ検出イベントの通知を受領することで、2702において開始される。2704では、最大データ速度と、レシーバに含まれる時間基準回復部の数と、利用可能なバッファサイズとを決定するために、関連する補助チャネルを経由して、メインリンクに関する問い合わせが行われる。次に、2706において、最大リンクデータ速度が、トレーニングセッションを通して検証され、2708において、データストリームソースが、ホットプラグイベントを通知する。2710において、補助チャネルを経由してディスプレイの能力が(例えば、EDIDを使用して)決定され、ディスプレイは2712で問い合わせに応答し、次に、2714でメインリンクトレーニングセッションの共同形成が生じる。
次に、2716において、ストリームソースは、補助チャネルを経由してストリーム属性をレシーバに送信し、2718において、ストリームソースは、メインリンクが要求された数のデータストリームをサポート可能かどうかについて、2720で更に通知される。2722では、関連するパケットヘッダを追加することで、様々なデータパケットが形成され、多数のソースストリームの多重化が2724でスケジュールされる。2726において、リンク状態がOKどうかについて判断が行われる。リンクステータスがOKではない時、(複数の)ソースは、2728においてリンク障害イベントの通知を受け、そうでない場合、リンクデータストリームは、2730において、様々なパケットヘッダに基づいて、ネイティブストリームに再構築される。2732では、再構築されたネイティブデータストリームが、ディスプレイデバイスに渡される。
図28は、本発明の実施形態によるトレーニングセッションを実行する処理2800を詳細に表すフローチャートを示している。なお、トレーニングセッション処理2800は、図25において説明した動作2506の一実施である。トレーニングセッションは、メインリンク上で、レシーバに対して、設定リンク速度でトレーニングパターンを送信することにより、2802において開始される。代表的なリンクトレーニングパターンは、本発明の実施形態に従って、図11に表示されている。例示のように、トレーニングセッション中、段階1は、最短のランレングスを表し、段階2は、最長のものである。レシーバは、これら二つの段階を使用して、イコライザを最適化する。段階3では、リンク品質が妥当である限り、ビットロックと文字ロックとが達成される。2804において、レシーバは、関連するトレーニング状態をチェックし、このトレーニング状態のチェックに基づいて、レシーバは、三段階のそれぞれとトランスミッタとに関して、2806でパス/フェイルビットを設定する。各段階において、レシーバは、パスを検出した際にのみ次の段階へ進むことになり、2810では、レシーバがパスを検出しなかった場合、レシーバが、リンク速度を低下させ、トレーニングセッションを繰り返す。2812において、メインリンクは、パスが検出されたリンク速度で準備される。
図29は、本発明を実施するために利用されるコンピュータシステム2900を例示している。コンピュータシステム2900は、本発明を実施することが可能なグラフィックスシステムの一例に過ぎない。コンピュータシステム2900は、中央演算処理装置(CPU)1510と、ランダムアクセスメモリ(RAM)2920と、読み出し専用メモリ(ROM)2925と、一つ以上の周辺機器2930と、グラフィックスコントローラ2960と、一次記憶装置2940及び2950と、デジタルディスプレイ部2970とを含む。この技術で広く知られるように、ROMは、データ及び命令を単方向でCPU2910に転送するために動作し、RAMは、通常、データ及び命令を双方向の形で転送するために使用される。CPU2910は、一般に、任意の数のプロセッサを含む。一次記憶装置2940及び2950は、両方とも、任意の適切なコンピュータ可読媒体を含む。通常は大容量記憶装置である二次記憶媒体880も、CPU2910と双方向で結合され、追加的なデータ記憶容量を提供する。大容量記憶装置880は、コンピュータコード、データ、及びその他を含むプログラムを格納するために使用することが可能なコンピュータ可読媒体である。通常、大容量記憶装置880は、一次記憶装置2940、2950に比べて一般に低速であるハードディスク又はテープといった記憶媒体である。大容量記憶装置880は、磁気又は紙テープリーダ、或いは他の何らかの広知のデバイスの形態を取ることができる。大容量記憶装置880内に保持される情報は、適切な場合には、標準的な方法で、仮想メモリとして、RAM2920の一部に組み込むことが可能であると理解される。
CPU2910は、更に、一つ以上の入出力デバイス890に結合され、これはビデオモニタ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンシティブディスプレイ、トランスデューサカードリーダ、磁気又は紙テープリーダ、タブレット、スタイラス、音声又は手書き文字認識装置といったデバイス、或いは、当然ながら他のコンピュータといった、その他の広知の入力デバイスを、一部として含むことができる。最後に、CPU2910は、2995において一般的に表示するようなネットワーク接続を使用して、インターネットネットワーク又はイントラネットネットワーク等のコンピュータ又は電気通信ネットワークに随意的に結合させることができる。こうしたネットワーク接続により、CPU2910は、上記の方法のステップを実行する過程で、ネットワークから情報を受領すること、或いはネットワークに情報を出力することができると考えられる。こうした情報は、CPU2910を使用して実行する命令のシーケンスとして表現される場合が多く、例えば、搬送波に埋め込まれたコンピュータデータ信号の形態でネットワークから受領すること及びネットワークに出力することが可能である。上記のデバイス及び資材は、コンピュータのハードウェア及びソフトウェア技術に関する業者によく知られている。
グラフィックスコントローラ2960は、アナログ画像データと、対応する基準信号とを生成し、その両方をデジタルディスプレイ部2970に提供する。アナログ画像データは、例えば、CPU2910から又は外部エンコード(表示なし)から受領したピクセルデータに基づいて生成することができる。一実施形態において、アナログ画像データは、RGB形式で提供され、基準信号は、この技術において広知のVSYNC及びHSYNC信号を含む。しかしながら、本発明は、その他の形態のアナログ画像、データ、及び又は基準信号により実施することが可能である。例えば、アナログ画像データは、ビデオ信号データを、対応する時間基準信号と共に含むことができる。
本発明の僅かな実施形態について説明してきたが、本発明は、本発明の趣旨又は範囲から逸脱することなく、他の多くの具体的な形態で実施し得ると理解されるべきである。本発明の例は、制限的ではなく例示的なものと考えられ、本発明は、ここで提示した詳細により制限されることはなく、添付特許請求の範囲とその全ての等価物との範囲内で、変形することが可能である。
本発明について、好適な実施形態の観点から説明してきたが、本発明の範囲内に入る変更、置換、及び等価物が存在する。更に、本発明の処理及び装置の両方を実施する数多くの代替方法が存在することに留意されたい。したがって、本発明は、本発明の本来の趣旨及び範囲内に入るこうした変形、置換、及び等価物を含むものである。
Claims (17)
- ビデオソースとビデオディスプレイとの間で双方向に情報を転送するように構成された双方向補助チャネルと、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成された単方向メインリンクとを有するシステムにおいて、安定したメインリンクを確立する方法であって、
前記メインチャネル上で前記ビデオソースから前記ビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、前記安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する工程を備えることを特徴とする方法。 - 請求項1記載の方法であって、さらに、
予め定められたトレーニングパターンをメインリンクトランスミッタによって送信する工程と、
前記トレーニングパターンに基づいて前記ビデオディスプレイが確実なビット/文字ロックを達成できるかどうかを判断する工程であって、前記ビデオソースと前記ビデオディスプレイの間における実質的に全てのリンクトレーニングに関連するハンドシェイクが前記補助チャネル上で実施される工程と、
を備える方法。 - 請求項2記載の方法であって、
前記ビデオディスプレイが前記確実なビット/文字ロックを達成しない場合には、前記ビデオディスプレイが前記補助チャネルを介して前記ビデオソースに通知する方法。 - 請求項3記載の方法であって、さらに、
前記ビデオソースによってリンク速度を低下させる工程と、
前記確実なビット/文字ロックが達成されるまで前記トレーニングセッションを繰り返す工程と、
前記確実なビット/文字ロックの達成の失敗に基づいて、障害メッセージを送信する工程と、
を備える方法。 - 請求項1記載の方法であって、
前記トレーニングパターンは、複数のトレーニング段階を含み、
段階1は最短のランレングスを表し、
段階2はイコライズを最適化するために前記レシーバによって使用され、
段階3において、前記リンク品質が許容できる限り、ビットロック及び文字ロックの両方が達成される方法。 - 請求項1記載の方法であって、
前記トレーニングセッションは、ほぼ10msの持続時間を有し、
ほぼ107ビットのデータが転送される方法。 - ビデオソースとビデオディスプレイとを有するビデオシステム内のパケットベースのビデオモニタトレーナであって、
双方向補助チャネルと、
単方向メインリンクと、
メインリンクレシーバ部と、
メインリンクトランスミッタ部と、
補助チャネルスレーブ部と、
トレーニングパターン部と、
を備え、
前記双方向補助チャネルは、前記ビデオソースと前記ビデオディスプレイとの間で双方向に情報を転送するように構成されており、
前記単方向メインリンクは、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成されており、
前記メインリンクレシーバ部は、前記ビデオディスプレイで前記メインリンクに結合されており、
メインリンクトランスミッタ部は、前記ビデオソースで前記メインリンクに結合されており、
前記補助チャネルスレーブ部は、前記補助チャネルに結合されており、
前記メインリンクレシーバ部と前記補助チャネルスレーブ部の両方がそれぞれモニタスタンバイモードにおいて電気的にアイドル状態となり、
ホットプラグイベントが検出されると、前記システムがディスプレイ状態へ遷移し、この時点で補助チャネルスレーブ部がオンとなり、前記メインリンクトランスミッタ部がレシーバリンク能力読み出しコマンドに応答し、
前記トレーニングパターン部は、各トレーニング段階の結果に基づいて更新されるイコライザを調整するために、トレーニング段階で前記トランスミッタに使用されるトレーニングパターンを生成するように構成されている、トレーナ。 - 請求項7記載のトレーナであって、
前記トレーニングが失敗した時には、別のトレーニングセッションが開始される、トレーナ。 - 請求項8記載のトレーナであって、
前記トレーニングセッションが成功した時には、前記ディスプレイが正常に動作する、トレーナ。 - 請求項7記載のトレーナであって、
予め定められた期間に前記補助チャネルでの活動が存在しないと判断された時には、前記補助チャネルスレーブポートがスタンバイ状態に設定される、トレーナ。 - ビデオソースとビデオディスプレイとの間で双方向に情報を転送するように構成された双方向補助チャネルと、前記ビデオソースから前記ビデオディスプレイに複数のマルチメディアデータパケットを運ぶように構成された単方向メインリンクとを有するシステムにおいて、安定したメインリンクを確立するためのコンピュータプログラムであって、
前記メインチャネル上で前記ビデオソースから前記ビデオディスプレイへのマルチメディアデータパケットストリームの伝送を開始する前に、前記安定したメインリンクを確立するために補助チャネル上で実施されるリンクトレーニングセッションを使用する機能を前記システムに実現するプログラムを備えることを特徴とする、コンピュータプログラム。 - 請求項11記載のコンピュータプログラムであって、
前記コンピュータプログラムは、さらに
予め定められたトレーニングパターンをメインリンクトランスミッタによって送信する機能と、
前記トレーニングパターンに基づいて前記ビデオディスプレイが確実なビット/文字ロックを達成できるかどうかを判断する機能であって、前記ビデオソースと前記ビデオディスプレイの間における実質的に全てのリンクトレーニングに関連するハンドシェイクが前記補助チャネル上で実施される機能と、
前記システムに実現するプログラムを備えることを特徴とする、コンピュータプログラム。 - 請求項12記載のコンピュータプログラムであって、
前記コンピュータプログラムは、さらに、
前記ビデオディスプレイが前記確実なビット/文字ロックを達成しない場合には、前記ビデオディスプレイが前記補助チャネルを介して前記ビデオソースに通知する機能を前記システムに実現するプログラムを備えることを特徴とする、コンピュータプログラム。 - 請求項13記載のコンピュータプログラムであって、
前記コンピュータプログラムは、さらに、
前記ビデオソースによってリンク速度を低下させる機能と、
前記確実なビット/文字ロックが達成されるまで前記トレーニングセッションを繰り返す機能と、
前記確実なビット/文字ロックの達成の失敗に基づいて、障害メッセージを送信する機能と、
前記システムに実現するプログラムを備えることを特徴とする、コンピュータプログラム。 - 請求項11記載のコンピュータプログラムであって、
前記トレーニングパターンは、複数のトレーニング段階を含み、
段階1は最短のランレングスを表し、
段階2はイコライズを最適化するために前記レシーバによって使用され、
段階3において、前記リンク品質が許容できる限り、ビットロック及び文字ロックの両方が達成される、コンピュータプログラム。 - 請求項11記載のコンピュータプログラムであって、
前記トレーニングセッションは、ほぼ10msの持続時間を有し、
ほぼ107ビットのデータが転送される、コンピュータプログラム。 - 請求項11ないし請求項16のいずれかに記載のコンピュータプログラムを記録したコンピュータ読みとり可能な記録媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46780403P | 2003-05-01 | 2003-05-01 | |
US47408503P | 2003-05-28 | 2003-05-28 | |
US47408403P | 2003-05-28 | 2003-05-28 | |
US50406003P | 2003-09-18 | 2003-09-18 | |
US10/727,131 US7088741B2 (en) | 2003-05-01 | 2003-12-02 | Using an auxilary channel for video monitor training |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004350266A true JP2004350266A (ja) | 2004-12-09 |
Family
ID=32996578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133593A Withdrawn JP2004350266A (ja) | 2003-05-01 | 2004-04-28 | ビデオモニタのトレーニングのための補助チャネルの使用 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7088741B2 (ja) |
EP (1) | EP1473941A3 (ja) |
JP (1) | JP2004350266A (ja) |
KR (1) | KR20040094608A (ja) |
CN (1) | CN1592387A (ja) |
SG (1) | SG141227A1 (ja) |
TW (1) | TW200500936A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008193168A (ja) * | 2007-01-31 | 2008-08-21 | Toshiba Corp | 映像通信装置、映像通信システム及び映像通信方法 |
JP2008278488A (ja) * | 2007-04-26 | 2008-11-13 | Genesis Microchip Inc | 小型のパケットベース・マルチメディア・インターフェース |
JP2010041091A (ja) * | 2008-07-31 | 2010-02-18 | Onkyo Corp | 画像送信装置およびそのプログラム |
US7711878B2 (en) * | 2004-05-21 | 2010-05-04 | Intel Corporation | Method and apparatus for acknowledgement-based handshake mechanism for interactively training links |
JP2011515999A (ja) * | 2008-03-27 | 2011-05-19 | シナーチップ カンパニー、リミテッド | 映像音声用双方向デジタル・インタフェース(DiiVA) |
WO2012081170A1 (ja) | 2010-12-17 | 2012-06-21 | パナソニック株式会社 | データ伝送装置及びデータ伝送制御装置 |
JP2013003274A (ja) * | 2011-06-14 | 2013-01-07 | Toshiba Corp | 電子機器、表示パネル制御装置および表示パネル制御方法 |
JP2014510331A (ja) * | 2011-01-25 | 2014-04-24 | シリコン イメージ,インコーポレイテッド | 単一クロックドメイン内のディープカラー映像の変換及び処理 |
JP2015133732A (ja) * | 2015-02-25 | 2015-07-23 | ソニー エスパナ,エス.エー. | 受信装置および信号受信方法 |
US9462331B2 (en) | 2007-11-13 | 2016-10-04 | Sony Corporation | Display apparatus, video signal transmission method for display apparatus, transmitting apparatus, and transmission method of video signal |
US9685785B2 (en) | 2008-12-11 | 2017-06-20 | Lattice Semiconductor Corporation | Power delivery over digital interaction interface for video and audio (DiiVA) |
US9761197B2 (en) | 2014-10-30 | 2017-09-12 | Fujitsu Component Limited | Communication device |
KR20190138394A (ko) * | 2018-06-05 | 2019-12-13 | 삼성전자주식회사 | 디스플레이 장치 및 그것의 인터페이스 동작 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7415032B2 (en) * | 2002-11-13 | 2008-08-19 | Intel Corporation | Aggregatable connectivity |
US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
US7620062B2 (en) | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
US7424558B2 (en) * | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
US7567592B2 (en) * | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
US6992987B2 (en) * | 2003-05-01 | 2006-01-31 | Genesis Microchip Inc. | Enumeration method for the link clock rate and the pixel/audio clock rate |
US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
US7634090B2 (en) | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
US7583694B2 (en) * | 2003-12-15 | 2009-09-01 | Intel Corporation | Data definition apparatus, systems, and methods |
US20060146868A1 (en) * | 2005-01-05 | 2006-07-06 | Intel Corporation | Device, system and method for selective aggregation of transmission streams |
KR100766496B1 (ko) * | 2005-07-08 | 2007-10-15 | 삼성전자주식회사 | 에이치디엠아이 전송 시스템 |
US7685477B2 (en) * | 2005-12-09 | 2010-03-23 | Dell Products L.P. | System and method for auxiliary channel error messaging |
US20070162677A1 (en) * | 2006-01-06 | 2007-07-12 | Chuntex Electronic Co., Ltd. | Hot-plug extension device and a display having the hot-plug extension device |
US8248960B2 (en) | 2007-05-01 | 2012-08-21 | Sharp Kabushiki Kaisha | Data transmission with dynamic modulation scheme and/or transfer rate |
FR2922401B1 (fr) * | 2007-10-10 | 2010-04-16 | Sagem Comm | Dispositif de reception en continu de paquets de donnees audio et/ou video |
TWI382394B (zh) * | 2007-11-22 | 2013-01-11 | Realtek Semiconductor Corp | 韌體更新之方法與系統 |
US8200855B2 (en) * | 2008-01-15 | 2012-06-12 | Dell Products L.P. | Method and system for detecting displayport source device connections to sink device |
US20090187686A1 (en) * | 2008-01-21 | 2009-07-23 | Dell Products L.P. | Methods and Appartus for Keyboard Video Mouse (KVM) Switching |
WO2009147839A1 (ja) * | 2008-06-03 | 2009-12-10 | キヤノン株式会社 | 通信デバイス及び変換アダプタ |
US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
US8760461B2 (en) * | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
US8683241B2 (en) * | 2009-12-25 | 2014-03-25 | Dell Products L.P. | Methods and system for reducing battery leakage in an information handling system |
US20130191570A1 (en) | 2010-01-12 | 2013-07-25 | Synerchip Co., Ltd. | MULTI-MEDIA USB DATA TRANSFER OVER DIGITAL INTERACTION INTERFACE FOR VIDEO AND AUDIO (DiiVA) |
US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
CN102610208B (zh) * | 2011-01-18 | 2014-08-13 | 晨星软件研发(深圳)有限公司 | 显示器系统及其相关控制方法 |
TW201236395A (en) * | 2011-02-23 | 2012-09-01 | Novatek Microelectronics Corp | TMDS receiver system and BIST method thereof |
CN102655416A (zh) * | 2011-03-04 | 2012-09-05 | 联咏科技股份有限公司 | 最小化传输差分信号接收器系统及其内建自我测试方法 |
US20140292780A1 (en) * | 2011-10-27 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Automatically Configurable Video Systems with Multiple Sources and Method of Configuring Video Systems |
FR3011704A1 (fr) * | 2013-10-07 | 2015-04-10 | Orange | Procede de mise en œuvre d'une session de communication entre une pluralite de terminaux |
KR102142273B1 (ko) * | 2013-12-27 | 2020-08-07 | 엘지디스플레이 주식회사 | 디스플레이포트 및 디스플레이포트의 데이터 전송 방법 |
KR102317897B1 (ko) | 2015-06-04 | 2021-10-28 | 삼성디스플레이 주식회사 | 테스트 보드 및 그의 구동방법 |
CN107506322B (zh) * | 2017-09-21 | 2023-09-29 | 深圳朗田亩半导体科技有限公司 | 实现USB设备检测的Type-C适配器、通道控制方法 |
US10841355B2 (en) * | 2018-07-13 | 2020-11-17 | Apple Inc. | Methods and apparatus for streaming media conversion with reduced buffering memories |
CN112311727B (zh) * | 2019-07-29 | 2022-05-24 | 杭州海康威视数字技术股份有限公司 | 无线传输视频的控制方法和系统 |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68924737T2 (de) | 1988-08-09 | 1996-05-02 | Seiko Epson Corp | Anzeigesignalgenerator. |
JPH02226416A (ja) | 1989-02-28 | 1990-09-10 | Toshiba Corp | カラー液晶表示制御装置 |
JPH04328919A (ja) * | 1991-04-26 | 1992-11-17 | Fujitsu Ltd | 無線呼出し信号方式 |
US5926155A (en) | 1993-02-02 | 1999-07-20 | Hitachi, Ltd. | Digital video display system |
US5838875A (en) | 1993-02-05 | 1998-11-17 | Goldstar Co., Ltd. | Apparatus and method for discriminating between analog and digital video signals in high definition video cassette recorder |
FI97928C (fi) | 1994-03-21 | 1997-03-10 | Nokia Technology Gmbh | Menetelmä digitaalisessa muodossa siirrettävän televisiolähetyksen salaamiseksi |
FI95756C (fi) | 1994-03-21 | 1996-03-11 | Nokia Technology Gmbh | Menetelmä digitaalista informaatiota sisältävän bittivirran salaamiseksi ja salauksen purkamiseksi |
US5953350A (en) * | 1995-03-13 | 1999-09-14 | Selsius Systems, Inc. | Multimedia client for multimedia/hybrid network |
US5940137A (en) | 1996-03-01 | 1999-08-17 | Trw Inc. | Symbol timing generation and recovery for data transmission in an analog video signal |
US5909465A (en) * | 1996-12-05 | 1999-06-01 | Ericsson Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
JP2001511971A (ja) * | 1997-02-17 | 2001-08-14 | コミュニケイション アンド コントロール エレクトロニクス リミテッド | ローカル通信システム |
US5949437A (en) | 1997-02-19 | 1999-09-07 | Appian Graphics Corp. | Dual video output board with a shared memory interface |
GB2329741A (en) | 1997-09-29 | 1999-03-31 | Holtek Microelectronics Inc | Liquid crystal display driver |
US6353594B1 (en) * | 1998-03-04 | 2002-03-05 | Alcatel Canada Inc. | Semi-permanent virtual paths for carrying virtual channels |
US6356260B1 (en) | 1998-04-10 | 2002-03-12 | National Semiconductor Corporation | Method for reducing power and electromagnetic interference in conveying video data |
JP2002517790A (ja) | 1998-06-04 | 2002-06-18 | シリコン・イメージ,インコーポレーテッド | ディスプレイモジュール駆動システム及びディスプレイ駆動用ディジタルアナログ変換器 |
US6593937B2 (en) | 1998-06-18 | 2003-07-15 | Sony Corporation | Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format |
US6326961B1 (en) * | 1998-09-30 | 2001-12-04 | Ctx Opto-Electronics Corp. | Automatic detection method for tuning the frequency and phase of display and apparatus using the method |
US6697376B1 (en) * | 1998-11-20 | 2004-02-24 | Diva Systems Corporation | Logical node identification in an information transmission network |
US6223089B1 (en) * | 1999-03-15 | 2001-04-24 | Raylar Design, Inc. | Method and apparatus for controlling computers remotely |
JP3816689B2 (ja) | 1999-03-31 | 2006-08-30 | 株式会社東芝 | 情報配信装置、情報受信装置及び通信方法 |
JP2001036900A (ja) | 1999-07-22 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 光伝送装置とその光伝送方法と伝送フォーマットおよび光伝送素子と投射型表示装置と映像表示装置および液晶表示装置とその駆動方法 |
US6614800B1 (en) * | 1999-09-02 | 2003-09-02 | International Business Machines Corporation | Method and system for virtual private network administration channels |
US6608828B1 (en) * | 1999-09-15 | 2003-08-19 | Ericsson Inc. | Methods and systems for decoding headers that are repeatedly transmitted and received along with data on a radio channel |
JP3349490B2 (ja) * | 2000-02-14 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス |
KR100694034B1 (ko) | 2000-05-13 | 2007-03-12 | 삼성전자주식회사 | 데이터 전송률 자동 검출장치 |
JP2002049363A (ja) | 2000-05-24 | 2002-02-15 | Sharp Corp | 画像表示システム |
JP3516206B2 (ja) | 2000-08-21 | 2004-04-05 | ソニー株式会社 | データストリーム処理装置および方法、並びにプログラム格納媒体 |
US20020075902A1 (en) | 2000-09-22 | 2002-06-20 | Abbas Syed Aun | Optimum overhead framing techniques for ADSL DMT modems |
KR100349205B1 (ko) | 2000-11-17 | 2002-08-21 | 삼성전자 주식회사 | 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법 |
US6820614B2 (en) * | 2000-12-02 | 2004-11-23 | The Bonutti 2003 Trust -A | Tracheal intubination |
CA2327898A1 (en) * | 2000-12-08 | 2002-06-08 | Alcatel Canada Inc. | System and method for establishing a communication path associated with an mpls implementation on an atm platform |
US7161998B2 (en) * | 2001-01-24 | 2007-01-09 | Broadcom Corporation | Digital phase locked loop for regenerating the clock of an embedded signal |
CN1177461C (zh) * | 2001-02-13 | 2004-11-24 | 因芬尼昂技术股份公司 | 建立xdsl数据传送连接的系统及方法 |
US7194009B2 (en) * | 2001-04-14 | 2007-03-20 | John Wai Tsang Eng | Full-service broadband cable modem system |
US6970481B2 (en) | 2001-04-17 | 2005-11-29 | Microsoft Corporation | Methods and systems for distributing multimedia data over heterogeneous networks |
JP3744819B2 (ja) | 2001-05-24 | 2006-02-15 | セイコーエプソン株式会社 | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 |
US7257163B2 (en) | 2001-09-12 | 2007-08-14 | Silicon Image, Inc. | Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word |
JP4011320B2 (ja) | 2001-10-01 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
US20030076282A1 (en) | 2001-10-19 | 2003-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
US7589737B2 (en) | 2001-10-31 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | System and method for communicating graphics image data over a communication network |
GB2383240B (en) * | 2001-12-17 | 2005-02-16 | Micron Technology Inc | DVi link with parallel test data |
US7106757B2 (en) | 2001-12-19 | 2006-09-12 | Intel Corporation | System and method for streaming multimedia over packet networks |
US7088398B1 (en) * | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
US7308059B2 (en) * | 2002-02-06 | 2007-12-11 | Broadcom Corporation | Synchronization of data links in a multiple link receiver |
US7120203B2 (en) | 2002-02-12 | 2006-10-10 | Broadcom Corporation | Dual link DVI transmitter serviced by single Phase Locked Loop |
JP2003241724A (ja) | 2002-02-15 | 2003-08-29 | Rohm Co Ltd | ディスプレイモニタ装置 |
US7161557B2 (en) * | 2002-04-08 | 2007-01-09 | Clearcube Technology, Inc. | Selectively updating a display in a multi-display system |
US7283566B2 (en) * | 2002-06-14 | 2007-10-16 | Silicon Image, Inc. | Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock |
US7203853B2 (en) * | 2002-11-22 | 2007-04-10 | Intel Corporation | Apparatus and method for low latency power management on a serial data link |
US7197680B2 (en) * | 2003-04-17 | 2007-03-27 | Arm Limited | Communication interface for diagnostic circuits of an integrated circuit |
US7620062B2 (en) | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
US20040221315A1 (en) | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Video interface arranged to provide pixel data independent of a link character clock |
US7424558B2 (en) | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
US7405719B2 (en) | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
US6992987B2 (en) | 2003-05-01 | 2006-01-31 | Genesis Microchip Inc. | Enumeration method for the link clock rate and the pixel/audio clock rate |
US20040218624A1 (en) | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based closed loop video display interface with periodic status checks |
US20040221312A1 (en) | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Techniques for reducing multimedia data packet overhead |
US20040218599A1 (en) | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based video display interface and methods of use thereof |
US7487273B2 (en) | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
US7634090B2 (en) | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
-
2003
- 2003-12-02 US US10/727,131 patent/US7088741B2/en not_active Expired - Lifetime
-
2004
- 2004-04-05 TW TW093109369A patent/TW200500936A/zh unknown
- 2004-04-07 EP EP04252056A patent/EP1473941A3/en not_active Withdrawn
- 2004-04-08 SG SG200401969-1A patent/SG141227A1/en unknown
- 2004-04-16 KR KR1020040026010A patent/KR20040094608A/ko not_active Application Discontinuation
- 2004-04-28 JP JP2004133593A patent/JP2004350266A/ja not_active Withdrawn
- 2004-04-30 CN CNA2004100385462A patent/CN1592387A/zh active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767777B2 (en) | 2003-05-01 | 2014-07-01 | Stmicroelectronics, Inc. | Compact packet based multimedia interface |
US7711878B2 (en) * | 2004-05-21 | 2010-05-04 | Intel Corporation | Method and apparatus for acknowledgement-based handshake mechanism for interactively training links |
JP2008193168A (ja) * | 2007-01-31 | 2008-08-21 | Toshiba Corp | 映像通信装置、映像通信システム及び映像通信方法 |
JP2008278488A (ja) * | 2007-04-26 | 2008-11-13 | Genesis Microchip Inc | 小型のパケットベース・マルチメディア・インターフェース |
US9668017B2 (en) | 2007-11-13 | 2017-05-30 | Sony Corporation | Display apparatus, video signal transmission method for display apparatus, transmitting apparatus, and transmission method of video signal |
US9462331B2 (en) | 2007-11-13 | 2016-10-04 | Sony Corporation | Display apparatus, video signal transmission method for display apparatus, transmitting apparatus, and transmission method of video signal |
KR20110058740A (ko) * | 2008-03-27 | 2011-06-01 | 시너칩 컴퍼니 리미티드 | 통신 시스템, 하이브리드 링크, 통신 노드, 통신 방법과, 송신 및 수신 방법 |
US9030976B2 (en) | 2008-03-27 | 2015-05-12 | Silicon Image, Inc. | Bi-directional digital interface for video and audio (DIVA) |
JP2011515999A (ja) * | 2008-03-27 | 2011-05-19 | シナーチップ カンパニー、リミテッド | 映像音声用双方向デジタル・インタフェース(DiiVA) |
KR101585065B1 (ko) * | 2008-03-27 | 2016-01-15 | 실리콘 이미지, 인크. | 통신 시스템, 하이브리드 링크, 통신 노드, 통신 방법과, 송신 및 수신 방법 |
JP2010041091A (ja) * | 2008-07-31 | 2010-02-18 | Onkyo Corp | 画像送信装置およびそのプログラム |
US9685785B2 (en) | 2008-12-11 | 2017-06-20 | Lattice Semiconductor Corporation | Power delivery over digital interaction interface for video and audio (DiiVA) |
US8813159B2 (en) | 2010-12-17 | 2014-08-19 | Panasonic Corporation | Data transmission device and data transmission control device |
WO2012081170A1 (ja) | 2010-12-17 | 2012-06-21 | パナソニック株式会社 | データ伝送装置及びデータ伝送制御装置 |
JP2014510331A (ja) * | 2011-01-25 | 2014-04-24 | シリコン イメージ,インコーポレイテッド | 単一クロックドメイン内のディープカラー映像の変換及び処理 |
JP2013003274A (ja) * | 2011-06-14 | 2013-01-07 | Toshiba Corp | 電子機器、表示パネル制御装置および表示パネル制御方法 |
US9761197B2 (en) | 2014-10-30 | 2017-09-12 | Fujitsu Component Limited | Communication device |
JP2015133732A (ja) * | 2015-02-25 | 2015-07-23 | ソニー エスパナ,エス.エー. | 受信装置および信号受信方法 |
KR20190138394A (ko) * | 2018-06-05 | 2019-12-13 | 삼성전자주식회사 | 디스플레이 장치 및 그것의 인터페이스 동작 |
KR102577236B1 (ko) | 2018-06-05 | 2023-09-12 | 삼성전자주식회사 | 디스플레이 장치 및 그것의 인터페이스 동작 |
Also Published As
Publication number | Publication date |
---|---|
CN1592387A (zh) | 2005-03-09 |
US7088741B2 (en) | 2006-08-08 |
KR20040094608A (ko) | 2004-11-10 |
SG141227A1 (en) | 2008-04-28 |
TW200500936A (en) | 2005-01-01 |
US20040218627A1 (en) | 2004-11-04 |
EP1473941A3 (en) | 2008-04-16 |
EP1473941A2 (en) | 2004-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588606B2 (ja) | マルチメディアインターフェース | |
KR101399780B1 (ko) | 컴팩트 패킷 기반 멀티미디어 인터페이스 | |
KR101483794B1 (ko) | 멀티미디어 인터페이스 | |
US7424558B2 (en) | Method of adaptively connecting a video source and a video display | |
US7068686B2 (en) | Method and apparatus for efficient transmission of multimedia data packets | |
US7733915B2 (en) | Minimizing buffer requirements in a digital video system | |
JP2004350266A (ja) | ビデオモニタのトレーニングのための補助チャネルの使用 | |
US7620062B2 (en) | Method of real time optimizing multimedia packet transmission rate | |
EP1473932A2 (en) | Packet based video display interface and methods of use thereof | |
EP1473701A2 (en) | Video interface arranged to provide pixel data independent of a link character clock | |
EP1473700A2 (en) | Enumeration method for the link clock rate and the pixel/audio clock rate | |
EP1473699A2 (en) | Packed based closed loop video display interface with periodic status checks | |
EP1473697A2 (en) | Techniques for reducing multimedia data packet overhead | |
EP1473695A2 (en) | Method of adaptively connecting a video source and a video display | |
JP2005173553A (ja) | パケット式ストリームトランスポートスケジューラ及びその使用方法 | |
JP2009020491A (ja) | パケットベース・ビデオディスプレイ・インターフェースにおける計算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090313 |