CN1592387A - 利用辅助信道对视频监视器训练 - Google Patents

利用辅助信道对视频监视器训练 Download PDF

Info

Publication number
CN1592387A
CN1592387A CNA2004100385462A CN200410038546A CN1592387A CN 1592387 A CN1592387 A CN 1592387A CN A2004100385462 A CNA2004100385462 A CN A2004100385462A CN 200410038546 A CN200410038546 A CN 200410038546A CN 1592387 A CN1592387 A CN 1592387A
Authority
CN
China
Prior art keywords
link
video
training
auxiliary channel
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100385462A
Other languages
English (en)
Inventor
O·科巴亚施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Microchip Inc
Original Assignee
Genesis Microchip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Microchip Inc filed Critical Genesis Microchip Inc
Publication of CN1592387A publication Critical patent/CN1592387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Communication Control (AREA)
  • Television Systems (AREA)

Abstract

一种在具有双向辅助信道和单向主链路的系统中建立稳定的主链路的方法，其中该双向辅助信道被安排用来在视频源和视频显示器之间以及在视频显示器和视频源之间传送信息，该单向主链路被安排用来从视频源到视频显示器传送多个多媒体数据分组。此方法是在主信道上开始从视频发送机到视频接收机传输多媒体数据分组流之前，通过执行在辅助信道上进行的链路训练会话来进行的，以便建立稳定的主链路。

Description

利用辅助信道对视频监视器训练
技术领域
[0001]本发明涉及显示设备。更具体地，本发明涉及适合于耦合视频源到视频显示设备的数字显示接口。
背景技术
[0002]当前，视频显示技术被分成模拟类型显示设备(诸如阴极射线管)和数字类型显示设备(诸如液晶显示器或者LCD、等离子体屏幕等等)，每个显示设备必须由特定的输入信号驱动以便成功地显示图像。例如，典型的模拟系统包括模拟信源(诸如个人计算机、DVD唱机等等)，该模拟信源经由通信链路直接耦合到显示设备(有时被称为视频接收器(video sink))。此通信链路典型地采取本领域技术人员所周知的电缆的形式(诸如PC情况下的模拟VGA电缆，换句话说被称为VGA DB15电缆)。例如，VGA DB15电缆包括15根引线，每个引线安排来传送特定的信号。
[0003]VGA DB15的一个优势是由于大规模和不断扩大的安装基数，该电缆具有通用特性。只要如上所述的模拟系统占主导地位，那么不使用任何其他电缆形式而使用VGA DB15是有诱惑力的。
[0004]然而，近年来，数字系统的爆炸性增长使得更加需要利用诸如数字视频接口(DVI)电缆之类的具有数字能力的电缆。众所周知，DVI是由数字显示工作组(DDWG)创建的数字接口标准。数据是通过利用转换最小化差分信令(TMDS)协议进行发送的，从PC图形子系统向显示器提供数字信号。DVI处理超过160MHz的带宽，因此支持具有单组链路的UXGA和HDTV。
[0005]今天的显示器互连景观(landscape)包括用于桌式显示器互连应用的VGA(模拟)和DVI(数字)，和用于膝上计算机内部以及其他合一设备内部连接应用的LVDS(数字)。在某种程度上，图形IC厂商、显示控制器IC厂商、监视器制造厂和PC OEM以及桌面PC消费者必然在其设计，产品定义、制造、销售以及购买决定方面影响对接口的选择。例如，如果消费者购买了具有模拟VGA接口的PC，那么消费者必须购买模拟监视器或者这样的数字监视器，其中由VGA接口提供的模拟视频信号已经利用内嵌的模-数转换器(ADC)或者内置在特定监视器中的ADC进行数字化。
[0006]然而遗憾的是，分辨和训练一个特别的视频监视器的能力是非常缺乏的。
发明内容
[0007]在具有安排来在视频源和视频显示器之间和在视频显示器和视频源之间传送信息的双向辅助信道、以及安排来从视频源到视频显示器传送多个多媒体数据分组的单向主链路的系统中，建立稳定的主链路的一种方法。此方法是在主信道上开始从视频发送机到视频接收机传输多媒体数据分组流之前，通过在辅助信道上进行链路训练会话来进行的，以便建立稳定的主链路。
[0008]在另一实施例，公开了一种视频监视器训练系统，包括安排来在视频源和视频显示器设备之间以及在视频显示器和和视频源之间传送信息的双向辅助信道；安排来从多媒体源设备到多媒体接收器设备传送多个多媒体数据分组的单向主链路；主链路接收机单元，位于视频显示器中；和一个主链路发送机单元，位于每个都耦合到主链路的视频源处；辅助信道从机单元，耦合到辅助信道中，其中主链路接收机单元和辅助信道从机单元在监视器备用模式中每个都完全处在电空闲状态，其中当检测到热插事件时，系统移到显示状态，此时辅助信道从机单元接通，主链路发送机单元响应接收机链路性能读取命令，训练模式(training pattern)单元，安排来产生发送机在训练阶段使用的训练模式以便调整基于每个训练阶段结果进行刷新的一个均衡器。
[0009]在另一实施例，公开了在系统中用于建立稳定的主链路的计算机程序产品，该系统具有安排来在视频源和视频显示器之间和在视频显示器和视频源之间传送信息的双向辅助信道、以及安排来从视频源到视频显示器传送多个多媒体数据分组的单向的主链路。计算机程序产品包括：计算机代码，在主信道上开始从视频源到视频接收机传输多媒体数据分组流之前，通过利用在辅助信道上进行的链路训练会话来建立稳定的主链路。
附图说明
图1表示根据本发明一个实施例的交叉平台显示接口100的概括表述。
图2A-2C举例说明了根据本发明若干实施例的一个视频接口系统，用于连接视频源和视频显示单元。
图3表示根据本发明一个实施例的示范性主链路速率。
图4A表示根据本发明实施例的主链路数据分组。
图4B表示根据本发明实施例的主链路分组报头。
图5A表示根据本发明实施例安排为提供子分组附件(enclosure)和多路分组复用的系统。
图5B表示图5A所示系统的另一实现。
图6表示作为图5所示例子的多路复用主链路数据流(具有三个流的链路业务量实例)的高级示意图。
图7表示根据本发明的数据流的另一例子。
图8表示根据本发明实施例的另一多路复用数据流的例子。
图9A表示根据本发明实施例的代表性子分组。
图9B表示根据本发明实施例的代表性主链路数据分组。
图10表示有选择地刷新图形图像的一个例子。
图11表示根据本发明一个实施例的典型的链路训练模式。
图12举例说明根据本发明实施例的系统的逻辑分层。
图13表示根据本发明实施例使用8B/10B的示范性特殊字符映像。
图14表示根据本发明实施例的示范性曼彻斯特II编码方案。
图15表示根据本发明实施例的代表性的辅助信道电气子层。
图16表示根据本发明实施例的代表性的主链路电气子层。
图17表示根据本发明实施例的代表性连接器。
图18表示根据本发明实施例的源状态示意图。
图19表示根据本发明实施例的显示状态示意图。
图20-24举例说明了本发明多种基于计算机的实现，其中，图20是具有专用DD-Express连接器的PCI Express母板，图21是具有无源连接器卡的PCI Express母板，图22是内插DD-Express图形卡的PCI Express母板，图24是安装在Legacy总线槽上的Legacy图形加速器总线发送机，它将数字扫描光栅数据/定时信号转换成主链路数据流。
图25表示详述一个处理过程的流程图，该处理用于确定根据本发明实施例的接口的工作模式。
图26表示具体描述一个处理的流程图，该处理用于根据本发明的某些方面提供实时视频图像质量检验。
图27表示根据本发明实施例的用于链路建立处理的流程图。
图28表示根据本发明实施例的用于详述执行训练会话处理的流程图。
图29举例说明了用来实现本发明的计算机系统。
具体实施方式
[0010]现在将参考本发明特定实施例，所述实施例的例子在附图中说明。虽然将结合此特定实施例进行描述，但很应该理解，它并不打算将本发明限制在所述的实施例。相反，它打算覆盖可以包括在由所附权利要求书定义的精神和范围之内的各种替换物、改进型和等效物。
[0011]本发明的接口是点到点、基于分组、即插即用、串联的数字显示接口，适用于但不局限于桌面监视器和笔记本/合一PC内部提供LCD连接、包括HDTV显示等等的用户电子显示设备的开放和可升级的数字显示接口。不同于发送诸如Vsync、Hsync，DE等等的单个视频光栅加定时信号的常规显示接口，本发明的接口提供了多数据流分组传送系统，它能够以建立在物理链路内部的″虚拟管道″的形式同时传送一个或多个分组数据流。
[0012]例如，图1表示根据本发明实施例的基于交叉平台分组的数字视频显示接口100的概括表述。接口100利用物理链路106(也被称为管道)将发送机102连接到接收机104。在所述实施例中，发送机102接收若干数据流108-112，如果必要的话，将数据流中的每个打包为相应数目的数据分组114。这些数据分组接着形成相应的数据流，每个数据流通过相关联的虚拟管道116-120流通到接收机104。应该注意，每个虚拟链路的链路速率(即数据分组传送速率)可以为特定的数据流优化，导致物理链路106传送每个都具有相关链路速率(每个速率可以是彼此不同的，这取决于该特定的数据流)的数据流。数据流110-114能够采取许多形式，诸如视频、图形、音频等等。
[0013]典型地，当信源是视频源时，数据流110-114包括具有任何数量和类型的公知格式的多种视频信号，诸如复合视频、串行数字、并行数字、RGB或者消费者数字视频。如果信源102包括某种形式的模拟视频源，例如模拟电视、照相机、模拟VCR、DVD唱机、录像摄像机、激光唱片唱机、TV调谐器、机顶盒(具有卫星DSS或者电缆信号)等等，那么视频信号可以是模拟视频信号。信源102还可以包括数字图像源，例如数字电视(DTV)、数字式照相机等等。数字视频信号可以是任何数量和类型的公知的数字格式，诸如SMPTE274M-1995(1920×1080分辩率、逐行或者隔行扫描)、SMPTE 296M-1997(1280×720分辩率、逐行扫描)，以及标准480逐行扫描视频。
[0014]在其中信源102提供模拟图像信号的情况下，模-数转换器(A/D)将模拟电压或者电流信号转换为离散的一系列数字编码数字(信号)，在此处理中形成适合于数字处理的适当数字图像数据字。可以使用多种A/D转换器的任何一种。举例来说，其他A/D转换器包括例如由Philips、TexasInstrument、AnalogDevices、Brooktree等等制造的转换器。
[0015]例如，如果数据流110是模拟型信号，包括在或者耦合到发送机102的模-数转换器(未显示)将数字化该模拟数据，接着由打包器打包，该打包器将该数字化数据流110转换为若干数据分组114，每个数据分组将利用虚拟链路116被传输到接收机104。然后，接收机104通过适当地将数据分组114重新组合为其原始格式，重新构成数据流110。应该注意，链路速率与本地数据流速率无关。唯一的必要条件是物理链路106的链路带宽要比该被发送的数据流的合计带宽宽。在所描述的实施例中，输入数据(诸如视频数据情况下的像素数据)基于数据映射定义封装在相应的虚拟链路中。通过这种方式，物理链路106(或者任何构成的虚拟链路)不是每一链路字符时钟传送一个像素数据，如同诸如DVI之类的常规互连那样。
[0016]通过这种方式，接口100提供可升级的媒介，不仅传送视频和图形数据，而且传送可能需要的音频和其他应用数据。此外，本发明支持热插事件检测并自动将物理链路(或者管道)设置为最优的传输率。本发明对适合于多重平台的所有显示器提供低引线数、纯粹的数字显示互连。这样的平台包括显示器主机、膝上/合一和HDTV以及其他用户电子设备应用。
[0017]除了提供视频和图形数据之外，显示器定时信息可以嵌入此数字流，基本上提供理想和瞬时的显示校准，避免对像″自动调准″等等特征的需要。本发明接口基于分组的特性提供了可升级性以支持多重的数字数据流，诸如用于多媒体应用的多路视频/图形流和音频流。此外，可以提供用于外设附件和显示控制的通用串行总线(USB)传送而不需要另外的电缆。
[0018]下面将论述本发明的显示接口的其他实施例。
[0019]图2举例说明基于图1所示系统100的系统200，用于连接视频源202和视频显示单元204。在此举例说明的实施例中，视频源202可以包括数字图像(或者数字视频源)206和模拟图像(或者模拟视频源)208之一或两者。在数字图像源206的情况下，数字数据流210提供给发送机102，而在模拟视频源208的情况下，A/D转换器212耦合到它，将模拟数据流213转换为相应的数字数据流214。此数字数据流214然后由发送机102以几乎相同的方式处理为数字数据流210。显示单元204可以是模拟类型显示器或数字类型显示器，或者在某些情况下既可以处理提供给它的模拟信号也可以处理提供给它的数字信号。在任何情况下，显示单元204包括将接收机104与显示器218对接的显示接口216，和模拟类型显示器情况下包括D/A转换器220。在此描述的实施例中，视频源202可以采取许多形式(诸如个人台式计算机、数字或模拟TV、机顶盒等等)，而视频显示单元104可以采取视频显示的形式(诸如LCD类型显示器、CRT类型显示器等等)。
[0020]然而不管视频源或视频接收器的类型如何，各种数据流在通过视频源202和视频显示204之间的物理链路106发送之前被数字化(如果必要)和打包，该物理链路包括用于等时数据流的单向主链路222和用于链路建立以及其它数据业务量(诸如各种链路管理信息、通用串行总线(USB)数据等等)的双向辅助信道224。
[0021]主链路222由此能够同时发送多个等时数据流(诸如多个视频/图形流和多信道音频流)。在此描述的实施例中，主链路222包括多种不同的虚拟信道，每个虚拟信道能够以每秒几千兆位(Gbps)的速率传送等时数据数据流(诸如未压缩的图形/视频和音频数据)。因此，以逻辑观点来看，主链路222表现为单个物理管道，并且在此单独的物理管道之内能够建立多个虚拟管道。通过这种方式，逻辑数据流不分配给物理通道，而是在其自己的逻辑管道(即上述的虚拟信道)中携带每个逻辑数据流。
[0022]在此描述的实施例中，主链路222的速度或传送速率可以调整以便补偿链路条件。例如，在一个实现中，主链路222的速度能够在接近每信道大约1.0Gbps的最低速到大约2.5Gbps的范围内以大约0.4Gbps的增量进行调整(见图3)。在每信道2.5Gbps时，主链路222能够在单个信道上支持具有每个像素18比特的色浓度的SXGA 60Hz信号。应当注意，信道数目的减少不仅降低了互连成本，而且还降低了功耗，而功耗对于诸如便携式设备之类功率灵敏的应用设备而言是一个重要因素(和所希望的)。然而，通过将信道数目增加到四个，在没有数据压缩时，主链路222能够支持60Hz的每像素24比特色浓度的WQSXGA(3200×2048图象分辨率)，或60Hz的每像素18比特色浓度的QSXGA(2560×2048)。即使在最低速率每信道1.0Gbps时，只需要两个信道支持未压缩的HDTV(即1080i或720p)数据流。
[0023]在此描述的实施例中，选择其带宽超过此构成的虚拟链路合计带宽的主链路数据速率。发送给此接口的数据以其本来的速率到达发送机。接收机104之内的时基恢复(TBR)单元226利用嵌入在主链路数据分组中的时间戳，重新产生此数据流的原始本来速率。然而应当指出，对于图2B所示的适当配置的数字显示设备232来说，时基恢复不是必要的，因为显示数据以此链路字符时钟速率被发给此显示驱动器电子设备，从而极大地减少了所需的信道数目，相应地减少了显示器的复杂性和成本。例如，图2C说明以无时基恢复方式配置的一个示范性LCD显示板232，因为显示数据实质上沿管道进入各种列驱动器234，列驱动器234与行驱动器236组合以便驱动从阵列240中选择的显示元素238。
[0024]其他实施例描述了对于链路速率和像素/音频时钟速率的简单枚举方法。已经考查和理解到：现有的所有标准的像素/音频时钟频率是以下主振频率的子集：
                23.76GHz＝210×33×57×111Hz这意味着像素(或音频)时钟速率能够以四个参数A、B、C和D表示为：
           像素时钟速率＝2A*3B×5C×11D
           A＝4比特、B＝2比特、C＝3比特和D＝1比特。
[0025]即使对于一个其链路速率(对于使用诸如8B/10B字符之类的10比特字符的链路，其链路速率是串行链路比特率/10)可以不同于像素时钟速率的链路，在以这四个参数A′、B′、C′和D′定义链路速率时有一个好处：好处是简化了从链路时钟中重新产生像素/音频时钟。例如，假定链路速率被设置为A′＝6、B′＝3、C′＝7、和D′＝0，则相应的链路速率是135MHz。然而，假定像素时钟速率被设置为A＝8、B＝3、C＝6和D＝0(＝108MHz)，那么像素时钟可以从链路时钟中产生，因为像素时钟速率等于链路速率*22/51。
[0026]回过来参看需要时基恢复那些系统，时基恢复单元226可以实现为数字时钟合成器。对于未压缩的视频流，时间戳存储在分组报头中，如以下更详细地描述的，它是20比特的值。对于给定的流，20比特中的四个比特连续地存储在每个报头(TS3-0、TS7-4、TS11-8、TS15-12、TS19-16)。原始的数据流频率(Freq_native)从链路字符时钟频率(Freq-_link-char)中获得：
等式(1)Freq_native＝Freq_llnk_char*(TS19-0)/220
[0027]发送机102通过在链路字符时钟频率周期的220个循环中统计原始数据流时钟的数目来产生此时间戳。计数器刷新链路字符时钟的每220循环的值。由于这两个时钟彼此异步，时间戳值将随着时间改变1。在刷新之间，发送机102将重复地发送给定分组流的报头中的相同时间戳。时间戳值的突然改变(改变1个计数以上)可以被接收机解释为该数据流源不稳定条件的一个指示。
[0028]应当注意到，对于音频流来说没有传递时间戳。在这种情况下，源设备通知显示设备该音频采样率和每个采样的比特位数。通过根据等式(2)和链路字符速率确定音频速率，显示设备再生了原始音频流速率。
等式(2)Audiorate＝(audiosamplerate)×(#bitspersample)×(#channels)
[0029]图4A所示的主链路数据分组400包括如图4B所示的主链路分组报头402，该报头由16比特构成，其中比特3-0是流ID(SID)(表明最大数据流计数是16)，比特4是时间戳(TS)LSB。当比特4等于1时，此分组报头具有最低位有效的4比特时间戳值(只用于未压缩的视频信息流)。比特5是一个视频帧序列比特，起帧计数器的最低有效比特的作用，比特5在视频帧边界从″0″触发到″1″或从″1″触发到″0″(只能使用未压缩的视频数据流)。比特7和6被保留而比特8至10是一个4比特CRC(循环冗余码校验)，用于检查上述的八个比特中的错误。比特15-12是时间戳/流ID反转(Inversion)，对于未压缩的视频(TSP/SIDn)，它们用作20比特时间戳值的4个比特。
[0030]本发明接口的优点之一是具有复用不同数据流的能力，每个不同的数据流可以是不同的格式，也具有包括多种子分组的某些主链路数据分组。例如，图5表示一个系统500，安排来按照本发明的实施例提供子分组附件和多路分组复用。应当注意，系统500是图2所示系统200的一个特定实施例，因此不应该看作是限制本发明的范围或意图。系统500包括发送机102内的一个数据流源多路复用器502，用于将追加数据流504的流1与数据流210组合以形成多路复用的数据流506。此多路复用的数据流506然后转送到链路层多路复用器508，多路复用器508组合任何多种数据流以便形成多路复用的主链路流510，该主链路流510由多个数据分组512形成，其中一些数据分组可以包括附随的任何多种子分组514。链路层解复用器516基于流ID(SID)和相关的子分组报头将此多路复用的数据流510分离为其构成的数据流，同时数据流接收器解复用器518进一步拆分包含在子分组中的追加数据流的流1。
[0031]图6表示当在主链路222上多路复用三个流时，多路复用的主链路流600作为图5所示的流510的一个例子的高级示意图。此示例中的这三个流是：UXGA图形(流ID＝1)、1280×720p视频(流ID＝2)和音频(流ID＝3)。主链路分组400的小分组报头大小最小化了此分组开销，这会引起很高的链路效率。分组报头可以这样小的理由是，在主链路222上发送此分组之前，此分组属性是经由辅助信道224传递的。
[0032]一般而言，当主分组流为未压缩视频时，子分组附件是有效的方案，这是因为未压缩的视频数据流具有对应于视频消隐周期的数据空闲周期。因此，由未压缩视频流形成的主链路业务量在此期间将包括一系列无效的特殊字符分组。通过利用复用各种数据流的能力，当源数据流是视频数据流时，本发明的某些实现使用各种方法补偿主链路速率和像素数据速率间的差异。例如，如图7说明的，像素数据速率是0.5Gb/sec，使得每2ns发送一比特像素数据。在此示例中，链路速率已经调整到1.25Gb/sec，使得每0.8ns发送一比特像素数据。在这里，发送机102在如图8说明的像素数据之间散步特殊字符。两个特种字符安排在第一比特像素数据P1和第二比特像素数据P2之间。这些特殊字符使得接收机104辨别像素数据的每个比特。在像素比特之间散步这些特殊字符也创建了允许链路维持同步的一个稳定的数据流。在此示例中，这些特殊字符是零字符。由于链路速率足够快速，这种方法不需要线路缓冲器，只有一个小的FIFO。然而，在接收端重建这些视频信号需要相对更多的逻辑电路。接收机所需的是识别这些特殊字符什么时候开始和结束。
[0033]此散步方法的一个替代方法是使连续的像素数据比特与诸如零值之类的特殊字符进行交替。例如，P1至P4可以馈送到包括在发送机104之内的线路缓冲器，然后一个或多个零值可以馈送到此缓冲器直至可以得到更多的像素数据。这种实现需要有比上述散步方法相对较大的缓冲空间。在许多这样的实现中，装满线路缓冲器需要的时间会超过在线路缓冲器装满之后发送此数据的时间，这归因于较高的链路速度。
[0034]正如参考图5A讨论的，本发明接口的优势之一是不仅具有复用各种数据流的能力，而且还具有将多个子分组的任何一个封闭在一个特定主链路数据分组之内的能力。图9A表示按照本发明实施例的一个代表性的子分组900。子分组900包括子分组报头902，在此描述的实施例中，该报头是2个字节并伴随有SPS(子分组开始)特殊字符。如果装入子分组900的主链路数据分组包含除子分组900之外的分组有效载荷，那么此子分组900的末尾必须被标记SPE(子分组终止)特殊字符。否则，主分组的末尾(在图9B所示示例中，通过随后的COM字符指示)标记了子分组902和它被装入的主分组二者的末尾。然而，当装入子分组的主分组没有有效载荷时，子分组不需要以SPE结束。图9B表示按照本发明的实施例在主链路分组之内的一个示范性子分组格式。应当注意，报头字段和子分组有效载荷的定义取决于使用子分组902的特定应用简档。
[0035]子分组封入的一个特别有用的示例是有选择地刷新图10说明的一个未压缩的图形图像1000。整个帧1002的属性(总计水平的/垂直的、图像宽度/高度等等)将经由辅助信道224传递，因为只要流保持有效，该属性就保持恒定。在选择的刷新操作中，每个视频帧只更新图像1000的一部分1004。由于直角坐标的值每个帧间有变化，每帧必须发送更新的矩形(即部分1004)的四个X-Y坐标。另一例子是传输用于256色图形数据所需的色彩查找表(CLUT)数据，其中8比特像素数据是此256入口CLUT的一个入口，CLUT内容必须动态地更新。
[0036]此单个双向辅助信道224对于链路建立有用的多种支持功能提供一个输送管和支持主链路操作以便传送诸如USB业务量之类的辅助应用数据。例如，借助于此辅助信道224，显示设备可以通知源设备诸如同步丢失、丢弃分组和训练会话结果之类的事件(在下面描述)。例如，如果特定训练会话失败，那么发送机102基于预先选择的或者确定的失败训练会话的结果，调整主链路速率。通过这种方式，通过将可调整的高速主链路与相对低速和非常可靠的辅助信道组合，所创建的闭合回路则能考虑到在各种链路条件下的稳固操作。应当注意，在某些情况下(图5B所示实例)，逻辑双向辅助信道520可以利用主链路222的带宽部分522来建立，以便从源设备202向接收器设备204传送数据，并从接收器设备204向源设备202单向返回信道524。在某些应用中，使用此逻辑双向辅助信道可以比使用图5A描述的半双工双向信道更令人称心。
[0037]在开始传输实际的分组数据流之前，发送机102通过链路训练会话建立稳定的链路，链路训练会话在概念上类似于调制解调器的链路建立。在链路训练期间，主链路发送机102发送预定义的训练模式，以便接收机104可以确定是否它能够取得坚固的比特/字符锁定。在此描述的实施例中，发送机102和接收机104之间的训练相关的握手过程在辅助信道进行。根据本发明的实施例，链路训练模式的例子如图11所示。正如举例说明的，在训练会话期间，阶段1代表最短的游程长度，而阶段2是最长的游程长度，它由接收机用来最优化均衡器。在阶段3，只要链路质量合理，则完成比特锁定和字符锁定两者。典型地，训练周期大约10毫秒，其中，发送大约107比特数据。如果接收机104没有完成坚固的锁定(solidlock)，就经由辅助信道224通知发送机102，发送机102则降低链路速率并重复此训练会话。
[0038]除了提供训练会话输送管以外，辅助信道224还能够用于传送所述的主链路分组数据流描述，从而大大降低了主链路222上的分组传输开销。此外，辅助信道224能够配置为传送扩展显示标识数据(EDID)信息，取代了所有监视器上都可发现的显示数据信道(DDC)。(EDID是VESA标准数据格式，包含有关监视器及其性能的基本信息，包括销售商信息、最大图像大小、色彩特性、厂家预置时间、频频率范围限制以及用于监视器名字的字符串和序号。此信息存储在显示器中，用来经由DDC与系统通信，DDC位于监视器和个人计算机图形适配器之间。系统将这些信息用于配置目的，所以监视器和系统就能够一起工作)。在被称为扩展协议模式的模式中，辅助信道能够传送异步和等时的分组两者，这些分组是支持诸如键盘、鼠标和麦克风之类的另外的数据类型所需的。
[0039]图12举例说明了根据本发明实施例的系统200的逻辑分层1200。应该注意，虽然确切的实施可能依据应用程序改变，但是，信源(诸如视频源202)通常由包括发送机硬件的源物理层1202、包括多路复用硬件和状态机(或者固件)的源链路层1204、和诸如音频/视频/图形硬件和相关软件之类的数据流源1206所形成。类似地，显示设备包括物理层1208(包括多种接收机硬件)、包括解复用硬件和状态机(或者固件)的接收器链路层1210和包括显示/定时硬件和可选固件的数据流接收器1212。源应用简档层1214定义了这样的格式，借助于此格式信源与链路层1204通信，类似地，接收器应用简档层1216定义了这样的格式，借助于此格式接收器1212与接收器链路层1210通信。
[0040]现在将更详细地讨论各个层。
源设备物理层
[0041]在此描述的实施例中，源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。此电气子层1202-1包括用于接口初始化/操作的所有电路，诸如热插拔检测电路、驱动器/接收机/终端电阻器、并串/串并转换、和支持扩频的PLL。逻辑子层1202-2包括用于打包/拆包、数据加扰/解扰、用于链路训练的模式生成、时基恢复电路和诸如8B/10B(按照ANSI X3.230-1994第11条中规定)和曼彻斯特I1之类的数据编码/解码，其中8B/10B为主链路222提供256个链路数据字符和12个控制字符(图13表示了其中一个例子)，曼彻斯特I1用于辅助信道224(见图14)。
[0042]应该注意，例如在专利号为4,486,739的美国专利中描述了8B/10B编码算法，该专利在此引入作为参考。正如本领域技术人员熟知的，8B/10B码是一种将8位数据块编码为10位码字以便串行传输的分组码。此外，8B/10B传输码将随机的1和0的一字节宽的数据流转换为1和0的具有最大游程长度为5的直流平衡数据流。这样的码提供了足够的信号变换以便由诸如收发信机110之类的接收机起动可靠的时钟恢复。而且，对于光纤和电磁有线连接来说，直流平衡数据流被证明是有利的。串行流中1和0的平均数维持在相等或者几乎相等的水平上。8B/10B传输码跨越6和4比特块边界强迫1和0数目之间的差别为-2、0，或者2。此编码方案还实现了用于信令的辅助码，被称为指令码。
[0043]应该注意，为了避免由未压缩显示数据展现的重复位组合模式(从而减少EMI)，在主链路222上发送的数据在8B/10B编码之前首先进行加扰。除训练分组和特殊字符之外的所有数据将会被加扰。借助于线性反馈移位寄存器(LFSR)来实现加扰功能。当数据加密起动时，LFSR种子的初始值取决于加密密钥集。如果是没有加密的数据加扰，那么初始值将是固定的。
[0044]由于数据流属性是在辅助信道224上发送的，那么主链路分组报头充当数据流标识号，从而大大降低了开销并最大化了链路带宽。还应该注意的是，主链路222和辅助链路224两者都不具有独立的时钟信号线路。通过这种方式，主链路222和辅助链路224上的接收机对数据进行抽样并从输入数据流中提取时钟。由于辅助信道224是半双工双向的并且业务量方向经常改变，所以，对于接收机电气子层中的任何锁相环(PLL)电路的快速锁相都是重要的。因此，由于曼彻斯特II(MI1)码的频繁和均匀的信号变换，辅助信道接收机相位的PLL锁定如16个数据周期那样少。
[0045]在链路建立时间，主链路222的数据速率是通过在辅助信道224上使用握手过程进行协商的。在这个过程中，已知的训练分组集以最高链路速度经主链路222发送。成功或者失败经由辅助信道224传回到发送机102。如果训练失败，主链路速率被降低并且训练一直重复到成功为止。通过这种方式，源物理层1102被使得对电缆问题更有抗击力，因此更加适合于外部主机监视应用。然而，不同于常规显示接口，主信道链路数据速率从像素时钟频率中分隔出。设置链路数据速率，以致链路带宽超过发送流的合计带宽。
源设备链路层
[0046]源链路层1204处理链路初始化和管理。例如当从源物理层1202中接收到监视器加电或连接监视器电缆时产生的热插检测事件时，源设备链路层1204经过在辅助信道224上交换来评价接收机的能力，以确定由训练会话确定的最高主链路数据速率、接收机的时基恢复单元数目、两端的可用缓冲区大小、USB扩展的可用性，然后通知数据流源1206相关的热插事件。此外，按数据流源1206的请求，源链路层1204读取显示器性能(EDID或等效物)。在正常操作期间，源链路层1204经过辅助信道224发送属性给接收机104，通知数据流源1204主链路222是否具有充足的资源来处理请求的数据流，通知数据源1204诸如sync丢失和缓冲区溢出之类的链路故障事件，并经过辅助信道224向接收机发送由数据源1204递交的MCCS命令。源链路层1204和数据流源/接收器之间的所有通信是使用应用简档层1214中定义的格式。
应用简档层(源和接收器)
[0047]通常，应用简档层定义了这样的格式，借助于此格式数据流源(或者接收器)将与相关链路层对接。应用简档层定义的格式被分成以下种类：应用独立的格式(用于链路状态查询的链路消息)和依赖应用的格式(主链路数据映射、接收机的时基恢复等式、和接收器性能/流属性消息子分组格式，如果能应用)。应用简档层支持以下色彩格式：24比特RGB、16比特RG2565、18比特RGB、30比特RGB、256色RGB(基于CLUT)、16比特CbCr422、20比特YCbCr422和24比特YCbCr444。
[0048]例如，显示设备应用简档层(APL)1214基本上是一个应用编程接口(API)，它描述主链路222上数据流源/接收器通信的格式，包括发送给接口100的数据表述格式或者从接口100接收的数据的表达格式。由于APL 1214的某些方面(诸如功率管理命令格式)为基准监控功能，这些方面对于接口100的所有利用是公共的。而其他诸如数据映射格式和数据流属性格式之类的非基准监控功能对于应用或者要发送的等时数据流是唯一的。无论是什么应用，数据流源1204查询源链路层1214，以确定主链路222是否能够在主链路222上开始传输任何分组流之前处理待定的数据流。
[0049]当确定主链路222能够支持该待定分组流时，数据流源1206发送流属性到源链路层1214，然后在辅助信道224上传输到接收机。这些属性是接收机用来识别特定流的分组以便从这些流中将原始数据恢复为数据流本来的数据速率的信息。数据流的属性取决于应用。
[0050]在主链路222上不能获得所需带宽的情况下，流源1214可能采取校正行动，例如降低图像刷新速率或者色浓度。
显示设备物理层
[0051]该显示设备物理层1216将显示设备链路层1210与显示设备APL 1216从用于链路数据传输/接收的信令技术隔离出来。主链路222和辅助信道224具有他们自己的物理层，每个都包括逻辑子层和包括连接器规范的电气子层。例如，该半双工、双向辅助信道224在图15所示链路的每个末端有发送机和接收机二者。辅助链路发送机1502由逻辑子层1208-1提供链路字符，然后进行串行化并被送到相应的辅助链路接收机1504。接收机1504进而又从辅助链路224接收串行化链路字符，并以链路字符时钟频率使这些数据去串行化。应注意到源逻辑子层的主要功能包括信号编码、打包、数据加扰(用于减少EMI)、和对于发送机端口的训练模式生成。然而对于接收机端口，接收机逻辑子层的主要功能包括信号解码、拆包、数据解扰和时基恢复。
辅助信道
[0052]辅助信道逻辑子层的主要功能包括数据编码和解码、数据的成帧/去帧，在辅助信道协议中存在有两个选项：独立协议(限于点到点布局的链路建立/管理职能)是一个简洁的协议，能够由链路层状态机或者固件来管理；扩展协议，支持其他诸如USB业务量之类的数据类型和诸如菊花链接收器设备之类的布局。应注意到，无论协议如何，数据编码和译码电路是相同的，而两个之间的数据成帧不同。
[0053]仍然参考图15，辅助信道电气子层包含发送机1502和接收机1504。发送机1502由逻辑子层提供链路字符，字符被串行化并发送出去。接收机1504从链路层接收串行化链路字符，并随后以链路字符时钟频率使它去串行化。辅助信道224的正负信号在如图所示的每个链路终端经由50欧姆终端电阻器接地。在所描述的实现中，激励电流根据链路条件可编程，并在大约8mA到大约24mA的范围变动，导致大约400mV到大约1.2V的范围Vdifferential-pp。在电气空闲模式中，正负信号两者都不被激励。当从电气空闲状态开始传输时，必须发送SYNC模式并重建链路。在该描述的实施例中，SYNC模式包含以时钟速率28倍的频率，继之以四个1的曼彻斯特II码触发辅助信道差动对信号。源设备中的辅助信道主机通过周期地驱动或者测量224的正负信号，检测热插和热拔事件。
主链路
[0054]在所描述的实施例中，主链路222支持离散的可变链路速率，它是本地晶振频率的整数倍数(参见图3中本地晶振频率为24MHz的一组代表性的链路速率)。如图16所示，主链路222(单向信道)在源设备处只有一个发送机1602，在显示设备处只有一个接收机1604。
[0055]如图所示，电缆1604采取的形式包括一组双绞线，每个红(R)、绿(G)、蓝(B)视频信号之一在典型的基于RGB色彩的视频系统(诸如基于PAL的电视系统)中提供。正如本领域技术人员所熟知的，双绞线电缆是包含两个彼此缠绕的独立绝缘线。一根线携带信号而另一根线接地并且吸引信号干扰。应注意到，在某些其它系统中，信号还可以是NTSC视频电视系统使用的信号的分量(Pb、Pr、Y)。在该电缆内部，每个双绞线被分别屏蔽。提供了+12V电源和地的两个引线。每个差动对的特性阻抗是100欧姆+/-20％。整个电缆也被屏蔽。在两端，这个外屏蔽和单独的屏蔽短路到连接器壳。连接器壳短路到源设备的地。如图17所示的连接器1700具有13个引线，一排中有一个引出线，该引出线与源设备末端上的连接器相同，也与显示设备末端上的连接器相同。源设备提供电源。
[0056]主链路222在两个末端被终止，由于主链路222是交流耦合，端接电压可以是0V(地)到+3.6V之间的任何值。在所述实现中，激励电流可根据链路条件编程，并在大约8mA到大约24mA的范围内变动，导致大约400mV到大约1.2V的范围Vdifferential-pp。利用训练模式为每个连接选择最小电压摆幅。为功率调节模式提供电气空闲状态。在电气空闲模式，正负信号两者都不被激励。当从电气空闲状态开始传输时，发送机必须进行训练会话，以便与接收机重建连接。
状态图
[0057]现在将按照如下所述的图18和19所示的状态图描述本发明。相应地，图18表示如下所述的源状态示意图。在断开状态1802，系统断开，此信源无效。如果信源启动，那么系统变换到备用状态1804，以适合于节电和接收机检测。为了检测是否有接收机存在(即插即用)，辅助信道被周期地脉冲激励(例如每10ms 1个脉冲)，在驱动期间测量终端电阻器的电压降。基于测量的电压降，如果确定接收机存在，那么系统变换到检测的接收机状态1806，表明接收机已经被检测，即热插事件已经被检测到。然而，如果没有检测到接收机，那么接收机检测继续进行直到接收机被检测到或者超时时间过去，如果有过的话。应该注意，有时候源设备可能选定″OFF ″状态，则不能进一步尝试显示检测。
[0058]如果在状态1806，显示器热拔事件被检测到，那么系统变换回到备用状态1804。否则，信源借助于正负信号驱动辅助信道，以便叫醒接收机和检验接收机的后续响应，如果有的话。如果没有接收到响应，那么接收机没有激起，并且信源保持在状态1806。然而，如果从显示器接收了信号，那么显示器唤醒，并且源准备读取接收机链路性能(诸如最大的链路速率、缓冲区大小、和时基恢复单元数目)，并且系统变换到主链路初始化状态1808，即将开始训练开始通告阶段。
[0059]此时，通过以设置的链路速率在主链路发送训练模式，开始一个训练会话并检验一个相关的训练状态。接收机为三个阶段的每个阶段设置通过/失败比特，并且当只检测到通过时，发送机将着手下一阶段，使得当检测到通过时，主链路准备好链路速率。此时，接口变换到正常操作状态1510，否则链路速率被降低并且重复此训练会话。在正常操作状态1810期间，信源继续周期地监视链路状态索引，如果失败，那么热拔事件被检测到，并且此系统变换到备用状态1804并等待热插检测事件。然而，如果检测到同步丢失，那么系统变换状态1808，用于主链路再起始事件。
[0060]图19表示如下所述的显示器状态图1900。在状态1902，未检测到电压，显示器进入OFF状态。在备用模式状态1904，主链路接收机和辅助信道从机两者处于电气空闲状态，监视辅助信道从机端口的终端电阻器的对于预定电压的电压降。如果检测到电压那么辅助信道从机端口接通，表明有热插事件，系统移到显示状态1906，否则显示器保持在备用状态1904。在状态1906(主链路初始化阶段)，如果检测到显示器，那么辅助端口完全打开，发送机响应接收机链路性能读命令，显示器状态转移到1908，否则如果超过预定时段辅助信道没有激活，那么辅助信道从机端口置为备用状态1904。
[0061]在训练开始通告阶段期间，通进利用训练模式调整均衡器，显示器借助于发送机响应此训练开始，更新每个阶段的结果。如果训练失败，那么等待另一训练会话，如果训练通过，那么进入正常操作状态1910。如果超过预定时间(例如10ms)后辅助信道或者主链路(用于训练)没有激活，那么辅助信道从机端口设置为备用状态1904。
[0062]图20-24表示交叉平台显示接口交叉平台的特定实现。[0063]图20表示PC母板2000，具有板上图形引擎2002，合并到根据本发明的发送机2004中。应注意到发送机2004是图1所示的发送机102的特定的例子。在此描述的实施例中的，发送机2004利用双绞电缆线2010耦合显示器设备2010而耦合到安装在母板2000上的一个连接器2006(沿着连接器线路1700的方向)，母板2000进而又连接到显示器设备2008。
[0064]正如现有技术中已知的，PCI Express(由加拿大SantaClara的Intel公司开发的)是高带宽、低引线数、串行的互连技术，还与现有PCI结构保持软件兼容。在此配置中，PCI Express端口被扩充到变为与交叉平台接口必要条件相适应，可以利用如图所示安装母板上的连接器而直接驱动显示设备。
[0065]在实际没有在母板上安装连接器的情况下，此信号可以经由PCIExpress母板的SDVO槽送回，并利用图21所示的无源卡连接器返回到PC背面。正如当前生成的内插图形卡的情况，内插的图形卡可以取代图23所示的板上图形引擎。
[0066]就笔记本应用程序而言，母板图形引擎上的发送机经内部电缆驱动，一个综合的接收机/TCON将直接驱动面板。对于最大经济合算的实现来说，接收机/TCON将安装在面板上，从而降低互连线的数目为8或者10根，如图24所示。
[0067]上述所有例子都假定为集成的发送机。然而，分别经由AGP或者SDVO槽使集成到PCI和PCIExpress环境，作为独立发送机的实现是相当可行的。独立发送机将允许输出数据流而不必在图形硬件或者软件方面产生任何变化。
流程图实施例
[0068]现在将按照若干流程图描述本发明的方法，每个流程图描述用于起动本发明的特定过程。具体地说，图25-29描述当单独或者以发明所述方面的任何组合使用时，若干相互关连的处理流程。
[0069]图25表示详述一个处理过程的流程图2500，该处理是用于确定根据本发明一个实施例的接口100的工作模式。在此流程里，如果视频和显示设备两个都是数字的，那么工作模式只设置为数字模式。否则，此工作模式将设置为模拟模式。应注意到这里的″模拟模式″可以包括常规VGA模式和增强型模拟模式两者，增强型模拟模式具有带有嵌入的校准信号和双向边带的差动模拟视频。下面将描述增强型模拟模式。
[0070]在步骤2502，询问视频源以便确定此视频源是否支持模拟或者数字数据。如果视频源只支持模拟数据，连接装置100的工作模式将设置为模拟(步骤2508)，然后流程将结束(步骤2512)。
[0071]如果视频源可以输出数字数据，流程继续到步骤2506。然后询问显示设备以确定该显示设备是否配置为接收数字数据。如果该显示设备只支持模拟数据，连接设备的工作模式将设置为模拟(步骤2508)，然后流程将结束(步骤2512)。否则，设备的工作模式设置为数字(步骤2510)。例如，处理器可以控制耦合设备内部的开关以设置数字模式。通常，只有当视频源和视频接收器两者都以相应的数字模式操作时，耦合设备才被配置为完全数字模式操作。
[0072]图26表示具体描述一个处理的流程图2600，该处理用于根据本发明的某些方面提供实时视频图像质量检验。在此例子中，由耦合到显示接口的处理器产生全部的确定处理2600。
[0073]在步骤2600，从视频源接收视频信号。然后，与接收的视频信号相关的视频源提供信号质量检验模式(步骤2602)。在步骤2604，基于质量测试模式产生误码率确定。然后，作出比特误码率是否大于门限值的一个确定(步骤2606)。如果确定比特误码率不大于门限值，那么产生是否还有视频帧的一个确定(步骤2614)。如果确定还有视频帧，那么流程回到步骤2600。否则流程结束。
[0074]然而，如果在步骤2606比特率误码率确定为大于该门限值，产生(2608)关于比特速率是否大于最低比特速率的一个确定。如果比特率大于最小比特率那么比特率被降低(步骤2610)，流程返回到步骤2606。如果比特率不大于最小比特率，那么该模式被转换为模拟模式(步骤2612)，流程结束。
[0075]图27表示根据本发明一个实施例的用于链路建立处理的流程图2700。流程2700通过接收热插检测事件通告开始2702。在2704，利用相关辅助信道产生主链路查询以确定最高数据速率、包括在接收机内的时基恢复单元的数目、和可用的缓冲区大小。接着，在2706，利用训练会话核实最大链路数据速率，在2708，告知数据流源该热插事件。在2710，利用辅助信道确定显示器的性能(例如利用EDID)，在2712，显示器响应该询问，在2714进而又产生主链路训练会话合并的结果。
[0076]接着，在2716，数据流源利用辅助信道(在2718)发送流属性到接收机，在2720，进一步通知数据流源该主链路是否能够支持请求数目的流。在2722，通过增加相关的分组报头形成各个数据分组，在2724，为若干源数据流的多路复用预定时间表。在2726，作出链路状态是否没有问题的一个确定。当该链路状态不好时，那么在2728通知此源链路故障事件，否则，在2730基于各个分组报头将链路数据流重建为本来的原始数据流。在2732，此重建的本来原始数据流接着流通到显示设备。
[0077]图28表示根据本发明一个实施例的用于详述执行训练会话处理的流程图2800。应注意到此训练会话流程2800是图25所述操作2506的一个实现。在2802开始训练会话，这是通过以设置的链路速率在主链路上发送训练模式到接收机而实现的。根据本发明的一个实施例，一个典型的链路训练模式如图11所示。正如举例说明的，在训练会话期间，阶段1代表最短的游程长度，而阶段2是最长的游程长度。接收机将使用这两个阶段来最佳化均衡器。在阶段3，只要链路质量合理，则完成比特锁定和字符锁定两者。在2804，接收机检验一个相关的训练状态，并基于此训练状态检验，在2806，接收机为三个阶段的每个阶段以及发送机设置通过/失败比特。在每个阶段，当只检测到通过时，接收机将着手进行下一阶段，在2810，如果接收机没有检测到通过时，那么此接收机降低链路速率并重复此训练会话。主链路准备好在2812检测到通过的链路速率。
[0078]图29举例说明用来实现本发明的计算机系统2900。计算机系统2900只是可以完成本发明的图形系统的一个例子。计算机系统2900包括中央处理单元(CPU)1510，随机存取存储器(RAM)2920，只读存储器(ROM)2925，一个或多个外设2930，图形控制器2960，主存储器设备2940和2950，以及数字显示单元2970。正如本领域技术人员众所周知的，ROM完成单方向传送数据和命令到CPU 2910，而RAM典型地以双向方式传送数据和指令。CPU 2910通常可以包括许多处理器。主存储器设备2940和2950两者可以包括任何适宜的计算机可读介质。辅助存储器介质880是典型的大容量存储器设备，还双向耦合到CPU 2910并提供附加的数据存储容量。大容量存储设备880是计算机可读介质，可以用来存储包括计算机代码、数据等等的程序。典型地，大容量存储器880是诸如硬盘或者磁带之类的存储介质，通常比主存储器2940、2950更慢。大容量存储设备880可以采取磁性的或者读带机或者某些其它众所周知的设备形式。将意识到，保持在大容量存储设备880内的信息在适当情况下可以以标准形式并入RAM2920部分作为虚拟内存。
[0079]CPU2910还耦合到一个或多个输入/输出设备890，输入/输出设备可以包括但不局限于这些设备，诸如视频监视器、跟踪球、鼠标、键盘、麦克风、触控式显示器、传感器卡阅读器、磁或者读带机、书写板、触针、语音或者手写识别、或者其他众所周知的输入设备，诸如其他计算机。最后，CPU2910利用通常在2995所示的网络连接，可以选择性地耦合到计算机或者电信网，例如Intemet网络或者intranet网络。借助于这样的网络连接，期待在执行上述所述方法步骤的过程中，CPU2910可以从网络接收信息，或者输出信息到网络。这样的信息往往表示为利用CPU2910执行的指令序列，可以从网络中接收以及输出到网络，例如以包括在载波中的计算机数据信号的形式。上述设备和材料对计算机硬件和软件技术领域的人员是完全熟知的。
[0080]图形控制器2960产生模拟图像数据和相应的基准信号，并提供这两者到数字显示单元2970。基于从CPU2910或者从外部编码(未表示)中接收的像素数据产生模拟图像数据。在一个实施例中，模拟图像数据为RGB格式，此基准信号包括本技术领域众所周知的VSYNC和HSYNC信号。然而，很清楚本发明可以用模拟图像、数据和/或其他格式的基准信号来实现。例如，模拟图像数据可以包括也具有相应时间基准信号的视频信号数据。
[0081]虽然本发明只描述了几个实施例，但应当理解，本发明可以包括许多其他特定形式而不脱离本发明的精神或范围。当前的例子被认为是说明性的而不是限制性的，本发明不限于在此给出的细节，而是可以在所附权利要求书连同其全部等效物的范围内进行修改。
[0082]虽然按照优选实施例描述了本发明，但是，其变更、置换和等效仍然落入本发明的范围。还应注意到，存在有许多可选择的方法能够实现本发明的处理和装置两者。因此希望本发明解释为包括所有这种变更、置换和等效都落入本发明的真实精神和范围。

Claims (16)

1.一种在具有双向辅助信道和单向主链路的系统中建立稳定的主链路的方法，其中该双向辅助信道被安排用来在视频源和视频显示器之间以及在视频显示器和视频源之间传送信息，该单向主链路被安排用来从视频源到视频显示器传送多个多媒体数据分组，所述方法包含：
在开始通过主信道从视频源到视频显示器传输多媒体数据分组流之前，
利用在辅助信道上进行的链路训练会话来建立稳定的主链路。
2.根据权利要求1所述的方法，进一步包含：
由主链路发送机发送一个预定义的训练模式；
根据所述训练模式来确定视频显示器是否能够完成坚固的比特/字符锁定，其中基本上在辅助信道执行视频源和视频显示器之间与链路训练相关的全部握手过程。
3.根据权利要求2所述的方法，其中，如果视频显示器不能完成坚固的比特/字符锁定，视频显示器经由辅助信道告知视频源。
4.根据权利要求3所述的方法，进一步包含：
由视频源降低链路速率；
重复此训练会话直到完成坚固的比特/字符锁定；和
如果不能完成坚固的比特/字符锁定，发送一个故障消息。
5.根据权利要求1所述的方法，其中，训练模式包括若干训练阶段，其中阶段1代表最短的游程长度，阶段2被接收机用来最佳化均衡，在阶段3，只要链路质量可接受，则完成比特锁定和字符锁定两者。
6.根据权利要求1所述的方法，其中，训练会话大约持续10ms时间，其中发送大约107比特的数据。
7.在具有视频源和视频显示器的视频系统中，一种基于分组的视频监视器训练仪，包含：
双向辅助信道，安排为在视频源和视频显示器设备以及视频显示器设备和视频源之间传送信息；
单向主链路，安排来从多媒体源设备到多媒体接收器设备传送多个多媒体数据分组；
位于视频显示器中的主链路接收单元和位于视频源处的主链路发送机单元，每个都耦合到主链路；
辅助信道从机单元，耦合到辅助信道，其中主链路接收机单元和辅助信道从机单元两者的每个在监视器备用模式中处于电空闲状态，其中当检测到热插事件时，此系统移到显示状态，此时辅助信道从机单元接通，主链路发送机单元响应接收机链路性能读命令；和
训练模式单元，安排来产生发送机在训练阶段使用的训练模式，以便调整一个均衡器，所述均衡器是基于每个训练阶段结果进行更新的。
8.根据权利要求7所述的训练仪，其中当训练失败时，开始另一训练会话。
9.根据权利要求8所述的训练仪，其中当训练会话通过时，显示器进行正常操作。
10.根据权利要求7所述的训练仪，其中当确定在预定时段内辅助信道没有激活时，那么辅助信道从机端口设置为备用状态。
11.一种在具有双向辅助信道和单向主链路的系统中建立稳定的主链路的计算机程序产品，其中该双向辅助信道被安排用来在视频源和视频显示器之间以及在视频显示器和视频源之间传送信息，该单向主链路被安排用来从视频源到视频显示器传送多个多媒体数据分组，包含：
计算机代码，在开始通过主信道从视频源到视频显示器传输多媒体数据分组流之前，
该计算机代码用于使用在辅助链路上执行的链路训练会话来建立稳定的主链路。
12.根据权利要求11所述的计算机程序产品，进一步包含
计算机代码，用于由主链路发送机发送预定义的训练模式；和
计算机代码，用于基于训练模式确定视频显示器是否能够完成坚固的比特/字符锁定，其中基本上在辅助信道执行视频源和视频显示器之间与链路训练相关的所有握手过程。
13.根据权利要求12所述的计算机程序产品，还包含，计算机代码，如果视频显示器不能完成坚固的比特/字符锁定，
该计算机代码用于经由辅助信道告知视频源。
14.根据权利要求13所述的计算机程序产品，进一步包含：
计算机代码，用于通过视频源降低链路速率；
计算机代码，用于重复此训练会话直到完成坚固的比特/字符锁定；和
计算机代码，如果不能完成坚固的比特/字符锁定，则用于发送一个故障消息。
15.根据权利要求11所述的计算机程序产品，其中，训练模式包括多个训练阶段，其中阶段1代表最短的游程长度，阶段2由接收机用来最佳化一个均衡，在阶段3，只要链路质量可接受，则完成比特锁定和字符锁定两者。
16.根据权利要求11所述的计算机程序产品，其中，训练会话大约持续10ms时间，其中发送大约107比特的数据。
CNA2004100385462A 2003-05-01 2004-04-30 利用辅助信道对视频监视器训练 Pending CN1592387A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US46780403P 2003-05-01 2003-05-01
US60/467804 2003-05-01
US47408403P 2003-05-28 2003-05-28
US47408503P 2003-05-28 2003-05-28
US60/474085 2003-05-28
US60/474084 2003-05-28
US50406003P 2003-09-18 2003-09-18
US60/504060 2003-09-18
US10/727131 2003-12-02
US10/727,131 US7088741B2 (en) 2003-05-01 2003-12-02 Using an auxilary channel for video monitor training

Publications (1)

Publication Number Publication Date
CN1592387A true CN1592387A (zh) 2005-03-09

Family

ID=32996578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100385462A Pending CN1592387A (zh) 2003-05-01 2004-04-30 利用辅助信道对视频监视器训练

Country Status (7)

Country Link
US (1) US7088741B2 (zh)
EP (1) EP1473941A3 (zh)
JP (1) JP2004350266A (zh)
KR (1) KR20040094608A (zh)
CN (1) CN1592387A (zh)
SG (1) SG141227A1 (zh)
TW (1) TW200500936A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917651B (zh) * 2005-07-08 2010-06-16 三星电子株式会社 传递图像信号和分组音频和辅助数据的传输系统及其方法
CN102655416A (zh) * 2011-03-04 2012-09-05 联咏科技股份有限公司 最小化传输差分信号接收器系统及其内建自我测试方法
CN101345039B (zh) * 2007-07-11 2013-01-02 创世纪微芯片公司 一种基于分组的显示接口
CN103262445A (zh) * 2010-12-17 2013-08-21 松下电器产业株式会社 数据传输装置及数据传输控制装置
US8645781B2 (en) 2011-02-23 2014-02-04 Novatek Microelectronics Corp. TMDS receiver system and BIST method thereof
CN112311727A (zh) * 2019-07-29 2021-02-02 杭州海康威视数字技术股份有限公司 无线传输视频的控制方法和系统

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415032B2 (en) * 2002-11-13 2008-08-19 Intel Corporation Aggregatable connectivity
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US8204076B2 (en) * 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
US7583694B2 (en) * 2003-12-15 2009-09-01 Intel Corporation Data definition apparatus, systems, and methods
US7711878B2 (en) * 2004-05-21 2010-05-04 Intel Corporation Method and apparatus for acknowledgement-based handshake mechanism for interactively training links
US20060146868A1 (en) * 2005-01-05 2006-07-06 Intel Corporation Device, system and method for selective aggregation of transmission streams
US7685477B2 (en) * 2005-12-09 2010-03-23 Dell Products L.P. System and method for auxiliary channel error messaging
US20070162677A1 (en) * 2006-01-06 2007-07-12 Chuntex Electronic Co., Ltd. Hot-plug extension device and a display having the hot-plug extension device
JP2008193168A (ja) * 2007-01-31 2008-08-21 Toshiba Corp 映像通信装置、映像通信システム及び映像通信方法
US8248960B2 (en) 2007-05-01 2012-08-21 Sharp Kabushiki Kaisha Data transmission with dynamic modulation scheme and/or transfer rate
FR2922401B1 (fr) * 2007-10-10 2010-04-16 Sagem Comm Dispositif de reception en continu de paquets de donnees audio et/ou video
JP5337370B2 (ja) 2007-11-13 2013-11-06 ソニー エスパナ，エス．エー． 表示装置、表示装置における映像信号送信方法、送信装置および映像信号の送信方法
TWI382394B (zh) * 2007-11-22 2013-01-11 Realtek Semiconductor Corp 韌體更新之方法與系統
US8200855B2 (en) * 2008-01-15 2012-06-12 Dell Products L.P. Method and system for detecting displayport source device connections to sink device
US20090187686A1 (en) * 2008-01-21 2009-07-23 Dell Products L.P. Methods and Appartus for Keyboard Video Mouse (KVM) Switching
US9030976B2 (en) * 2008-03-27 2015-05-12 Silicon Image, Inc. Bi-directional digital interface for video and audio (DIVA)
WO2009147839A1 (ja) * 2008-06-03 2009-12-10 キヤノン株式会社 通信デバイス及び変換アダプタ
JP5309770B2 (ja) * 2008-07-31 2013-10-09 オンキヨー株式会社 画像送信装置およびそのプログラム
US8680712B2 (en) 2008-12-11 2014-03-25 Silicon Image, Inc. Power delivery over digital interaction interface for video and audio (DiiVA)
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8683241B2 (en) * 2009-12-25 2014-03-25 Dell Products L.P. Methods and system for reducing battery leakage in an information handling system
CN102860030B (zh) 2010-01-12 2017-02-08 美国莱迪思半导体公司 家庭多媒体网络中的视频管理和控制
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
CN102610208B (zh) * 2011-01-18 2014-08-13 晨星软件研发(深圳)有限公司 显示器系统及其相关控制方法
US8379145B2 (en) * 2011-01-25 2013-02-19 Silicon Image, Inc. Conversion and processing of deep color video in a single clock domain
JP5058361B1 (ja) * 2011-06-14 2012-10-24 株式会社東芝 電子機器、表示パネル制御装置および表示パネル制御方法
DE112011105705T5 (de) * 2011-10-27 2014-07-17 Hewlett Packard Development Company, L.P. Automatisch konfigurierbare Videosysteme mit mehreren Quellen und Verfahren zum Konfigurieren von Videosystemen
FR3011704A1 (fr) * 2013-10-07 2015-04-10 Orange Procede de mise en œuvre d'une session de communication entre une pluralite de terminaux
KR102142273B1 (ko) * 2013-12-27 2020-08-07 엘지디스플레이 주식회사 디스플레이포트 및 디스플레이포트의 데이터 전송 방법
JP6407661B2 (ja) 2014-10-30 2018-10-17 富士通コンポーネント株式会社 通信装置
JP2015133732A (ja) * 2015-02-25 2015-07-23 ソニー エスパナ，エス．エー． 受信装置および信号受信方法
KR102317897B1 (ko) 2015-06-04 2021-10-28 삼성디스플레이 주식회사 테스트 보드 및 그의 구동방법
CN107506322B (zh) * 2017-09-21 2023-09-29 深圳朗田亩半导体科技有限公司 实现USB设备检测的Type-C适配器、通道控制方法
KR102577236B1 (ko) * 2018-06-05 2023-09-12 삼성전자주식회사 디스플레이 장치 및 그것의 인터페이스 동작
US10841355B2 (en) * 2018-07-13 2020-11-17 Apple Inc. Methods and apparatus for streaming media conversion with reduced buffering memories

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68924737T2 (de) 1988-08-09 1996-05-02 Seiko Epson Corp Anzeigesignalgenerator.
JPH02226416A (ja) 1989-02-28 1990-09-10 Toshiba Corp カラー液晶表示制御装置
JPH04328919A (ja) * 1991-04-26 1992-11-17 Fujitsu Ltd 無線呼出し信号方式
US5926155A (en) 1993-02-02 1999-07-20 Hitachi, Ltd. Digital video display system
US5838875A (en) 1993-02-05 1998-11-17 Goldstar Co., Ltd. Apparatus and method for discriminating between analog and digital video signals in high definition video cassette recorder
FI97928C (fi) 1994-03-21 1997-03-10 Nokia Technology Gmbh Menetelmä digitaalisessa muodossa siirrettävän televisiolähetyksen salaamiseksi
FI95756C (fi) 1994-03-21 1996-03-11 Nokia Technology Gmbh Menetelmä digitaalista informaatiota sisältävän bittivirran salaamiseksi ja salauksen purkamiseksi
US5953350A (en) * 1995-03-13 1999-09-14 Selsius Systems, Inc. Multimedia client for multimedia/hybrid network
US5940137A (en) 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US5909465A (en) * 1996-12-05 1999-06-01 Ericsson Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
DE69832691D1 (de) * 1997-02-17 2006-01-12 Comm & Control Electronics Ltd Lokales kommunikationssystem
US5949437A (en) 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
GB2329741A (en) 1997-09-29 1999-03-31 Holtek Microelectronics Inc Liquid crystal display driver
US6353594B1 (en) * 1998-03-04 2002-03-05 Alcatel Canada Inc. Semi-permanent virtual paths for carrying virtual channels
US6356260B1 (en) 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
AU4422799A (en) 1998-06-04 1999-12-20 Silicon Image, Inc. Display module driving system and digital to analog converter for driving display
US6593937B2 (en) 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
US6326961B1 (en) * 1998-09-30 2001-12-04 Ctx Opto-Electronics Corp. Automatic detection method for tuning the frequency and phase of display and apparatus using the method
US6697376B1 (en) * 1998-11-20 2004-02-24 Diva Systems Corporation Logical node identification in an information transmission network
US6223089B1 (en) * 1999-03-15 2001-04-24 Raylar Design, Inc. Method and apparatus for controlling computers remotely
JP3816689B2 (ja) 1999-03-31 2006-08-30 株式会社東芝 情報配信装置、情報受信装置及び通信方法
JP2001036900A (ja) 1999-07-22 2001-02-09 Matsushita Electric Ind Co Ltd 光伝送装置とその光伝送方法と伝送フォーマットおよび光伝送素子と投射型表示装置と映像表示装置および液晶表示装置とその駆動方法
US6614800B1 (en) * 1999-09-02 2003-09-02 International Business Machines Corporation Method and system for virtual private network administration channels
US6608828B1 (en) * 1999-09-15 2003-08-19 Ericsson Inc. Methods and systems for decoding headers that are repeatedly transmitted and received along with data on a radio channel
JP3349490B2 (ja) * 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
KR100694034B1 (ko) 2000-05-13 2007-03-12 삼성전자주식회사 데이터 전송률 자동 검출장치
JP2002049363A (ja) 2000-05-24 2002-02-15 Sharp Corp 画像表示システム
JP3516206B2 (ja) 2000-08-21 2004-04-05 ソニー株式会社 データストリーム処理装置および方法、並びにプログラム格納媒体
US20020075902A1 (en) * 2000-09-22 2002-06-20 Abbas Syed Aun Optimum overhead framing techniques for ADSL DMT modems
KR100349205B1 (ko) 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
US6820614B2 (en) * 2000-12-02 2004-11-23 The Bonutti 2003 Trust -A Tracheal intubination
CA2327898A1 (en) * 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method for establishing a communication path associated with an mpls implementation on an atm platform
US7161998B2 (en) * 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
KR100456367B1 (ko) * 2001-02-13 2004-11-10 인피니온 테크놀로지스 아게 Ｘｄｓｌ데이터 전송 링크를 수립하기 위한 시스템 및 방법
US7194009B2 (en) * 2001-04-14 2007-03-20 John Wai Tsang Eng Full-service broadband cable modem system
US6970481B2 (en) 2001-04-17 2005-11-29 Microsoft Corporation Methods and systems for distributing multimedia data over heterogeneous networks
JP3744819B2 (ja) 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
US7257163B2 (en) 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
JP4011320B2 (ja) 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US20030076282A1 (en) 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US7589737B2 (en) 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
GB2383240B (en) * 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US7106757B2 (en) 2001-12-19 2006-09-12 Intel Corporation System and method for streaming multimedia over packet networks
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7308059B2 (en) * 2002-02-06 2007-12-11 Broadcom Corporation Synchronization of data links in a multiple link receiver
US7120203B2 (en) 2002-02-12 2006-10-10 Broadcom Corporation Dual link DVI transmitter serviced by single Phase Locked Loop
JP2003241724A (ja) 2002-02-15 2003-08-29 Rohm Co Ltd ディスプレイモニタ装置
US7161557B2 (en) * 2002-04-08 2007-01-09 Clearcube Technology, Inc. Selectively updating a display in a multi-display system
US7283566B2 (en) * 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7197680B2 (en) * 2003-04-17 2007-03-27 Arm Limited Communication interface for diagnostic circuits of an integrated circuit
US7405719B2 (en) 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US20040218599A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US6992987B2 (en) 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US20040221315A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7424558B2 (en) 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US20040218624A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US20040221312A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US7487273B2 (en) 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917651B (zh) * 2005-07-08 2010-06-16 三星电子株式会社 传递图像信号和分组音频和辅助数据的传输系统及其方法
CN101345039B (zh) * 2007-07-11 2013-01-02 创世纪微芯片公司 一种基于分组的显示接口
CN103262445A (zh) * 2010-12-17 2013-08-21 松下电器产业株式会社 数据传输装置及数据传输控制装置
US8645781B2 (en) 2011-02-23 2014-02-04 Novatek Microelectronics Corp. TMDS receiver system and BIST method thereof
CN102655416A (zh) * 2011-03-04 2012-09-05 联咏科技股份有限公司 最小化传输差分信号接收器系统及其内建自我测试方法
CN112311727A (zh) * 2019-07-29 2021-02-02 杭州海康威视数字技术股份有限公司 无线传输视频的控制方法和系统
CN112311727B (zh) * 2019-07-29 2022-05-24 杭州海康威视数字技术股份有限公司 无线传输视频的控制方法和系统

Also Published As

Publication number Publication date
EP1473941A3 (en) 2008-04-16
EP1473941A2 (en) 2004-11-03
US7088741B2 (en) 2006-08-08
US20040218627A1 (en) 2004-11-04
JP2004350266A (ja) 2004-12-09
KR20040094608A (ko) 2004-11-10
TW200500936A (en) 2005-01-01
SG141227A1 (en) 2008-04-28

Similar Documents

Publication Publication Date Title
CN1592387A (zh) 利用辅助信道对视频监视器训练
US7068686B2 (en) Method and apparatus for efficient transmission of multimedia data packets
US7733915B2 (en) Minimizing buffer requirements in a digital video system
US7424558B2 (en) Method of adaptively connecting a video source and a video display
US7620062B2 (en) Method of real time optimizing multimedia packet transmission rate
US7487273B2 (en) Data packet based stream transport scheduler wherein transport data link does not include a clock line
CN100555941C (zh) 减少多媒体数据分组开销的技术
CN1573679A (zh) 用于链路时钟频率与像素/音频时钟频率的枚举法
CN1551626A (zh) 用于提供与链路字符时钟无关的像素数据的视频接口
CN1551627A (zh) 具有周期状态检查的基于分组的闭环视频显示接口
CN1592388A (zh) 基于分组的视频显示接口及其使用方法
EP1473696A2 (en) Method and apparatus for efficient transmission of multimedia data packets
US7567592B2 (en) Packet based video display interface enumeration method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050309