CN1551627A - 具有周期状态检查的基于分组的闭环视频显示接口 - Google Patents

具有周期状态检查的基于分组的闭环视频显示接口 Download PDF

Info

Publication number
CN1551627A
CN1551627A CNA2004100456862A CN200410045686A CN1551627A CN 1551627 A CN1551627 A CN 1551627A CN A2004100456862 A CNA2004100456862 A CN A2004100456862A CN 200410045686 A CN200410045686 A CN 200410045686A CN 1551627 A CN1551627 A CN 1551627A
Authority
CN
China
Prior art keywords
auxiliary channel
multimedia
link
primary link
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100456862A
Other languages
English (en)
Inventor
O・科巴亚施
O·科巴亚施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesis Microchip Inc
Original Assignee
Genesis Microchip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Microchip Inc filed Critical Genesis Microchip Inc
Publication of CN1551627A publication Critical patent/CN1551627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01M—CATCHING, TRAPPING OR SCARING OF ANIMALS; APPARATUS FOR THE DESTRUCTION OF NOXIOUS ANIMALS OR NOXIOUS PLANTS
    • A01M29/00—Scaring or repelling devices, e.g. bird-scaring apparatus
    • A01M29/16—Scaring or repelling devices, e.g. bird-scaring apparatus using sound waves
    • A01M29/18—Scaring or repelling devices, e.g. bird-scaring apparatus using sound waves using ultrasonic signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/75—Repelling animals, insects, humans
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Birds (AREA)
  • Insects & Arthropods (AREA)
  • Pest Control & Pesticides (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Environmental Sciences (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Small-Scale Networks (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种具有周期状态检查能力的基于分组的闭环视频显示接口，被安排来耦合多媒体源设备与多媒体信宿设备，包括：一个可调整的高速主链路，被安排来把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备。一条双向辅助信道被安排来提供多个支持功能，用于主链路建立并且支持主链路操作，诸如周期地把多媒体显示设备的状态检查发送到多媒体源设备，以便通过组合可调整的高速主链路与非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。

Description

具有周期状态检查的基于分组的闭环视频显示接口
技术领域
本发明显示设备。更具体地，本发明涉及适合于把视频源耦合到视频显示设备的数字显示接口。
背景技术
当前，视频显示技术划分成为模拟型显示设备(诸如阴极射线管)和数字型显示设备(诸如液晶显示器或LCD、等离子显示屏等)，它们分别都必须由特定的输入信号来驱动，以便成功地显示图像。例如，典型的模拟系统包括一个经由一条通信链路直接耦合到显示设备(有时候称作显示信宿)的模拟源(诸如个人计算机、DVD播放器等)。通信链路通常采用本领域技术人员熟知的电缆(诸如在PC情况下的模拟VGA电缆，在其它情况下称作VGA DB15电缆)的形式。例如，VGA DB15电缆包括15针，每个针被安排来运送一个特定的信号。
VGA DB15电缆的优点之一是电缆的到处存在，这是由于大且不断扩展的安装基础。只要上述模拟系统占优势，就没有从不同于VGA DB15的任何其它电缆移开的动机。
不过，近年来，数字系统的剧增使得人们更希望使用数字功能的电缆，诸如数字视觉接口(DVI)电缆。众所周知，DVI是数字显示工作组(DDWG)创建的数字接口标准。使用转换最小化的差分信令(TMDS)协议来传输数据，把一个数字信号从PC的图形子系统提供到显示器。DVI处理超过160MHz的带宽，因此支持具有单独一组链路的UXGA和HDTV。
当前的显示互连方案包括用于桌面显示互连应用以及用于膝上型和其它一体设备中的内部连通性应用的VGA(模拟)和DVI(数字)。图形IC厂商、显示控制器IC厂商、监视器制造商和PC OEM以及桌面PC消费者在某种程度上都必须把接口选择作为他们进行设计、产品定义、制造、行销以及购买决定中的一个因素。例如，如果消费者购买一台具有模拟VGA接口的PC，则该消费者必须购买一个模拟监视器或者购买一个数字监视器，其中经由联机(inline)模数转换器(ADC)或者嵌入到特定监视器中的ADC对于VGA接口提供的模拟视频信号进行数字化。
因此，希望提供一种安排在闭环中的数字显示接口，提供对于耦合到其上的各种部件的周期状态检查。
发明内容
根据本发明的一些实施例，具有周期状态检查能力的基于分组的闭环视频显示接口被安排来耦合一个多媒体源设备和一个多媒体信宿设备，它包括被安排来把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备的可调整的高速主链路。一条双向辅助信道被安排来提供多个支持功能，用于主链路建立并且支持主链路操作，诸如周期地把多媒体显示设备的状态检查发送到多媒体源设备，以便通过组合可调整的高速主链路与非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。
在另一个实施例中，公开了一种方法，用于提供一种具有周期状态检查能力的基于分组的闭环视频显示接口，被安排来耦合一个多媒体源设备和一个多媒体信宿设备。所述方法的执行是通过在一条可调整的高速主链路上把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备；并且提供多个支持功能，用于主链路建立并且支持在双向链路辅助信道上的主链路操作，其中支持主链路操作包括周期地把多媒体显示设备的状态检查发送到多媒体源设备，并且其中通过组合可调整的高速主链路与一个非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。
在另一个实施例中，公开了一种计算机程序产品，用于提供一种具有周期状态检查能力的基于分组的闭环视频显示接口，被安排来耦合一个多媒体源设备和一个多媒体信宿设备。所述计算机程序产品包括用于在一条可调整的高速主链路上把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备的计算机代码，用于提供用于主链路建立并且支持在一条双向辅助信道上的主链路操作的多个支持功能的计算机代码，其中支持主链路操作包括把多媒体显示设备的状态检查周期地发送到多媒体源设备，并且其中通过组合可调整的高速主链路与一个非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作，并且所述计算机程序产品包括用于存储计算机代码的计算机可读介质。
附图说明
图1表示根据本发明一个实施例的交叉平台显示接口100的概括表示。
图2A-2C表示根据本发明的多个实施例的被用来连接一个视频源与一个视频显示单元的视频接口系统。
图3表示根据本发明一个实施例的示范主链路速率。
图4A表示根据本发明一个实施例的主链路数据分组。
图4B表示根据本发明一个实施例的主链路分组标题。
图5A表示根据本发明一个实施例的被安排来提供子分组封装和多分组复用的系统。
图5B表示图5A所示的系统的另一个实现。
图6表示作为图5所示的流的一个实例的复用的主链路流的高级图。
图7表示根据本发明的数据流的另一个实例。
图8表示根据本发明一个实施例的复用的数据流的另一个实例。
图9A表示根据本发明一个实施例的典型子分组。
图9B表示根据本发明一个实施例的典型主链路数据分组。
图10表示一个选择性地刷新的图形图像的实例。
图11表示根据本发明一个实施例的示范链路训练模式。
图12表示根据本发明一个实施例的系统的逻辑分层。
图13表示根据本发明一个实施例的使用8B/10B的示范的特殊字符映射。
图14表示根据本发明一个实施例的示范的曼彻斯特II编码方案。
图15表示根据本发明一个实施例的典型的辅助信道电气子层。
图16表示根据本发明一个实施例的典型主链路电气子层。
图17表示根据本发明一个实施例的典型连接器。
图18表示根据本发明一个实施例的源状态图。
图19表示根据本发明一个实施例的显示状态图。
图20-24表示本发明的基于各种计算机的实现。
图25表示一个流程图，该流程图详述根据本发明一个实施例确定接口的操作模式的过程。
图26表示一个流程图，该流程图详述根据本发明的一些方面提供实时视频图像质量检查的过程。
图27表示根据本发明一个实施例的链路建立过程的流程图。
图28表示一个流程图，该流程图详述根据本发明一个实施例的执行训练会话的过程。
图29表示用来实现本发明的计算机系统。
具体实施方式
现在来详细描述本发明的一个特定实施例，在附图中示出了该实施例的一个实例。虽然连同特定实施例描述了本发明，但是应当理解，这并不旨在把本发明限制在所描述的实施例中，而是要覆盖包括在所附权利要求中定义的本发明的精神和范围内的替代物、修改和等同物。
本发明的接口是点到点、基于分组、即插即用的串行数字显示接口，它是开放的并且是可升级的，适合于但不限于供桌面监视器使用，并且提供笔记本/一体PC中的LCD连通性，并且供包括HDTV显示器等的消费电子显示设备使用。与传统的传输诸如Vsync、Hsync、DE等的单视频光栅加定时信号的显示接口不同，本发明的接口提供多流分组传送系统，它能够以在一条物理链路中建立的“虚管道”的形式同时传送一个或多个分组流。
例如，图1示出了根据本发明一个实施例的基于交叉平台分组的数字视频显示接口100的概括表示。接口100经由一条物理链路106(也称作管道)把发送机102连接到接收机104。在所描述的实施例中，在发送机102中接收多个数据流108-112，如果必要，则发送机102把每个数据流分组化成为相应数量的数据分组114。然后，这些数据分组形成为相应的数据流，每个数据流被经由相关的虚拟管道116-120传送到接收机104。应当指出，每条虚拟链路的链路速率(也就是数据分组传送速率)可以为特定数据流进行优化，导致物理链路106运送其中每个都具有一个相关的链路速率的数据流(这些链路速率中的每一个根据特定数据流而互不相同)。数据流110-114可以采取任何数量的形式，诸如视频、图形、音频等。
通常，当源是视频源时，数据流110-114包括各种视频信号，这些视频信号可以具有任何数量和类型的众所周知的格式，诸如合成视频、串行数字、并行数字、RGB或消费者数字视频。视频信号可以是模拟视频信号提供的，源102包括某种形式的模拟视频源，诸如模拟电视、照相机、模拟VCR、DVD播放器、可携式摄像机、光盘播放器、TV调谐器、机顶盒(具有卫星DSS或电缆信号)等。源102还可以包括一个数字视频源，例如数字电视(DTV)、数字照相机等。数字视频信号可以是任何数量和类型的众所周知的数字格式，诸如SMPTE 274M-1995(1920×1080分辨率、逐行或隔行扫描)、SMPTE 296M-1997(1280×720分辨率、逐行扫描)以及标准的480逐行扫描视频。
如果源102提供模拟图像信号，则模数转换器(A/D)把模拟电压或电流信号转换成为数字编码数值的离散序列(信号)，在过程中形成适用于数字处理的恰当的数字图像数据字。可以使用多种A/D转换器。举例来说，其它A/D转换器包括例如由Philips、TexasInstrument、Analog Devices、Brooktree等制造的那些A/D转换器。
例如，如果数据流110是模拟类型的信号，则包括在发送机102中或者耦合到发送机102的模数转换器(未示出)把模拟数据进行数字化，然后，该数据被分组器分组化，该分组器把数字化数据流110转换成为多个数据分组114，每个数据分组经由虚拟链路116被传输到接收机104。然后，接收机104通过恰当地把数据分组114重新组合成为它们初始的格式而重构数据流110。应当指出，链路速率独立于原来(native)的流速率。唯一需要的是物理链路106的链路带宽高于要被传输的数据流的集合带宽。在所描述的实施例中，基于数据映射定义来在相应的虚拟链路上对于进入的数据(诸如在视频数据情况下的像素数据)进行打包。这样，物理链路106(或者任何组成的虚拟链路)不像诸如DVI的传统互连那样每个链路字符时钟传送一个像素数据。
这样，接口100提供可缩放介质，用于不仅传送视频和图形数据，还传送音频和需要的其它应用数据。此外，本发明支持热插入式事件检测并且自动把物理链路(或管道)设置成为它的最佳传输速率。本发明提供低管脚数，对于适合于多个平台的所有显示器的纯数字显示互连。这种平台包括主机到显示器、膝上型/一体以及HDTV和其它消费者电子应用。
除了提供视频和图形数据之外，显示定时信息也可以嵌入在数字流中，提供基本上完美和即时的显示对准，消除对于像“自动调整”等的特征的需要。本发明的接口的基于分组的特性提供可缩放性来支持多个数字数据流，诸如用于多媒体应用的多个视频/图形流以及音频流。此外，可以提供用于外围设备附件和显示控制的通用串行总线(USB)传送，而无需附加的电缆线路。
下面来讨论本发明的显示接口的其它实施例。
图2描述了基于图1所示的系统100的系统200，用于连接视频源202和视频显示单元204。在所描述的实施例中，视频源202可以包括数字图像(或数字视频源)206和模拟图像(或模拟视频源)208中的任何一个或这两者。在数字图像源206的情况下，一个数字数据流210被提供到发送机102，而在模拟视频源208的情况下，一个A/D转换器单元212耦合到其上，把模拟数据流213转换成为相应的数字数据流214。然后，按照与数字数据流210大部分相同的方式，由发送机处理数字数据流214。显示单元204可以是模拟型显示器或者数字型显示器，或者在某些情况下可以处理提供给它的模拟或数字信号。在任何情况下，显示单元204都包括用于把接收机104与显示器218进行接口的显示接口216和在模拟型显示器情况下的D/A转换器单元220。在所描述的实施例中，视频源202可以采取任何数量的形式(诸如个人桌面计算机、数字或模拟电视、机顶盒等)，而视频显示单元104可以采取视频显示器的形式(诸如LCD型显示器、CRT型显示器等)。
不过，与视频源或视频信宿的类型无关，在通过物理链路106进行传输之前，各种数据流都被数字化(如果需要)并且被分组化，其中所述物理链路106包括视频源202与视频显示器204之间的用于同步数据流的单向主链路222和用于链路建立和其它数据业务量(诸如各种链路管理信息、通用串行总线(USB)数据等)的双向辅助信道224。
从而主链路222能够同时传输多个同步数据流(诸如多个视频/图形流和多信道音频流)。在所描述的实施例中，主链路222包括多个不同的虚拟信道，每个都能够以每秒若干吉比特(Gbps)来传送同步数据流(诸如未压缩的图形/视频和音频数据)。因此，从逻辑的观点来看，主链路222作为一个单独的物理管道而出现，并且在这个单独的物理管道中，可以建立多个虚拟管道。这样，逻辑数据流不被分配给物理信道，而是每个逻辑数据流被运送在其自己的逻辑管道中(也就是上述的虚拟信道)。
在所描述的实施例中，主链路222的速度或传送速率可调整来补偿链路条件。例如，在一个实现中，可以在以大约0.4Gbps的增量从最慢的每信道大约1.0Gbps到大约2.5Gbps的速度近似的范围内调整主链路222的速度(见图3)。以每信道2.5Gbps，主链路222可以支持SXGA 60Hz，具有在一个单独信道上的每像素18比特的颜色深度。应当指出，信道数量的减少不仅减少了互连成本，而且还减少了功耗，这对于诸如便携式设备等的功率敏感的应用来说是一个重要的考虑事项(并且是所希望的)。不过，通过把信道数量增加到四，主链路222可以支持具有以60Hz的每像素24比特的颜色深度的WQSXGA(3200×2048图像分辨率)，或者具有以60Hz的每像素18比特的颜色深度的QSXGA(2560×2048)，而无需数据压缩。即使以每信道1.0Gbps的最低速率，也只需要两个信道来支持未压缩的HDTV(即1080i或720p)数据流。
在所描述的实施例中，选择一个主链路数据速率，其带宽超过组成虚拟链路的集合带宽。发送到接口的数据以其原来的速率到达发送机。如果需要，则接收机104内的时基恢复(TBR)单元226使用嵌入在主链路数据分组中的时间戳来重新产生所述流的初始的原来速率。不过，应当指出，对于图2B所示的恰当配置的数字显示设备232来说，时基恢复是不必要的，这是因为显示数据以链路字符时钟速率被发送到显示驱动器电子设备，从而大大减少了所需要的信道数，从而同等减少了显示器的复杂性和成本。例如，图2C描述了示范的LCD板232，它被配置成没有时基恢复，这是因为显示数据基本上被管道传送到各种列驱动器234，这些列驱动器234与行驱动器236组合使用来驱动阵列240中的被选择的显示元素238。
其它实施例描述用于链路速率和像素/音频时钟速率的简单列举方法。已经被研究并且理解到，目前存在的所有标准像素/音频时钟频率是下列主频率的一个子集：
23.76GHz＝210×33×57×111Hz
这意味着可以利用四个参数A、B、C和D来表达像素(或音频)时钟速率：
像素时钟速率＝2A*3B×5C×11D
A＝4比特，B＝2比特，C＝3比特，并且D＝1比特。
即使对于其链路速率(对于使用诸如8B/10B字符的10比特字符的链路来说，它是串行链路比特率/10)不同于像素时钟速率的链路来说，利用这四个参数A’、B’、C’和D’来定义链路速率也是存在一个好处的。该好处是从一个链路时钟中重新产生像素/音频时钟的简单性。例如，假设链路速率被设置为A’＝6、B’＝3、C’＝7和D’＝0并且相应的链路速率是135MHz。不过，假设像素时钟速率被设置为A＝8，B＝3，C＝6和D＝0(＝108MHz)，则像素时钟可以从链路时钟中产生，因为像素时钟速率等于链路速率*22/51。
返回去参考那些需要时基恢复的系统，时基恢复单元226可以实现为数字时钟合成器。对于一个未压缩的视频流，时间戳被存储在分组标题中，这将在下面更详细地描述，它是一个20比特值。对于一个给定的流，20比特中的四比特被接连存储在每个标题中(TS3-0，TS7-4，TS11-8，TS15-12，TS19-16)。从链路字符时钟频率(Freq_link_char)中获得原来的流频率(Freq_native)：
等式(1)Freq_native＝Freq_link_char*(TS19-0)/220
发送机102通过计算链路字符时钟频率周期中的220个循环中的原来流时钟的数量来产生这个时间戳。链路字符时钟的每220个循环，计数器更新所述值一次。由于这两个时钟互相异步，所以时间戳值随着时间而改变1。在更新之间，发送机102在给定的分组流的标题中重复发送相同的时间戳。时间戳值的突然改变(大于1的计数)可以由接收机解释为流源的不稳定状态的一个指示。
应当指出，不为音频流传送时间戳。在这种情况下，源设备把音频抽样速率和每个抽样的比特数通知给显示设备。通过基于等式(2)和链路字符速率来确定音频速率，显示设备重新产生初始的音频流速率。
等式(2)音频速率＝(音频抽样速率)×(每个抽样#比特)×(#信道)
图4A所示的主链路数据分组400包括如图4B所示的主链路分组标题402，它由16比特组成，其中比特3-0是流ID(SID)(表明最大流计数是16)，比特4是时间戳(TS)LSB。当比特4等于1时，这个分组标题具有时间戳值的最低有效4位(只用于未压缩视频流)。比特5是视频帧序列比特，它用作帧计数器的最低有效位，在视频帧的边界从“0”切换到“1”或者从“1”切换到“0”(只用于未压缩视频流)。比特7和6被保留，而比特8到10是4比特CRC(CRC)，用于检查先前8比特的错误。比特15-12是时间戳/流ID反转。对于未压缩视频的(TSP/SIDn)被用作20比特时间戳值的4比特。
本发明的接口的优点之一是能够复用不同的数据流，其中的每个数据流都可以具有不同的格式并且某些主链路数据分组包括多个子分组。例如，图5示出了根据本发明一个实施例的系统500，它被安排来提供子分组封装和多分组复用。应当指出，系统500是图2所示的系统200的一个特定实施例，因此不应当被解释为限制本发明的范围或目的。系统500包括一个被包括在发送机102中的流源复用器502，用于组合流1补充数据流504和数据流210以便形成复用的数据流506。然后，复用的数据流506被转发到链路层复用器508，它组合多个数据流中的任何一个来形成复用的主链路流510，它由多个数据分组512构成，其中的一些可以包括封装在其中的多个子分组514中的任何一个。链路层去复用器516基于流ID(SID)和相关的子分组标题来把复用的数据流510分离成为其组成的数据流，同时流信宿去复用器518还分离出包含在子分组中的流1补充数据流。
图6表示复用的主链路流600的高级图，作为当通过主链路222复用三个流时的图5所示的流510的一个例子。这个例子中的三个流是：UXGA图形(流ID＝1)，1280×720p视频(流ID＝2)以及音频(流ID＝3)。主链路分组400的小分组标题尺寸最小化了分组开销，这带来了非常高的链路效率。分组标题可以这么小的原因是分组属性是在通过主链路222传输分组之前经由辅助信道224传送的。
一般而言，当主分组流是未压缩视频时，子分组封装是一个有效的方法，这是因为未压缩视频数据流具有对应于视频消隐周期的数据空闲周期。因此，由未压缩视频流组成的主链路业务量将包括在这个周期中的空特殊字符分组序列。通过利用复用各种数据流的能力，当源流是视频数据流时，本发明的某些实现利用各种方法来补偿主链路速率与像素数据速率之间的差别。例如，如图7所示，像素数据速率是.5Gb/sec，如此以致每2ns传输像素数据的一比特。在这个例子中，链路速率已经被设置为1.25Gb/sec，如此以致每.8ns传输像素数据的一比特。这里，如图8所示，发送机102把特殊字符散置在像素数据之前。两个特殊字符被布置在像素数据P1的第一比特与像素数据P2的第二比特之间。特殊字符允许接收机104来区分像素数据的每个比特。把特殊字符散置在像素数据的比特之间还创建一个允许链路保持同步的稳定的数据流。在这个例子中，特殊字符是空字符。这种方法不需要行缓冲区，只需要一个小的FIFO，这是因为链路速率足够快。不过，在接收侧需要相对更多的逻辑用来重建视频信号。接收机需要识别特殊字符何时开始和结束。
所述散置方法的一个替代是利用诸如空值之类的特殊字符来替换像素数据的连续比特。例如，P1到P4可以被馈送到包括在发送机104中的行缓冲区，然后，一个或多个空值可以被馈送到缓冲区中，直到更多的像素数据可获得。这种实现需要比上述散置方法相对更大的缓冲区空间。在许多这种实现中，填充行缓冲区所需要的时间将超过在行缓冲区满之后发送数据所需要的时间，这是由于相对高的链路速度所造成的。
如参考图5A所述的，本发明的接口的优点之一是不仅能够复用各种数据流，还能够把多个子分组中的任何一个封装到一个特定的主链路数据分组中。
图9A表示根据本发明一个实施例的典型子分组900。子分组900包括一个子分组标题902，它在所述实施例中是2个字节并且伴随着SPS(子分组开始)特殊字符。如果其中封装了子分组900的主链路数据分组包含除了子分组900之外的一个分组有效负荷，则子分组900的结束必须由SPE(子分组结束)特殊字符来标记。否则，主分组的结束(在图9B所示的实例中通过跟随COM字符来表明的)标记子分组902以及它被封装到的主分组的结束。不过，当子分组的封装主分组没有有效负荷时，子分组不需要以SPE结束。图9B示出了根据本发明一个实施例的一个主链路分组中的示范的子分组格式。应当指出，标题域和子分组有效负荷的定义是依赖于使用子分组902的特定应用概况的。
子分组封装使用的一个特别有用的实例是图10示出的未压缩图形图像1000的一个选择性刷新。整个帧1002的属性(水平/垂直总数、图像宽度/高度等)将经由辅助信道224传送，这是因为只要流保持有效，那些属性就保持固定。在选择性刷新操作中，每个图像帧只更新图像1000的一部分1004。被更新的矩形(即部分1004)的四个X-Y坐标必须每个帧进行传输，这是因为矩形坐标的值随着帧进行改变。另一个实例是对于256色周形数据所需要的颜色查找表(CLUT)数据的传输，其中8比特像素数据是到256条目CLUT的一个条目，并且CLUT的内容必须被动态更新。
单个双向辅助信道224提供用于各种支持功能的管道，这些功能用于链路建立和支持主链路操作以及运送诸如USB业务量的辅助应用数据。例如，利用辅助信道224，一个显示设备能够把诸如同步丢失、丢弃的分组以及训练会话的结果(这将在下面描述)之类的事件通知给源设备。例如，如果一个特定的训练会话失败，则发送机102基于所述失败的训练会话的预先选择的或者确定的结果来调整主链路速率。这样，通过组合可调整的高速主链路速率与相对慢的和非常可靠的辅助信道所创建的闭环允许在多种链路条件下的健壮操作。应当指出，在某些情况下(图5B示出了它的一个例子)，可以使用用于把数据从源设备202传送到信宿设备204的主链路222以及从信宿设备204到源设备202的单向返回信道524的带宽的一部分522来建立逻辑双向辅助信道520。在某些应用中，这个逻辑双向辅助信道的使用可能比使用如图5A所述的半双工双向信道更合乎希望。
在开始实际的分组数据流的传输之前，发送机102通过在概念上与调制解调器的链路建立类似的链路训练会话来建立一个稳定的链路。在链路训练期间，主链路发送机102发送一个预先定义的训练模式，以便接收机104能够确定它是否能够获得一个固定的比特/字符锁。在所描述的实施例中，发送机102与接收机104之间的训练相关的握手是在辅助信道上运送的。图11示出了根据本发明一个实施例的链路训练会话的一个实例。如所示的，在训练会话期间，阶段1表示最短行程，而阶段2是由接收机用来优化均衡器锁使用的最长行程。在阶段3中，只要链路质量是合理的，就可以获得比特锁和字符锁。通常，训练周期是大约10毫秒，在该周期中，大约发送数据的107比特。如果接收机104没有获得固定的锁，它就经由辅助信道224来通知发送机102，并且发送机102减小链路速率并且重复训练会话。
除了提供训练会话管道之外，辅助信道224还能够用于运送主链路分组流描述，从而大大减少在主链路222上分组传输的开销。此外，辅助信道224还能够被配置来运送扩展显示识别数据(EDID)信息代替在所有监视器上发现的显示数据信道(DDC)(EDID是一个VESA标准数据格式，它包含关于一个监视器及其能力的基本信息，包括厂商信息、最大图像尺寸、颜色特征、工厂预置定时、频率范围限制和用于监视器名称和序列号的字符串。信息被存储在显示器中，并且被用于通过位于监视器与PC图形适配器之间的DDC来与系统进行通信。系统使用这个信息用于配置，所以监视器和系统能够一起工作)。在所谓的扩展协议模式中，辅助信道能够运送被需要用来支持诸如键盘、鼠标和麦克风之类的附加数据类型所需要的异步和同步分组。
图12表示根据本发明一个实施例的系统200的逻辑分层200。应当指出，虽然精确的实现会依赖于应用而变化，但是通常一个源(诸如视频源202)是由包括发送机硬件的源物理层1202、包括复用硬件和状态机(或固件)的源链路层1204和诸如音频/视觉/图形硬件和相关软件之类的数据流源1206构成。类似地，一个显示器设备包括物理层1208(包括各种接收机硬件)、包括去复用硬件和状态机(或固件)的信宿链路层1210和包括显示/定时控制器硬件和可选的固件的流信宿1212。源应用概况层1214定义源用来与链路层1204进行通信的格式，并且类似地，信宿应用概况层1216定义信宿1212用来与信宿链路层1210进行通信的格式。
下面更详细地描述各种层。
源设备物理层
在所描述的实施例中，源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。电气子层1202-1包括用于接口初始化/操作的所有电路，诸如热插拔检测电路、驱动器/接收机/端接电阻器、并串/串并转换和能够扩频的PLL。逻辑子层1202-2包括具有如下功能的各电路：分组化/去分组化、数据加扰/解扰、用于链路训练的模式产生、时基恢复电路和数据编码/解码，诸如用于主链路222的8B/10B(在ANSI X3.230-1994第11款中规定)，它提供256个链路数据字符和12个控制字符(图13示出了它的一个例子)，以及用于辅助信道224的曼彻斯特II(见图14)。
应当指出，例如在美国专利号4,486,739中描述了8B/10B编码算法，该专利被包括在此作为参考。正如本领域技术人员所知的，8B/10B码是把8比特数据块编码成为用于串行传输的10比特码字的块码。此外，8B/10B传输码把随机的1和0的一个字节宽的数据流转换成为具有最大行程为5的1和0的DC平衡流。这种码提供足够的信号转换以便使得诸如收发信机110之类的接收机能够进行可靠的时钟恢复。此外，DC平衡数据流证明对于光纤和电磁线接头是有利的。串行流中1和0的平均数量被维持在相等或几乎相等的水平。8B/10B传输码把1和0的数量之间的差别约束为穿过6和4比特块边界的-2、0、或2。编码方案还实现用于信令的附加码，称作命令码。
应当指出，为了避免由未压缩显示数据展现的重复比特模式(因此减少EMI)，在8B/10B编码之前，通过主链路222传输的数据首先被加扰。除了训练分组和特殊字符之外的所有数据将被加扰。利用线性反馈移位寄存器(LFSR)来实现加扰功能。当启动数据加密时，LFSR种子的初始值依赖于加密密钥设置。如果是没有加密的数据加扰，则初始值将被固定。
由于数据流属性通过辅助信道224进行传输，所以主链路分组标题用作流标识号，从而大大减少了开销并且最大化了链路带宽。还应当指出，主链路222和辅助链路224都没有独立的时钟信号线。这样，主链路222和辅助链路224上的接收机对于数据进行抽样并且从进入的数据流中提取时钟。快速相位锁定对于接收机电气子层中的任何锁相环(PLL)电路都是重要的，这是因为辅助信道224是半双工双向的并且业务量的方向频繁变化。因此，由于曼彻斯特II(MII)码的频繁和均匀的信号转换，辅助信道接收机上的PLL在少至16个数据周期中相位锁定。
在链路建立时间中，使用在辅助信道224上的握手来协商主链路222的数据速率。在这个过程中，以最高链路速度在主链路222上发送已知一些组的训练分组。经由辅助信道224把成功或失败传送回发送机102。如果训练失败，主链路速度就被减小并且重复训练，直到成功。这样，使得源物理层1102对于电缆问题具有更多的抵抗力，因此更适合于外部主机到监视器应用。不过，与传统的显示接口不同，主信道链路数据速率与像素时钟速率分离。链路数据速率被设置，以便链路带宽超过传输的流的集合带宽。
源设备链路层
源链路层1204处理链路初始化和管理。例如，当接收到根据监视器上电或者来自源物理层1202的监视器电缆的连接而产生的热插入检测事件时，源设备链路层1204经由在辅助信道224上的交换而评估接收机的能力，以便确定由训练会话确定的最大主链路数据速率、接收机上的时基恢复单元的数量、两端上可用的缓冲区尺寸、USB扩展的可用性，然后把相关的热插入事件通知给流源1206。此外，根据来自流源1206的请求，源链路层1204读取显示能力(EDID或等同物)。在标准操作期间，源链路层1204经由辅助信道224把流属性发送到接收机104，把主链路222是否有足够的资源用于处理被请求的数据流通知给流源1204，把诸如同步丢失和缓冲区溢出之类的链路故障事件通知给流源1204，并且把流源1204提交的MCCS命令经由辅助信道224发送到接收机。源链路层1204与流源/信宿之间的所有通信都使用在应用概况层1214中定义的格式。
应用概况层(源和信宿)
一般而言，应用概况层定义流源(或信宿)用来与相关的链路层进行接口的格式。由应用概况层定义的格式被划分成为以下类别：应用独立的格式(用于链路状态查询的链路消息)和应用相关的格式(主链路数据映射，用于接收机的时基恢复方程和信宿能力/流属性消息子分组格式，如果可应用的话)。应用概况层支持下列颜色格式：24比特RGB、16比特RG2565、18比特RGB、30比特RGB、256色RGB(基于CLUT的)、16比特、CbCr422、20比特YCbCr422和24比特YCbCr444。
例如，显示设备应用概况层(APL)1214实质上是描述用于在主链路222上的流源/信宿通信的格式的应用编程接口(API)，所述格式包括用于发送到接口100或从接口100接收到的数据的呈现格式。由于APL 1214的一些方面(诸如功率管理命令格式)是基线监视器功能，所以它们对于接口100的所有用户都是通用的。而其它非基线监视器功能，诸如数据映射格式和流属性格式，则对于一个应用和一种类型的要被传输的同步流是唯一的。与应用无关，流源1204都查询源链路层1214以便确定在任何分组流传输在主链路222上开始之前，主链路222是否能够处理未决的数据流。
当确定主链路222能够支持未决的分组流时，流源1206把流属性发送到源链路层1214，然后被通过辅助信道224传输到接收机。这些属性是接收机用来识别特定流的分组的信息，以便从流中恢复初始数据，并且把它格式化回到流的原来数据速率。数据流的属性是应用相关的。
在希望的带宽不能在主链路222上获得时，流源1214例如通过减小图像刷新速率或者颜色深度来采取校正动作。
显示设备物理层
显示设备物理层1216把显示设备链路层1210和显示设备APL1216从用于链路数据发送/接收的信令技术中分离。主链路222和辅助信道224具有它们自己的物理层，每个由一个逻辑子层和一个包括连接器规范的电气子层构成。例如，如图15所示，半双工、双向辅助信道224在链路的每一端都具有一个发送机和一个接收机。由逻辑子层1208-1为辅助链路发送机1502提供链路字符，然后，这些链路字符被串行化并且传输到相应的辅助链路接收机1504。接收机1504进而又从辅助链路224接收串行化的链路字符并且以链路字符时钟速率来对于数据进行去除串行化。应当指出，源逻辑子层的主要功能包括信号编码、分组化、数据加扰(用于EMI减少)和用于发送机端口的训练模式产生。而对于接收机端口来说，接收机逻辑子层的主要功能包括信号解码、去除分组化、数据解扰和时基恢复。
辅助信道
辅助信道逻辑子层的主要功能包括数据编码和解码、数据的成帧/去除成帧，并且在辅助信道协议中具有两个选项：独立协议(限于点到点拓扑中的链路建立/管理功能)是能够由链路层状态机或固件管理的轻型协议以及支持诸如USB业务量的其它数据类型和诸如菊花链信宿设备的拓扑的扩展协议。应当指出，与协议无关，数据编码和解码方案都是相同的，而数据的成帧在二者之间则是不同的。
还是参见图15，辅助信道电气子层包含发送机1502和接收机1504。由逻辑子层来为发送机1502装备链路字符，然后进行串行化并且发送出。接收机1504从链路层接收串行化的链路字符，随后以链路字符时钟速率对于它进行去除串行化。辅助信道224的正和负信号被在如所示的链路的每一端经由50欧姆端接电阻器端接到地。在所描述的实现中，驱动电流是根据链路条件可编程的并且范围是大约8毫安到大约24毫安，带来大约400毫伏到大约1.2伏的Vdifferential_pp的范围。在电空闲模式中，正和负信号都不被驱动。当从电空闲状态开始传输时，SYNC模式必须被发送并且链路被重新建立。在所描述的实施例中，SYNC模式包括以一个时钟速率转换辅助信道差分对信号28次，跟随着曼彻斯特II码的四个1。源设备中的辅助信道主通过周期地驱动或测量辅助信道224的正和负信号来检测热插入和热拔出事件。
主链路
在所描述的实施例中，主链路222支持离散的可变链路速率，该速率是本地晶体频率的整数倍(参见图3的与24MHz的本地晶体频率一致的链路速率的典型设置)。如图16所示，(作为单向信道的)主链路222在源设备中只具有一个发送机1602并且在显示设备中只具有一个接收机1604。
如图所示，电缆1604采取的形式包括一组双绞线，一个用于红(R)、绿(G)和蓝(B)视频信号中的每一个，提供在基于典型的RGB颜色的视频系统(诸如基于PAL的电视系统)中。如本领域技术人员所知的，双绞线电缆是一种由互相扭绞的两个独立绝缘线构成的。一条线运送信号，而另一条线接地并且吸收信号干扰。应当指出，在某些其它系统中，信号也可以是用于NTSC视频电视系统的基于分量的信号(Pb，Pr，Y)。在电缆中，每个双绞线被单独屏蔽。提供用于+12伏电源和接地的两个管脚。每个差分对的特征阻抗是100欧姆+/-20％。整个电缆也被屏蔽。这个外部屏蔽和单独屏蔽被短接到两端的连接器外壳。连接器外壳被短接到源设备中的地。图17所示的连接器1700具有在一行中的13个管脚，具有与用于源设备端的连接器和用于显示设备端上的连接器相同的管脚引出线。这个源设备提供电源。
主链路222端接在两端上，并且因为主链路222是AC耦合的，所以端接电压可以在0伏(地)到+3.6伏之间的任何值。在所描述的实现中，驱动电流是根据链路条件可编程的，并且从大约8毫安到大约24毫安的范围内，带来大约400毫伏到大约1.2伏的Vdifferential_PP的范围。使用一个训练模式为每个连接选择最小电压摆动。为功率管理模式提供一个电空闲状态。在电空闲中，正和负信号都不被驱动。当从电空闲状态开始一个传输时，发送机必须执行一个训练会话，以便重新建立与接收机的链路。
状态图
现在根据下面描述的图18和19所示的状态图来描述本发明。因此，图18示出下面描述的源状态图。在关闭状态1802，系统关闭，使得源被禁止。如果源被启动，则系统转移到适合于功率节约和接收机检测的备用状态1804。为了检测接收机是否存在(也就是热即插即用)，辅助信道被周期地脉冲追踪(诸如每10mslus)并且测量在驱动期间跨越端接电阻器的压降的测量值。如果根据测量的压降确定接收机存在，则系统转移到检测到的接收机状态1806，表明接收机已经被检测到，也就是热插入事件已经被检测到。不过，如果没有检测到接收机，则继续进行接收机检测直到这次检测到接收机或者经过了超时。应当指出，在某些情况下，源设备被选择来进入“关闭”状态，从该状态开始，不再尝试进一步的显示检测。
如果在状态1806检测到显示热拔出事件，则系统转移回到备用状态1804。否则，源利用一个正和负信号来驱动辅助信道，以便唤醒接收机，并且如果有的话，则检查接收机的随后响应。如果没有接收到响应，则接收机没有醒来，并且源保持在状态1806。不过，如果从显示器接收到一个信号，则显示器醒来并且源准备好读取接收机链路能力(诸如最大链路速率、缓冲区尺寸和时基恢复单元的数量)并且系统转移到主链路初始化状态1808并且准备好开始一个训练启动通知阶段。
在这一点，通过以设置的链路速率在主链路上发送训练模式来启动训练会话并且检查一个相关的训练状态。接收机为三个阶段中的每一个设置通过/失败比特，并且发送机根据检测到通过而继续到下一个阶段，只使得当检测到通过时，主链路准备好在那个链路速率。在这一点，接口转移到标准操作状态1510，否则，链路速率被减小并且重复训练会话。在标准操作状态1810中，源继续周期地监视链路状态索引，如果它失败，则一个热拔出事件被检测到并且系统转移到备用状态1804，等待一个热插入检测事件。不过，如果检测到一个同步丢失，则系统转移到用于一个主链路重新启动事件的状态1808。
图19示出了下面描述的显示状态图1900。在状态1902，没有检测到电压，显示器进入关闭状态。在备用模式状态1904，主链路接收机和辅助信道从都在电空闲中，关于一个预定的电压来监视跨越辅助信道从端口的端接电阻器的压降。如果检测到电压，则辅助信道从端口被打开，表明一个热插入事件并且系统移动到显示状态1906，否则显示器保持在备用状态1904。在状态1906(主链路初始化阶段)，如果检测到一个显示器，则辅助从端口被完全打开，并且发送机响应于接收机链路能力读取命令并且显示状态转移到1908，否则，如果在超过预定时间周期中没有辅助信道上的活动，则辅助信道从端口被放置到备用状态1904。
在训练启动通知阶段，显示器通过使用训练模式调整均衡器、更新每个状态的结果来响应于由发送机进行的训练启动。如果训练失败，则等待另一个训练会话并且如果训练通过，则进入标准操作状态1910。如果在辅助信道上或者在主链路(用于训练)上超过一个预定时间(例如10ms)没有活动，则辅助信道从端口被设置到备用状态1904。
图20-24表示交叉平台显示接口的特定实现。其中图20示出了具有专用的DD-Express连接器的PCI Express底板；图21示出了具有无源连接器卡的PCI Express；图22示出了具有内插DD-Express图形卡的PCI Express底板；图24示出了安装在传统总线卡槽上的传统图形加速器总线发送机把数字光栅数据/定时信号转换成为主链路流。
图20表示根据本发明的一个PC底板2000，它具有包括一个发送机2004的板上(on-board)图形引擎2002。应当指出，发送机2004是图1所示的发送机102的一个特定实例。在所描述的实施例中，发送机2004耦合到安装在底板2000上的连接器2006(沿着连接器1700的线)，而连接器2006又通过耦合显示设备2010的双绞线电缆2010连接到显示设备2008。
如本领域已知的，(由加利福尼亚的Santa Clara的英特尔公司开发的)PCI Express是高带宽、低管脚数、串行、互连技术，它还维持与现有的PCI基础结构的软件兼容性。在这个配置中，PCI Express端口被增加以便依从交叉平台接口的需求，其能够直接或者使用如所示的底板安装的连接器来驱动显示设备。
如果在底板上安装连接器不实际，则信号可以被路由通过PCIExpress底板的SDVO槽并且使用如图21所示的无源卡连接器进入到PC的后面。在内插图形卡的当前产生的情况下，一个内插图形卡可以代替板上图形引擎，如图23所示。
在笔记本应用的情况下，底板图形引擎上的发送机通过内部电缆线路驱动集成接收机/TCON，它直接驱动面板。对于最成本有效的实现，接收机/TCON被安装在面板上，从而把互连线的数量减少到8或10，如图24所示。
所有上面的实例都假设集成的发送机。不过，非常可行的是实现为一个独立的发送机，该发送机分别通过AGP或SDVO槽集成到PCI和PCI Express环境。一个单独的发送机将启动输出流，而无需图形硬件或软件中的任何改变。
流程图实施例
现在根据多个流程图来描述本发明的方法，所述多个流程图中的每一个描述了启用本发明的一个特定过程。具体地，图25-29描述了多个相关的过程，当单独或以任何组合来使用这些过程时，描述了本发明的各方面。
图25示出了根据本发明一个实施例的一个流程图，它详述了用于确定接口100的操作模式的过程2500。在这个过程中，如果视频源和显示设备都是数字的，则操作模式将只被设置为数字模式。否则，操作模式将被设置为模拟模式。应当指出，在这个上下文中的“模拟模式”可以包括传统的VGA模式以及增强的模拟模式，它具有含嵌入的对准信号和双向边带的差分模拟视频。下面来描述这个增强的模拟模式。
在步骤2502，查询视频源以便确定视频源是否支持模拟或数字数据。如果视频源只支持模拟数据，耦合设备100的操作模式将被设置为模拟的(步骤2508)，则过程将结束(步骤2512)。
如果视频源能够输出数字数据，则过程继续到步骤2506。然后，查询显示设备以便确定显示设备是否被配置来接收数字数据。如果显示设备只支持模拟数据，耦合设备的操作模式将被设置为模拟的(步骤2508)，则过程将结束(步骤2512)。否则，耦合设备的操作模式被设置为数字的(步骤2510)。例如，一个处理器可以控制耦合设备中的开关来把模式设置为数字的。一般而言，耦合设备被配置成只有当视频源和视频信宿都操作在相应的数字模式中时才操作在完全的数字模式中。
图26表示根据本发明一些方面的一个流程图，它详述了用于提供一个实时视频图像质量检查的过程2600。在这个实例中，由一个耦合到显示接口的处理器来进行过程2600的所有确定。
在步骤2600，从视频源接收一个视频信号。接下来，由与接收的视频信号相关联的视频源来提供信号质量测试模式(步骤2602)。在步骤2604，基于质量测试模式来进行误码率的确定。然后，确定误码率是否大于一个阈值(步骤2606)。如果确定误码率不大于阈值，则确定是否有更多的视频帧(步骤2614)。如果确定有更多的视频帧，则过程返回到步骤2600。否则，过程结束。
不过，如果在步骤2606中确定误码率大于阈值，则确定误码率是否大于一个最小比特率(步骤2608)。如果比特率大于最小比特率，则降低比特率(步骤2610)并且过程返回到步骤2606。如果比特率不大于最小比特率，则模式被改变成为模拟模式(步骤2612)并且过程结束。
图27示出了根据本发明一个实施例的用于链路建立过程2700的流程图。过程2700通过接收热插入检测事件通知而开始于2702。在2704，利用一个相关的辅助信道来进行主链路查询，以便确定一个最大数据速率、包括在接收机中的时间恢复单元的数量以及可用的缓冲区尺寸。接下来，在2706，利用一个训练会话来检验最大链路数据速率，并且在2708，把热插入事件通知给数据流源。在2710，利用辅助信道来确定显示器的能力(例如使用EDID)并且显示器在2712来响应所述查询，这进而又导致在2714的主链路训练会话的合作。
接下来，在2716，流源利用辅助信道来把流属性发送到接收机，并且在2718，还把主链路是否能够支持在2720被请求数量的数据流通知给流源。在2722，通过添加相关的分组标题来形成各个数据分组并且在2724调度多个源流的复用。在2726，确定链路状态是否OK。当链路状态不是OK时，在2728把链路故障事件通知给源，否则在2730，基于各个分组标题来把链路数据流重建成为原来的流。在2732，重建的原来的数据流被传送到显示设备。
图28示出根据本发明一个实施例的流程图，它详述了用于执行训练会话的过程2800。应当指出，训练会话过程2800是图25描述的操作2506的一个实现。在2802，通过在主链路上以设置的链路速率把一个训练模式发送到接收机来开始训练会话。图11示出了根据本发明一个实施例的典型的链路训练模式。如所示，在训练会话中，阶段1表示最短行程，而阶段2表示最长行程。接收机要使用这两个阶段来优化均衡器。在阶段3，只要链路质量合理，就获得比特锁和字符锁。在2804，接收机检查相关的训练状态，并且在2806，基于训练状态检查，接收机为三个阶段中的每一个以及发送机设置一个通过/失败比特。在每个阶段，接收机只基于通过的检测而继续到下一个阶段，并且在2810，如果接收机没有检测到一个通过，则接收机减小链路速率并且重复训练会话。在2812，主链路以检测到通过的那个链路速率做好准备。
图29说明用来实现本发明的计算机系统2900。计算机系统2900只是其中能够实现本发明的图形系统的一个实例。计算机系统2900包括中央处理单元(CPU)1510、随机存取存储器(RAM)2920、只读存储器(ROM)2925、一个或多个外围设备2930、图形控制器2960、主存储设备2940和2950以及数字显示单元2970。如本领域众所周知的，ROM用于把数据和指令单向传送到CPU 2910，而RAM通常用于以双向方式来传送数据和指令。CPU 2910一般包括任何数量的处理器。主存储设备2940和2950可以包括任何恰当的计算机可读介质。通常是大容量存储设备的辅助存储介质880还双向耦合到CPU 2910并且提供附加的数据存储容量。大容量存储设备880是计算机可读介质，可以用于存储包括计算机代码、数据等的程序。通常，大容量存储设备880是诸如硬盘或磁带的一般比主存储设备2940、2950慢的存储介质。大容量存储设备880可以采取的形式是磁或纸带阅读器或者某种其它众所周知的设备。应当理解，在大容量存储设备880中保留的信息可以在适当的情况下被以标准方式包括作为RAM 2920的一部分作为虚拟存储器。
CPU 2910还耦合到一个或多个输入/输出设备890，该输入/输出设备890可以包括但不限于的设备是诸如视频监视器、轨迹球、鼠标、键盘、麦克风、触控失显示器、转换器卡阅读器、磁或纸带阅读器、输入板、铁笔、话音或手写识别器或者其它众所周知的输入设备，诸如当然包括其它计算机。最后，CPU 2910可选地使用网络连接耦合到计算机或电信网，例如互联网或者内联网，如总体上由2995所示的。利用这种网络连接，预期CPU 2910可以在执行上述方法步骤的过程中从网络接收信息或者可以把信息输出到网络。通常表示为要被使用CPU2910来执行的指令序列的这种信息可以例如被以体现在载波中的计算机数据信号的形式从网络接收并且输出到网络。上述设备和原料对于计算机硬件和软件领域的技术人员来说是熟悉的。
图形控制器2960产生模拟图像数据和相应的参考信号，并且把这二者都提供给数字显示单元2970。例如基于从CPU 2910或从外部编码(未示出)接收的像素数据来产生模拟图像数据。在一个实施例中，以RGB格式来提供模拟图像数据并且参考信号包括本领域熟知的VSYNC和HSYNC信号。不过，应当理解，可以利用其它格式的模拟图像、数据和/或参考信号来实现本发明。例如，模拟图像数据可以包括也具有一个相应的时间参考信号的视频信号数据。
尽管只描述了本发明的几个实施例，但是应当理解，在不偏离本发明的精神或范围的情况下，本发明也可以体现为许多其它特殊形式。以上描述的实例应当被认为是说明性的而不是限制性的，并且本发明并不限于这里给出的细节，而是可以在所附权利要求以及它们的等同物的完全范围内被修改。
虽然根据优选实施例描述了本发明，但是也存在落在本发明范围内的变更、置换和等同物。还应当指出，存在实现本发明的过程和设备的许多替代方法。因此，本发明应当被解释为包括落在本发明精神和范围内的所有这种变更、置换和等同物。

Claims (18)

1.一种具有周期状态检查能力的基于分组的闭环视频显示接口，被安排来耦合多媒体源设备与多媒体信宿设备，包括：
一个可调整的高速主链路，被安排来把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备；以及
一条双向辅助信道，被安排来提供多个支持功能，用于主链路建立并且支持主链路操作，诸如周期地把多媒体显示设备的状态检查发送到多媒体源设备，以便通过组合可调整的高速主链路与辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。
2.如权利要求1所述的接口，其中辅助信道还提供多媒体源设备与多媒体显示设备之间的信息传送并且反之亦然。
3.如权利要求2所述的接口，其中在辅助信道上传送的信息包括一组分组属性。
4.如权利要求2所述的接口，其中在辅助信道上传送的信息包括诸如USB业务量的辅助应用数据。
5.如权利要求2所述的接口，其中在辅助信道上传送的信息包括训练会话的结果。
6.如权利要求1所述的接口，其中显示设备在辅助信道上把诸如同步丢失和/或丢失的分组之类的事件通知给源设备。
7.一种用于提供一种具有周期状态检查能力的基于分组的闭环视频显示接口的方法，所述接口被安排来耦合一个多媒体源设备和一个多媒体信宿设备，包括：
在一条可调整的高速主链路上把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备；以及
提供多个支持功能，用于主链路建立并且支持在双链路辅助信道上的主链路操作，其中支持主链路操作包括周期地把多媒体显示设备的状态检查发送到多媒体源设备，并且其中通过组合可调整的高速主链路与一个非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。
8.如权利要求7所述的方法，其中辅助信道还提供多媒体源设备与多媒体显示设备之间的信息传送并且反之亦然。
9.如权利要求8所述的方法，其中在辅助信道上传送的信息包括一组分组属性。
10.如权利要求8所述的方法，其中在辅助信道上传送的信息包括诸如USB业务量的辅助应用数据。
11.如权利要求8所述的方法，其中在辅助信道上传送的信息包括训练会话的结果。
12.如权利要求7所述的方法，其中显示设备能够在辅助信道上把诸如同步丢失和/或丢失的分组之类的事件通知给源设备。
13.一种计算机程序产品，用于提供一种具有周期状态检查能力的基于分组的闭环视频显示接口，被安排来耦合一个多媒体源设备和一个多媒体信宿设备，包括：
用于在一条可调整的高速主链路上把多个多媒体数据分组从多媒体源设备运送到多媒体信宿设备的计算机代码；以及
用于提供用于主链路建立并且支持在一条双向辅助信道上的主链路操作的多个支持功能的计算机代码，其中支持主链路操作包括把多媒体显示设备的状态检查周期地发送到多媒体源设备，并且其中通过组合可调整的高速主链路与一个非常可靠的辅助信道所创建的闭环允许显示接口在各种主链路条件下的健壮操作。
14.如权利要求13所述的计算机程序产品，其中辅助信道还提供多媒体源设备与多媒体显示设备之间的信息传送并且反之亦然。
15.如权利要求14所述的计算机程序产品，其中在辅助信道上传送的信息包括一组分组属性。
16.如权利要求14所述的计算机程序产品，其中在辅助信道上传送的信息包括诸如USB业务量的辅助应用数据。
17.如权利要求14所述的计算机程序产品，其中在辅助信道上传送的信息包括训练会话的结果。
18.如权利要求13所述的计算机程序产品，其中显示设备还在辅助信道上把诸如同步丢失和/或丢失的分组之类的事件通知给源设备。
CNA2004100456862A 2003-05-01 2004-04-30 具有周期状态检查的基于分组的闭环视频显示接口 Pending CN1551627A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US46780403P 2003-05-01 2003-05-01
US60/467804 2003-05-01
US47408403P 2003-05-28 2003-05-28
US47408503P 2003-05-28 2003-05-28
US60/474085 2003-05-28
US60/474084 2003-05-28
US50406003P 2003-09-18 2003-09-18
US60/504060 2003-09-18
US10/726362 2003-12-02
US10/726,362 US20040218624A1 (en) 2003-05-01 2003-12-02 Packet based closed loop video display interface with periodic status checks

Publications (1)

Publication Number Publication Date
CN1551627A true CN1551627A (zh) 2004-12-01

Family

ID=32996573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100456862A Pending CN1551627A (zh) 2003-05-01 2004-04-30 具有周期状态检查的基于分组的闭环视频显示接口

Country Status (7)

Country Link
US (1) US20040218624A1 (zh)
EP (1) EP1473699A3 (zh)
JP (1) JP2005051741A (zh)
KR (1) KR20040094613A (zh)
CN (1) CN1551627A (zh)
SG (1) SG135029A1 (zh)
TW (1) TW200504563A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345039B (zh) * 2007-07-11 2013-01-02 创世纪微芯片公司 一种基于分组的显示接口
CN111819620A (zh) * 2018-03-15 2020-10-23 Nec显示器解决方案株式会社 显示设备、控制方法和程序

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
JP4428272B2 (ja) 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
US7940809B2 (en) * 2007-04-09 2011-05-10 Synerchip Co. Ltd. Digital video interface with bi-directional half-duplex clock channel used as auxiliary data channel
US8248960B2 (en) 2007-05-01 2012-08-21 Sharp Kabushiki Kaisha Data transmission with dynamic modulation scheme and/or transfer rate
US7836223B2 (en) * 2007-07-02 2010-11-16 Silicon Image, Inc. Operation of media interface to provide bidirectional communications
US9030976B2 (en) * 2008-03-27 2015-05-12 Silicon Image, Inc. Bi-directional digital interface for video and audio (DIVA)
WO2009147839A1 (ja) * 2008-06-03 2009-12-10 キヤノン株式会社 通信デバイス及び変換アダプタ
KR20100033199A (ko) * 2008-09-19 2010-03-29 삼성전자주식회사 액정 표시 장치 및 이를 포함하는 표시 시스템
US8680712B2 (en) 2008-12-11 2014-03-25 Silicon Image, Inc. Power delivery over digital interaction interface for video and audio (DiiVA)
US8185739B2 (en) * 2009-01-09 2012-05-22 Silicon Image, Inc. Method and system for detecting successful authentication of multiple ports in a time-based roving architecture
JP5439832B2 (ja) * 2009-02-03 2014-03-12 株式会社リコー シリアルデータ通信装置
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US10860512B2 (en) * 2019-04-26 2020-12-08 Dell Products L.P. Processor interconnect link training system
JP2021129161A (ja) * 2020-02-12 2021-09-02 株式会社デンソー 車両用電子制御装置

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796203A (en) * 1986-08-26 1989-01-03 Kabushiki Kaisha Toshiba High resolution monitor interface and related interfacing method
US5007050A (en) * 1987-03-27 1991-04-09 Teletec Corporation Bidirectional digital serial interface for communication digital signals including digitized audio between microprocessor-based control and transceiver units of two-way radio communications equipment
KR910006834A (ko) * 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
JPH04328919A (ja) * 1991-04-26 1992-11-17 Fujitsu Ltd 無線呼出し信号方式
JP3074039B2 (ja) * 1991-08-07 2000-08-07 明治製菓株式会社 １６員環マクロライド抗生物質の３位脱アシル体の製造法及びこれに用いる微生物並びに新規マクロライド抗生物質
US5926155A (en) * 1993-02-02 1999-07-20 Hitachi, Ltd. Digital video display system
US5506932A (en) * 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
AU7207994A (en) * 1993-06-21 1995-01-17 Multimedia Design Corporation Integrated multimedia information management system
US5577203A (en) * 1993-07-29 1996-11-19 Cirrus Logic, Inc. Video processing methods
GB9322260D0 (en) * 1993-10-28 1993-12-15 Pandora Int Ltd Digital video processor
US5508942A (en) * 1993-11-24 1996-04-16 Intel Corporation Intra/inter decision rules for encoding and decoding video signals
US5425101A (en) * 1993-12-03 1995-06-13 Scientific-Atlanta, Inc. System and method for simultaneously authorizing multiple virtual channels
JP2694807B2 (ja) * 1993-12-16 1997-12-24 日本電気株式会社 データ伝送方式
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
EP0665527B1 (en) * 1994-01-28 1999-05-06 Sun Microsystems, Inc. Flat panel display interface for a high resolution computer graphics system
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5541919A (en) * 1994-12-19 1996-07-30 Motorola, Inc. Multimedia multiplexing device and method using dynamic packet segmentation
US5745837A (en) * 1995-08-25 1998-04-28 Terayon Corporation Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA
US6172988B1 (en) * 1996-01-31 2001-01-09 Tiernan Communications, Inc. Method for universal messaging and multiplexing of video, audio, and data streams
JP3823420B2 (ja) * 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
US6543053B1 (en) * 1996-11-27 2003-04-01 University Of Hong Kong Interactive video-on-demand system
US5909465A (en) * 1996-12-05 1999-06-01 Ericsson Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
JP3434653B2 (ja) * 1996-12-05 2003-08-11 富士通株式会社 マルチメディアデータ蓄積伝送方法及び装置
US6038000A (en) * 1997-05-28 2000-03-14 Sarnoff Corporation Information stream syntax for indicating the presence of a splice point
US6542610B2 (en) * 1997-01-30 2003-04-01 Intel Corporation Content protection for digital transmission systems
DE69832691D1 (de) * 1997-02-17 2006-01-12 Comm & Control Electronics Ltd Lokales kommunikationssystem
US5918002A (en) * 1997-03-14 1999-06-29 Microsoft Corporation Selective retransmission for efficient and reliable streaming of multimedia packets in a computer network
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6049316A (en) * 1997-06-12 2000-04-11 Neomagic Corp. PC with multiple video-display refresh-rate configurations using active and default registers
US6020901A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
US6049775A (en) * 1998-01-30 2000-04-11 Bell & Howell Mail And Messaging Technologies Company Systems, methods and computer program products for monitoring and controlling mail processing devices
US6353594B1 (en) * 1998-03-04 2002-03-05 Alcatel Canada Inc. Semi-permanent virtual paths for carrying virtual channels
US6249319B1 (en) * 1998-03-30 2001-06-19 International Business Machines Corporation Method and apparatus for finding a correct synchronization point within a data stream
US6356260B1 (en) * 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
GB2339653B (en) * 1998-07-14 2003-06-04 Ibm Multiple synchronous data stream format for an optical data link
EP0986267A3 (de) * 1998-09-07 2003-11-19 Robert Bosch Gmbh Verfahren zur Einbindung von audiovisueller codierter Information in einen vorgegebenen Übertragungsstandard sowie Endgeräte hierzu
US6697376B1 (en) * 1998-11-20 2004-02-24 Diva Systems Corporation Logical node identification in an information transmission network
US7194554B1 (en) * 1998-12-08 2007-03-20 Nomadix, Inc. Systems and methods for providing dynamic network authorization authentication and accounting
US7046631B1 (en) * 1999-01-22 2006-05-16 Alcatel Canada Inc. Method and apparatus for provisioning traffic dedicated cores in a connection oriented network
US6490002B1 (en) * 1999-02-03 2002-12-03 Sony Corporation Supplemental data path for supporting on-screen displays from external sources in a monitor/TV receiver using a secondary analog signal path
JP3768712B2 (ja) * 1999-02-09 2006-04-19 キヤノン株式会社 攪拌手段、現像装置、およびプロセスカートリッジ
US6223089B1 (en) * 1999-03-15 2001-04-24 Raylar Design, Inc. Method and apparatus for controlling computers remotely
US6446130B1 (en) * 1999-03-16 2002-09-03 Interactive Digital Systems Multimedia delivery system
US6542967B1 (en) * 1999-04-12 2003-04-01 Novell, Inc. Cache object store
KR100336280B1 (ko) * 1999-05-21 2002-05-13 유혁 중간 데이터 기반의 비디오/오디오 스트리밍 방법
US8266657B2 (en) * 2001-03-15 2012-09-11 Sling Media Inc. Method for effectively implementing a multi-room television system
US6704310B1 (en) * 1999-06-30 2004-03-09 Logitech Europe, S.A. Header encoding method and apparatus for packet-based bus
JP3349490B2 (ja) * 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
US6647015B2 (en) * 2000-05-22 2003-11-11 Sarnoff Corporation Method and apparatus for providing a broadband, wireless, communications network
JP2002049363A (ja) * 2000-05-24 2002-02-15 Sharp Corp 画像表示システム
US6545688B1 (en) * 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
GB2366678B (en) * 2000-09-09 2004-04-21 Ibm Optical amplitude demodulator
GB2366677B (en) * 2000-09-09 2004-05-19 Ibm Optical amplitude modulator
US7006506B1 (en) * 2000-09-18 2006-02-28 Lucent Technologies Inc. Automatic detection and configuration of OSPF virtual links
US20020075902A1 (en) 2000-09-22 2002-06-20 Abbas Syed Aun Optimum overhead framing techniques for ADSL DMT modems
JP2002118738A (ja) * 2000-10-10 2002-04-19 Canon Inc 画像表示装置及び方法、該画像表示装置を用いた情報処理装置、並びに記憶媒体
EP1338128B1 (en) * 2000-10-11 2006-06-07 Broadcom Corporation Efficiently transmitting RTP packets in a network
US8127326B2 (en) * 2000-11-14 2012-02-28 Claussen Paul J Proximity detection using wireless connectivity in a communications system
KR100349205B1 (ko) * 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
US20020154633A1 (en) * 2000-11-22 2002-10-24 Yeshik Shin Communications architecture for storage-based devices
JP2002171449A (ja) * 2000-11-30 2002-06-14 Sony Corp 表示装置および方法、並びに記録媒体
US6820614B2 (en) * 2000-12-02 2004-11-23 The Bonutti 2003 Trust -A Tracheal intubination
CA2327898A1 (en) * 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method for establishing a communication path associated with an mpls implementation on an atm platform
KR100467643B1 (ko) * 2000-12-28 2005-01-24 엘지전자 주식회사 무선 랜에서의 멀티미디어 데이터 전송 방법
WO2002057917A2 (en) * 2001-01-22 2002-07-25 Sun Microsystems, Inc. Peer-to-peer network computing platform
US20040213206A1 (en) * 2001-02-06 2004-10-28 Mccormack John Multiprotocol convergence switch (MPCS) and method for use thereof
US7194009B2 (en) * 2001-04-14 2007-03-20 John Wai Tsang Eng Full-service broadband cable modem system
US7644003B2 (en) * 2001-05-04 2010-01-05 Agere Systems Inc. Cue-based audio coding/decoding
US20020184327A1 (en) * 2001-05-11 2002-12-05 Major Robert Drew System and method for partitioning address space in a proxy cache server cluster
US7257163B2 (en) * 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
US6874118B1 (en) * 2001-09-17 2005-03-29 Maxtor Corporation Efficient storage and error recovery of moving pictures experts group (MPEG) video streams in audio/video (AV) systems
US7043587B2 (en) * 2001-09-20 2006-05-09 Lenovo (Singapore) Pte. Ltd. System and method for connecting a universal serial bus device to a host computer system
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
US7120168B2 (en) * 2001-11-20 2006-10-10 Sony Corporation System and method for effectively performing an audio/video synchronization procedure
US7106757B2 (en) * 2001-12-19 2006-09-12 Intel Corporation System and method for streaming multimedia over packet networks
JP3778079B2 (ja) * 2001-12-20 2006-05-24 株式会社日立製作所 表示装置
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
US7283566B2 (en) * 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
US7634675B2 (en) * 2002-09-05 2009-12-15 Gateway, Inc. Monitor power management
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US20060036788A1 (en) * 2002-09-24 2006-02-16 Monster Cable Products, Inc. HDMI cable interface
US6989827B2 (en) * 2002-10-24 2006-01-24 Hewlett-Packard Development Company, Lp. System and method for transferring data through a video interface
US6999092B2 (en) * 2002-10-25 2006-02-14 Fujitsu Limited Image display apparatus in which a specific area display attribute is modifiable
US7286536B2 (en) * 2002-10-28 2007-10-23 Nokia Corporation Method and system for early header compression
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7555017B2 (en) * 2002-12-17 2009-06-30 Tls Corporation Low latency digital audio over packet switched networks
US7348957B2 (en) * 2003-02-14 2008-03-25 Intel Corporation Real-time dynamic design of liquid crystal display (LCD) panel power management through brightness control
US7525975B2 (en) * 2003-03-07 2009-04-28 Rami Caspi System and method for integrated audio stream manager
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7307669B2 (en) * 2003-06-24 2007-12-11 Broadcom Corporation System, method, and apparatus for displaying streams with dynamically changing formats
US7800623B2 (en) * 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7269673B2 (en) * 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
US20060015299A1 (en) * 2004-06-14 2006-01-19 Mcdermott Scott A Network architecture and protocol for spacecraft systems
US8996603B2 (en) * 2004-09-16 2015-03-31 Cisco Technology, Inc. Method and apparatus for user domain based white lists
JP4596259B2 (ja) * 2005-08-30 2010-12-08 株式会社デンソー 車載用電子機器の配線再構成システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345039B (zh) * 2007-07-11 2013-01-02 创世纪微芯片公司 一种基于分组的显示接口
CN111819620A (zh) * 2018-03-15 2020-10-23 Nec显示器解决方案株式会社 显示设备、控制方法和程序
CN111819620B (zh) * 2018-03-15 2022-11-04 夏普Nec显示器解决方案株式会社 显示设备、控制方法和程序
US11546152B2 (en) 2018-03-15 2023-01-03 Sharp Nec Display Solutions, Ltd. Display device, control method and program

Also Published As

Publication number Publication date
KR20040094613A (ko) 2004-11-10
TW200504563A (en) 2005-02-01
EP1473699A3 (en) 2008-04-23
SG135029A1 (en) 2007-09-28
US20040218624A1 (en) 2004-11-04
EP1473699A2 (en) 2004-11-03
JP2005051741A (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
CN100596072C (zh) 在数字视频系统中最小化缓冲器需求
CN100507824C (zh) 用于链路时钟频率与像素/音频时钟频率的枚举法
CN1551627A (zh) 具有周期状态检查的基于分组的闭环视频显示接口
CN100583971C (zh) 用于提供与链路字符时钟无关的像素数据的视频接口
CN100571139C (zh) 实时优化多媒体分组传输速率的方法
CN100555941C (zh) 减少多媒体数据分组开销的技术
CN1592387A (zh) 利用辅助信道对视频监视器训练
CN1592388A (zh) 基于分组的视频显示接口及其使用方法
CN101345039B (zh) 一种基于分组的显示接口
CN101295493B (zh) 基于压缩包的多媒体接口以及用于耦合便携式多媒体源和多媒体显示器的方法
CN1602019A (zh) 有效传输多媒体数据分组的方法和装置
CN1602001B (zh) 基于数据包的数据流传输调度装置以及应用该装置的方法
US7068686B2 (en) Method and apparatus for efficient transmission of multimedia data packets
US7424558B2 (en) Method of adaptively connecting a video source and a video display
CN101303639A (zh) 多媒体接口
CN101299183A (zh) 基于数据包的视频显示接口计数方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20041201