CN105187765A - 一种嵌入式多功能的视频接口模块 - Google Patents

Abstract

本发明涉及一种嵌入式多功能的视频接口模块，包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；电源模块向FPGA供电；全局时钟模块向FPGA提供全局时钟信号；视频AD转换模块与FPGA连接；视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；SDI编码模块与FPGA连接，串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用。本发明视频接口模块体积小、重量轻，约150克。

Description

一种嵌入式多功能的视频接口模块

技术领域

本发明涉及一种嵌入式多功能的视频接口模块。

背景技术

本视频接口模块主要针对：(1)工业高速CameraLink数字相机的数据进行解码成为80位数据，并通过底槽发给多块视频跟踪板进行高速视频图像的实时跟踪。(2)本模块对来自工业高速CameraLink数字相机的数据进行解码、抽帧和高速数字图像转换PAL制和SDI(标准清晰度)数字图像的显示。(3)本模块带有FPGA芯片，可以完成视频图像的字符叠加，实时统计视频图像的最大值、均值、最小值等功能。(4)本模块具有一路CVBS解码输入，一路视频D/A输出，一路SDI输出等功能。(5)本模块带有视频输出功率驱动功能，支持PAL制视频，传输距离长达10米。(6)本模块支持RS485通讯功能，可以完成本板和外部系统的RS485串口通讯。

发明内容

本发明公开了一种基于嵌入式多功能的视频接口模块。

本发明的技术解决方案：

一种嵌入式多功能的视频接口模块，其特殊之处在于：包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；

所述电源模块向FPGA供电；

所述全局时钟模块向FPGA提供全局时钟信号，向视频AD转换模块时钟输入信号；

所述视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，该数据信号经FPGA进行图像处理；

所述视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；

所述SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理，输出SDI视频图像；

所述CameraLink接口电路用于采集工业CameraLink相机的图像数据，将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用；

所述串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；

所述输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

上述电源模块包括第一电源单元、第二电源单元和第三电源单元，所述第一电源单元与第二电源单元连接。

上述全局时钟模块包括有源晶振。

上述视频AD转换模块包括ADV7183芯片，所述ADV7183芯片接收PAL制式视频信号并进行解码处理，将解码后的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS传输给FPGA；FPGA通过I2C总线配置ADV7183解码数据。

上述视频DA转换模块包括ADV7179芯片和AD8051驱动芯片，所述ADV7179芯片将来自FPGA芯片的视频数据ENC_P、行信号ENC_HS、场信号ENC_VS、时钟信号ENC_CLK转换为模拟PAL制CVBS信号并经过AD8051驱动芯片放大输出。

上述SDI编码模块包括CLC020芯片和SDI接口，所述CLC020芯片用于将视频数据DA、视频时钟DA_CLK串化生成标清的SDI视频图像并通过SDI接口输出。

上述CameraLink接口电路包括DS90CR288A芯片，所述DS90CR288A芯片用于采集工业CameraLink相机的图像数据，将图像数据的LVDS差分信号、LVDS差分时钟信号转换为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用。

上述串口驱动电路包括MAX3430芯片，通过MAX3430芯片用于和外部系统通讯。

上述输出驱动器电路包括SN74LVTH16245A芯片，所述SN74LVTH16245A芯片用于将80位LVTTL视频信号和像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

上述FPGA包括视频AD转DA模块、配置模块、字符叠加模块、CameraLink转DA模块、CameraLink解码模块、最大值最小值均值模块、80位数据模块以及收发转换模块，

所述视频AD转DA模块用于接收视频AD转换模块输出的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，并按照数字视频DA编码芯片的要求格式产生DA视频数据和DA时钟信号，发送给字符叠加模块，供字符叠加模块使用；

所述CameraLink转DA模块用于接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，并将其转化为PAL制视频数据流，并按照DA编码芯片的要求输出，发送给字符叠加模块，供字符叠加模块使用；

所述字符叠加模块：接收DA视频数据、DA时钟信号对其视频数据流进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；接收PAL制视频流，进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；

所述CameraLink解码模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，后转换为80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号，输出给80位数据模块；

所述80位数据模块接收80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号和LVAL行信号，后转换为80位LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号、14位输出使能信号和14位控制方向信号，输出给输出数据驱动模块；

所述最大值最小值均值模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，实时计算出整幅图像像素的最大值、最小值和平均值，并输出最大值、最小值和平均值给RS485收发转换模块；

所述RS485收发转换模块接收最大值、最小值、平均值数据，按照RS485要求转换为串行的TTL信号并输出给串口驱动电路模块；

所述配置模块通过I2C总线配置ADV7183的解码数据。

本发明所具有的优点：

1、本发明视频接口模块体积小、重量轻，约150克。

2、可以本发明的嵌入式视频跟踪器的视频数据的转发、预处理和视频图像的显示。

3、本发明视频接口模块也可以用于工业、军工及国防工业的现场视频监视。

4、本发明视频接口模块可以用于工业高速数字相机的数据采集、转发及显示。

5、本发明视频接口模块可以用于工业模拟相机的数据采集、转发及PAL制视频的显示。

6、本发明视频接口模块可以用于视频图像的预处理，包括字符叠加、图像均值、最大值、最小值等，为后端视频跟踪器的多块视频跟踪处理板提供预处理数据。

7、本发明视频接口模块可以完成工业CameraLink数字相机的多种帧频的视频图像采集显示及转发。

附图说明

图1为本发明嵌入式多功能的视频接口模块的结构示意图；

图2为电源模块原理框图；

图3为全局时钟模块原理图；

图4为视频AD转换模块的原理图；

图5为视频DA转换模块的原理图；

图6为FPGA芯片的电路原理图；

图7为SDI编码模块的原理图；

图8为CameraLink接口电路的原理图；

图9为串口驱动电路示意图；

图10为输出数据驱动模块的示意图。

具体实施方式

如图1所示，一种嵌入式多功能的视频接口模块，包括电源模块1、全局时钟模块2、视频AD转换模块3、视频DA转换模块4、FPGA5、SDI编码模块6、CameraLink接口电路7、输出数据驱动模块9以及串口驱动电路8；

电源模块向FPGA供电；全局时钟模块向FPGA提供全局时钟信号，向视频AD转换模块时钟输入信号；视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS(CCIR601/CCIR656标准)，该数据信号经FPGA进行图像处理；视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理，输出SDI视频图像；CameraLink接口电路用于采集工业CameraLink相机的图像数据，将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用；串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

电源模块包括第一电源单元、第二电源单元和第三电源单元，所述第一电源单元与第二电源单元连接。

全局时钟模块包括有源晶振。

视频AD转换模块包括ADV7183芯片，所述ADV7183芯片接收PAL制式视频信号并进行解码处理，将解码后的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS传输给FPGA；FPGA通过I2C总线配置ADV7183解码数据。

视频DA转换模块包括ADV7179芯片和AD8051驱动芯片，所述ADV7179芯片将来自FPGA芯片的视频数据ENC_P、行信号ENC_HS、场信号ENC_VS、时钟信号ENC_CLK转换为模拟PAL制CVBS信号并经过AD8051驱动芯片放大输出。

SDI编码模块包括CLC020芯片和SDI接口，所述CLC020芯片用于将视频数据DA、视频时钟DA_CLK串化生成标清的SDI视频图像并通过SDI接口输出。

CameraLink接口电路包括DS90CR288A芯片，所述DS90CR288A芯片用于采集工业CameraLink相机的图像数据，将图像数据的LVDS差分信号、LVDS差分时钟信号转换为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用。

串口驱动电路包括MAX3430芯片，通过MAX3430芯片用于和外部系统通讯。

输出驱动器电路包括SN74LVTH16245A芯片，所述SN74LVTH16245A芯片用于将80位LVTTL视频信号和像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

FPGA包括视频AD转DA模块、字符叠加模块、CameraLink转DA模块、CameraLink解码模块、最大值最小值均值模块、80位数据模块以及收发转换模块。

视频AD转DA模块的输入端接视频AD转换模块，视频AD转DA模块的输出端接字符叠加模块的输入端，CameraLink转DA模块和CameraLink解码模块的输入端均接CameraLink接口电路，CameraLink转DA模块的输出端接字符叠加模块的输入端，字符叠加模块的输出端接视频DA转换模块和SDI编码模块，CameraLink解码模块的输出端接输出80位数据模块的输入端，输出80位数据模块的输出端输出至输出数据驱动模块的输入端，最大值最小值均值模块的输出端接RS485收发转换模块的输入端，S485收发转换模块的输出端接串口驱动电路模块的输入端。

视频AD转DA模块：将模拟视频CVBS信号通过AD解码芯片解码成8位视频数据和行、场、时钟信号，并按照数字视频DA编码芯片的要求格式产生8位视频数据、时钟信号。字符叠加模块：编写生成字符库，将生成的字符叠加在8位的视频数据上(如将字符叠加在视频图像顶部、底部等位置)，并按照视频DA格式的视频流输出。CameraLink转DA模块：接收CameraLink接口的图像数据，将LVDS差分的视频图像数据转换为LVTTL信号的80位视频图像数据，将视频图像数据转换为PAL制视频数据流，按照视频DA格式输出视频数据流。CameraLink解码模块：接收CameraLink接口的图像数据，将其LVDS的差分视频图像数据转换为80位的视频图像数据信号，该信号为LVTTL信号，并将该80位视频图像数据输出。最大值最小值均值模块：实时计算出整帧视频图像上所有像素的最大值、最小值和平均值，并输出最大值、最小值和平均值。输出80位数据模块：输出80位视频图数据、时钟、帧信号、行信号。同时控制输出数据驱动芯片的使能信号，使实时跟踪处理板能够接收模块输出的80位视频图像数据、时钟、帧信号、行信号。RS485收发转换模块：接收串口RS485芯片收到的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；将图像处理计算出的最大值、最小值、平均值等按照RS485要求准换位串行的TTL信号并输出给RS485芯片。最大值最小值均值模块的作用：在FPGA芯片内，实时计算出整帧视频图像上所有像素的最大值、最小值、平均值，并将这些值通过RS485串口输出。主要为实时跟踪处理板实时跟踪目标使用(跟踪处理板跟踪目标时要用到图像的最大值、最小值、平均值这些参数提取目标，决定是否对目标进行跟踪)。

电源部分:电源部分输入为5V，电源输出误差为±10％，输出为3.3V、1.2V和1.8V。电源芯片PTH05060WAH输入为5V，输出为3.3V；电源芯片LT1764EQ输入为3.3V，输出为1.2V；电源芯片LT1764EQ-1.8输入为5.0V,输出为1.8V。其原理图见附图2。

全局时钟原理图：全局时钟电路为27MHZ有源晶振，为FPGA提供全局时钟和AD解码芯片ADV7183提供27MHZ时钟输入。其原理框图见附图3。

视频AD转换模块：将J1或者J2输入的PAL制式视频信号通过芯片ADV7183解码为8位数据信号DEC_P传输给FPGA芯片的IO管脚；同时将时钟信号DEC_CLK、场信号FIELD、帧同步VS和行同步HS管脚连接FPGA；FPGA通过I2C总线配置ADV7183解码数据，供FPGA对图像进行预处理，如字符叠加显示和转发给跟踪处理模块使用。其原理图见附图4。

视频DA转换模块：视频DA芯片ADV7179将来自FPGA芯片输出8位视频数据ENC_P、行信号ENC_HS、场信号ENC_VS、时钟信号ENC_CLK通过ADV7179芯片，转换为模拟PAL制CVBS信号输出，并经过驱动芯片AD8051放大输出，其输出接口见J3。其原理图见附图5所示。

FPGA芯片电路：FPGA芯片选择EP2S60F672，该芯片实现(1)将模拟视频信号CVBS通过ADV7183解码，通过视频AD转DA模块、字符叠加模块输出实时视频图像，该视频图像有两路输出，其中一路经过通路1芯片ADV7179输出带字符叠加的PAL制视频图像；另一路经过通路2芯片CLC020输出带字符叠加的SDI视频图像；(2)接收工业CameraLink接口视频数据，解码输出到FPGA，通过Cameralink转DA模块、字符叠加模块输出实时视频图像，该视频图像有两路输出，其中一路视频图像并经过通路1芯片ADV7179输出带字符叠加的PAL制视频图像；另一路视频图像经过通路2芯片CLC020输出带字符叠加的SDI视频图像；(3)接收工业相机的Cameralink接口数据，解码输出到FPGA，通过Cameralink解码模块、输出80位数据模块，实时输出图像数据给实时跟踪处理板，供实时跟踪处理板处理图像数据；(4)通过最大值最小值均值模块、RS485收发转换模块，通过芯片MAX3430输出RS485信号用于和外部系统的RS485通讯。其原理图见附图6。

SDI编码模块：包括芯片CLC020，该芯片将8位视频数据DA、视频时钟DA_CLK输入给芯片CLC020，通过芯片CLC020串化输出为SDI信号，生成标清的SDI视频图像。其原理见附图7。

CameraLink接口电路：该电路用于采集工业CameraLink相机的图像数据，将视频数据X、Y、Z的4位LVDS差分信号、XCLK、YCLK、ZCLK的LVDS差分时钟信号通过DS90CR288A芯片转换输出为80位LVTTL的视频数据信号、XPCLK时钟信号输出供FPGA处理使用。一路数据通过FPGA转发给输出驱动器芯片输出，供视频跟踪处理模块处理数据；另一路数据供FPGA处理转换成为PAL制式和SDI制式的图像显示。其原理图见附图8。

串口驱动电路(串口RS485通讯):该模块所用芯片为MAX3430。通过MAX3430芯片用于和外部系统的RS485通讯。其原理图见附图9。

输出驱动器电路：该输出驱动器芯片为SN74LVTH16245A，将80位的LVTTL视频信号、像素时钟信号PCLK，经过SN74LVTH16245驱动输出为80位视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。其原理图见附图10。

Claims (10)

1.一种嵌入式多功能的视频接口模块，其特征在于：包括电源模块、全局时钟模块、视频AD转换模块、视频DA转换模块、FPGA、SDI编码模块、CameraLink接口电路、输出数据驱动模块以及串口驱动电路；

所述电源模块向FPGA供电；

所述全局时钟模块向FPGA提供全局时钟信号，向视频AD转换模块时钟输入信号；

所述视频AD转换模块用于将PAL制式视频信号解码为8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，该数据信号经FPGA进行图像处理；

所述视频DA转换模块将来自FPGA的视频数据、行信号、场信号、时钟信号转换为模拟PAL制CVBS信号输出；

所述SDI编码模块用于将来自FPGA的视频数据、视频时钟进行串化处理，输出SDI视频图像；

所述CameraLink接口电路用于采集工业CameraLink相机的图像数据，将图像数据LVDS差分信号、LVDS差分时钟信号转换输出为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用；

所述串口驱动电路接收的TTL信号，将接收到的信号按照RS485所要求的通信协议转换为8位的数据供FPGA芯片图像处理使用；

所述输出驱动器电路用于将来自FPGA的80位LVTTL数据信号、像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

2.根据权利要求1所述的嵌入式多功能的视频接口模块，其特征在于：所述电源模块包括第一电源单元、第二电源单元和第三电源单元，所述第一电源单元与第二电源单元连接。

3.根据权利要求2所述的嵌入式多功能的视频接口模块，其特征在于：所述全局时钟模块包括有源晶振。

4.根据权利要求3所述的嵌入式多功能的视频接口模块，其特征在于：所述视频AD转换模块包括ADV7183芯片，所述ADV7183芯片接收PAL制式视频信号并进行解码处理，将解码后的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS传输给FPGA；FPGA通过I2C总线配置ADV7183解码数据。

5.根据权利要求4所述的嵌入式多功能的视频接口模块，其特征在于：所述视频DA转换模块包括ADV7179芯片和AD8051驱动芯片，所述ADV7179芯片将来自FPGA芯片的视频数据ENC_P、行信号ENC_HS、场信号ENC_VS、时钟信号ENC_CLK转换为模拟PAL制CVBS信号并经过AD8051驱动芯片放大输出。

6.根据权利要求5所述的嵌入式多功能的视频接口模块，其特征在于：所述SDI编码模块包括CLC020芯片和SDI接口，所述CLC020芯片用于将视频数据DA、视频时钟DA_CLK串化生成标清的SDI视频图像并通过SDI接口输出。

7.根据权利要求6所述的嵌入式多功能的视频接口模块，其特征在于：所述CameraLink接口电路包括DS90CR288A芯片，所述DS90CR288A芯片用于采集工业CameraLink相机的图像数据，将图像数据的LVDS差分信号、LVDS差分时钟信号转换为80位LVTTL视频数据信号、XPCLK时钟信号输出供FPGA处理使用。

8.根据权利要求7所述的嵌入式多功能的视频接口模块，其特征在于：所述串口驱动电路包括MAX3430芯片，通过MAX3430芯片用于和外部系统通讯。

9.根据权利要求8所述的嵌入式多功能的视频接口模块，其特征在于：所述输出驱动器电路包括SN74LVTH16245A芯片，所述SN74LVTH16245A芯片用于将80位LVTTL视频信号和像素时钟信号PCLK驱动输出为视频数据信号、PCLK输出信号同时供多块跟踪处理板实时跟踪目标使用。

10.根据权利要求1至9之任一所述的嵌入式多功能的视频接口模块，其特征在于：所述FPGA包括视频AD转DA模块、配置模块、字符叠加模块、CameraLink转DA模块、CameraLink解码模块、最大值最小值均值模块、80位数据模块以及收发转换模块，

所述视频AD转DA模块用于接收视频AD转换模块输出的8位数据信号DEC_P、时钟信号DEC_CLK、场信号FIELD、帧同步信号VS和行同步信号HS，并按照数字视频DA编码芯片的要求格式产生DA视频数据和DA时钟信号，发送给字符叠加模块，供字符叠加模块使用；

所述CameraLink转DA模块用于接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，并将其转化为PAL制视频数据流，并按照DA编码芯片的要求输出，发送给字符叠加模块，供字符叠加模块使用；

所述字符叠加模块：接收DA视频数据、DA时钟信号对其视频数据流进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；接收PAL制视频流，进行字符叠加，输出为带有字符的DA视频数据和DA时钟信号；该输出信号分两路输出，一路输出给视频DA转换模块，一路输出给SDI编码模块；

所述CameraLink解码模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，后转换为80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号，输出给80位数据模块；

所述80位数据模块接收80位的LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号和LVAL行信号，后转换为80位LVTTL视频数据信号、XPCLK时钟信号、FVAL帧信号、LVAL行信号、14位输出使能信号和14位控制方向信号，输出给输出数据驱动模块；

所述最大值最小值均值模块接收CameraLink接口电路发送的80位LVTTL视频数据信号和XPCLK时钟信号，实时计算出整幅图像像素的最大值、最小值和平均值，并输出最大值、最小值和平均值给RS485收发转换模块；

所述RS485收发转换模块接收最大值、最小值、平均值数据，按照RS485要求转换为串行的TTL信号并输出给串口驱动电路模块；

所述配置模块通过I2C总线配置ADV7183的解码数据。