CN105187766A - 一种接收HDI-SDI和Cameralink接口的视频显示模块 - Google Patents

一种接收HDI-SDI和Cameralink接口的视频显示模块 Download PDF

Info

Publication number
CN105187766A
CN105187766A CN201510430627.5A CN201510430627A CN105187766A CN 105187766 A CN105187766 A CN 105187766A CN 201510430627 A CN201510430627 A CN 201510430627A CN 105187766 A CN105187766 A CN 105187766A
Authority
CN
China
Prior art keywords
module
video
hdi
chip
sdi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510430627.5A
Other languages
English (en)
Other versions
CN105187766B (zh
Inventor
张永康
田雁
许朝晖
田广元
丁璐
冯谋朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XiAn Institute of Optics and Precision Mechanics of CAS
Original Assignee
XiAn Institute of Optics and Precision Mechanics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XiAn Institute of Optics and Precision Mechanics of CAS filed Critical XiAn Institute of Optics and Precision Mechanics of CAS
Priority to CN201510430627.5A priority Critical patent/CN105187766B/zh
Publication of CN105187766A publication Critical patent/CN105187766A/zh
Application granted granted Critical
Publication of CN105187766B publication Critical patent/CN105187766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种涉及HDI-SDI和Cameralink接口的视频显示模块，包括电源模块、Cameralink解码模块、高清HDI-SDI视频AD模块、PAL制视频DA模块、高清HDI-SDI视频DA模块、FPGA、串口通讯模块，电源模块向FPGA供电；串口通讯模块用于外部系统与FPGA相互通讯；Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，高清HDI-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，PAL制视频DA模块包括ADV7179芯片和AD8051芯片，本发明视频显示模块重量小、体积轻，重量约100克，尺寸为120X112X20mm。

Description

一种接收HDI-SDI和Cameralink接口的视频显示模块
技术领域
本发明涉及一种涉及HDI-SDI和Cameralink接口的视频显示模块。
背景技术
视频显示模块主要针对：(1)本模块对于来自工业高速、低速的Cameralink接口相机的视频数据进行解码、抽帧和将高速数字图像转换为HDI-SDI高清视频和PAL制视频显示。(2)可以接收HDI-SDI高清视频，并将HDI-SDI的视频图像转换为PAL制视频图像，并在PAL制视频图像进行字符叠加，输出为PAL制视频。(3)本模块支持RS485和RS232串口通讯功能。
发明内容
本发明提供一种接收HDI-SDI和Cameralink接口的视频显示模块。
本发明的技术解决方案：
一种接收HDI-SDI和Cameralink接口的视频显示模块，其特殊之处在于：包括电源模块、Cameralink解码模块、高清HDI-SDI视频AD模块、PAL制视频DA模块、高清HDI-SDI视频DA模块、FPGA、串口通讯模块，
所述电源模块向FPGA供电；所述串口通讯模块用于外部系统与FPGA相互通讯；
所述Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameralink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameralink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DIN1进行转换输出LVDS差分信号DO1给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RI1进行转换后输出电平为LVTTL的串口通讯信号RO1供FPGA处理；
所述高清HDI-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，所述LMH0044SQ芯片接收高清数字视频信号HDI_IN转换为LVDS差分信号，并将该差分信号发送给LMH0041SQ芯片，所述LMH0041SQ芯片将接收到的LVDS差分信号转换为5位差分数据信号RX和LVDS差分时钟信号RXCLK供FPGA处理；
所述PAL制视频DA模块包括ADV7179芯片和AD8051芯片，所述芯片ADV7179接收来自FPGA的视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS和场同步信号ENC_VS且将接收到的全部信号转换为模拟视频信号CVBS，模拟视频信号CVBS经过AD8051芯片放大输出至接口J1；所述高清HDI-SDI视频DA模块包括LMH0040SQ芯片，所述LMH0040SQ芯片接收来自FPGA的LVDS差分信号TX和LVDS时钟差分信号TXCLK，并转换为高清信号HDI_OUT输出接口J2。
上述电源模块包括电源芯片PTH05060WAH和电源芯片PTH04000WAH。
上述FPGA包括Cameralink转DA模块、字符叠加模块、高清视频AD解码模块、RS232和RS485收发模块和HDI-SDI转PAL制视频模块；
所述Cameralink转DA模块接收80位LVTTL视频数据信号、XPCLK时钟信号，将这些信号转换为PAL制式视频数据信号和HDI-SDI制式视频数据信号，并输出给字符叠加模块；所述高清视频AD解码模块接收5位差分数据信号RX和LVDS差分时钟信号RXCLK转化成高清HDI-SDI视频数据流，并输出给字符叠加模块和HDI-SDI转PAL制视频模块；
HDI-SDI转PAL制视频模块接收高清HDI-SDI视频数据流转化成PAL制视频数据流，并输出给字符叠加模块；
所述字符叠加模块：给PAL制式视频数据叠加字符，输出带字符叠加的PAL制式视频数据给PAL制视频DA模块；给HDI-SDI制式视频数据叠加字符，输出带字符叠加的HDI-SDI制式视频数据给高清HDI-SDI视频DA模块；给高清HDI-SDI视频数据流进行字符叠加，输出带字符叠加的高清HDI-SDI视频数据流给高清HDI-SDI视频DA模块；
所述RS232和RS485收发模块接收来自于串口RS485和RS232模块的RS485和RS232发送信号，供FPGA进行图像处理使用；FPGA图像处理完成的数据，经过RS232和RS485收发模块发送给串口RS485和RS232模块，用于和外部系统相互通讯。
上述串口通讯模块为串口通讯RS485和RS232，所述RS485串口为LTC2850芯片，所述RS232串口为MAX232芯片。
本发明所具有的优点：
1、本发明视频显示模块重量小、体积轻，重量约100克，尺寸为120(D)X112(W)X20(H)mm。
2、本发明的视频显示模块可以专门用于工业相机视频数据的采集显示(包括PAL制、HDI-SDI视频显示)和字符叠加功能。
3、本发明的视频显示模块可以用于工业、军工及国防工业现场视频监视及关键指标实时显示功能。
4、本发明的视频显示模块可用于视频转换功能，包括HDI-SDI视频转换为PAL制视频显示；Cameralink接口视频转换为PAL制视频和HDI-SDI高清视频显示。
附图说明
图1为视频显示模块原理框图；
图2为电源部分原理框图；
图3为Cameralink解码电路原理框图；
图4为高清HDI-SDI视频AD模块原理框图；
图5为PAL制视频DA模块原理框图；
图6为高清HDI-SDI视频DA模块的原理框图；
图7为FPGA部分原理框图；
图8为RS232和RS485串口通讯原理框图；
图9为视频模块的结构布局图。
具体实施方式
如图1所示一种接收HDI-SDI和Cameralink接口的视频显示模块，包括电源模块1、Cameralink解码模块2、高清HDI-SDI视频AD模块3、PAL制视频DA模块4、高清HDI-SDI视频DA模块5、FPGA6以及串口通讯模块7，
如图2所示，电源模块向FPGA供电；电源模块包括电源芯片PTH05060WAH和电源芯片PTH04000WAH。
串口通讯模块用于外部系统与FPGA相互通讯；
如图3所示，Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameralink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameralink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DIN1进行转换输出LVDS差分信号DO1给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RI1进行转换后输出电平为LVTTL的串口通讯信号RO1供FPGA处理；
如图4所示，高清HDI-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，LMH0044SQ芯片接收高清数字视频信号HDI_IN转换为LVDS差分信号，并将该差分信号发送给LMH0041SQ芯片，LMH0041SQ芯片将接收到的LVDS差分信号转换为5位差分数据信号RX和LVDS差分时钟信号RXCLK供FPGA处理；
如图5所示，PAL制视频DA模块包括ADV7179芯片和AD8051芯片，芯片ADV7179接收来自FPGA的视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS和场同步信号ENC_VS且将接收到的全部信号转换为模拟视频信号CVBS，模拟视频信号CVBS经过AD8051芯片放大输出至接口J1；高清HDI-SDI视频DA模块包括LMH0040SQ芯片，LMH0040SQ芯片接收来自FPGA的LVDS差分信号TX和LVDS时钟差分信号TXCLK，并转换为高清信号HDI_OUT输出接口J2。
如图7所示，FPGA包括Cameralink转DA模块、字符叠加模块、高清视频AD解码模块、RS232和RS485收发模块和HDI-SDI转PAL制视频模块；
Cameralink转DA模块接收80位LVTTL视频数据信号、XPCLK时钟信号，将这些信号转换为PAL制式视频数据信号和HDI-SDI制式视频数据信号，并输出给字符叠加模块；高清视频AD解码模块接收5位差分数据信号RX和LVDS差分时钟信号RXCLK转化成高清HDI-SDI视频数据流，并输出给字符叠加模块和HDI-SDI转PAL制视频模块；
HDI-SDI转PAL制视频模块接收高清HDI-SDI视频数据流转化成PAL制视频数据流，并输出给字符叠加模块；
字符叠加模块：给PAL制式视频数据叠加字符，输出带字符叠加的PAL制式视频数据给PAL制视频DA模块；给HDI-SDI制式视频数据叠加字符，输出带字符叠加的HDI-SDI制式视频数据给高清HDI-SDI视频DA模块；给高清HDI-SDI视频数据流进行字符叠加，输出带字符叠加的高清HDI-SDI视频数据流给高清HDI-SDI视频DA模块；
高清视频AD解码模块用于接收高清HDI-SDI视频AD模块产生5位差分数据信号RX、差分时钟信号RXCLK，将这些信号转换高清HDI-SDI视频数据流。将该高清HDI-SDI视频数据流一路输出给字符叠加模块，一路输出给HDI-SDI转PAL制视频模块。
HDI-SDI转PAL制视频模块用于接收高清视频AD解码模块所产生的高清HDI-SDI视频数据流，将该高清HDI-SDI视频数据流转换为PAL制视频数据流。
字符叠加模块接收三个模块的输出，第一个模块是Cameralink转DA模块，第二个模块是高清视频AD解码模块，第三个模块是HDI-SDI转PAL制视频模块。在第一个模块中，接收PAL制式视频数据信号和HDI-SDI制式视频数据信号，给PAL制式视频数据叠加字符，输出带字符叠加的PAL制式视频数据给PAL制视频DA模块；给HDI-SDI制式视频数据叠加字符，输出带字符叠加的HDI-SDI制式视频数据给高清HDI-SDI视频DA模块。在第二个模块中，接收高清视频AD解码模块产生高清HDI-SDI视频数据流，给HDI-SDI视频数据流进行字符叠加，输出带字符叠加的HDI-SDI视频数据流给高清HDI-SDI视频DA模块。在第三个模块中，接收HDI-SDI转PAL制视频模块所产生PAL制视频数据流，给PAL制视频数据流进行字符叠加，输出带字符叠加的PAL制视频数据流给PAL制视频DA模块。
RS232和RS485收发模块接收来自于串口RS485和RS232模块的RS485和RS232发送信号，供FPGA进行图像处理使用；FPGA图像处理完成的数据，经过RS232和RS485收发模块发送给串口RS485和RS232模块，用于和外部系统相互通讯。
串口通讯模块为串口通讯RS485和RS232，所述RS485串口为LTC2850芯片，所述RS232串口为MAX232芯片。
实施例：
电源部分。电源输入部分为5V，电源输入误差为±10％，电源输出电压为3.3V、1.2V、1.8V和2.5V。其中，电源芯片选美国德州仪器公司的PTH05060WAH和PTH04000WAH。电源芯片PTH05060WAH输入为5V，输出为3.3V。电源芯片PTH04000WAH输入为5V，输出为1.2V。电源芯片PTH04000WAH输入为5V，输出为1.8V。电源芯片PTH04000WAH输入为5V，输出为2.5V。其原理图见附图2。
Cameralink解码部分。该电路选用美国国家半导体公司的DS90CR288A、DS90LV031A和DS90LV019芯片。该电路用于采集具有cameralink接口的工业相机的图像数据和配置Cameralink相机参数。其中，DS90CR288A芯片主要是将视频数据X、Y、Z的4位LVDS差分信号，XCLK、YCLK、ZCLK的LVDS差分时钟信号通过芯片DS90CR288A转换为80位LVTTL的视频数据信号，1位XPCLK时钟信号。DS90LV031A芯片将来自FPGA的数据DIN，通过芯片DS90LV031A转换产生LVDS差分信号DOUT，配置相机参数。DS90LV019A芯片主要用于FPGA和cameralink相机的通讯，FPGA产生DIN1信号，通过芯片DS90LV019A输出LVDS差分信号DO1，同时可以接收来自相机LVDS差分信号RI1，通过芯片DS90LV019A输出LVTTL信号RO1，供FPGA处理。这些转换出来的信号供FPGA处理使用。FPGA将视频数据转换PAL制视频格式，同时经过字符叠加模块，输出带字符叠加的PAL制视频图像；FPGA将视频数据转换为HDI-SDI视频格式，同时经过字符叠加，输出带字符叠加的HDI-SDI图像。其原理框图见附图3。
高清HDI-SDI视频AD部分。高清芯片选择美国国家半导体公司的LMH0044SQ和LMH0041SQ。该电路是将高清视频信号HDI_IN通过芯片LMH0044SQ转换为1路LVDS差分信号，LMH0041SQ芯片接收该差分信号，转换为5位差分数据信号和1位RXCLK的LVDS差分信号。这些信号供FPGA处理。其原理框图见附图4。
PAL制视频DA模块。DA视频选择芯片ADV7179和AD8051。芯片ADV7179接收来自FPGA的8位视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS、场同步信号ENC_VS。芯片ADV7179将这些信号转换为模拟视频信号CVBS。CVBS信号经过驱动芯片AD8051放大输出至J1接口，J1接口为专用视频接口MCX7接口。ENC_SDA和ENC_SCLK为芯片ADV7179的I2C总线，用于配置ADV7179的参数设置。
高清HDI-SDI视频DA。高清视频DA选择美国国家半导体公司的芯片LMH0040SQ。主要将来自FPGA的5位LVDS差分信号TX、1位LVDS时钟差分信号TXCLK，通过芯片LMH0040SQ转换为高清HDI_OUT，HDI_OUT输出接口为J2，J2接口为专用的MCX7接口。其原理框图见附图6。
FPGA芯片。FPGA芯片选择美国ALTERA公司的芯片EP2S90F1020I4。该芯片主要实现(1)将Cameralink转DA模块，实现cameralink数据转换为PAL制式视频数据和HDI-SDI制式视频数据，经过字符叠加模块，一路输出带字符叠加PAL制式视频，一路输出带字符叠加的HDI-SDI制式视频。另外，还有一种应用，直接通过Cameralink转DA模块，实现将cameralink数字图像转换为PAL制式视频数据和HDI-SDI制式视频数据直接输出，一路输出PAL制式视频，一路输出HDI-SDI视频。(2)将高清视频HDI-SDI通过高清视频AD解码模块，再通过字符叠加模块，输出带字符叠加的HDI-SDI制式视频数据。(3)将高清视频HDI-SDI通过高清视频AD解码，通过HDI-SDI转PAL制视频模块，再经过字符叠加模块，输出带字符叠加的PAL制式视频数据。(4)RS232和RS485收发模块，可以实现串口RS232和外部系统的通讯，也可以实现串口RS485和外部系统的通讯。其原理框图见附图7。
串口通讯RS485和RS232。RS485串口用芯片LTC2850，RS232串口用芯片MAX232。主要实现RS485接口或RS232接口与外部系统的通讯，并将一些参数数据直接叠加在实时视频上，供现场监视作参考。其原理图见附图8。
视频显示模块的布局。该视频模块包括以下几个部分：(1)电源部分；(2)cameralink解码部分；(3)高清HDI-SDI视频AD部分；(4)PAL制视频DA部分；(5)高清HDI-SDI视频DA部分；(6)FPGA部分；(7)串口RS485和RS232部分。该模块尺寸为120(D)X112(W)X20(H)mm，HDI_IN为高清视频输入接口，J1为PAL制视频输出接口，J2为高清视频输出接口，RS485接口为串口RS485的通讯接口，RS232接口为串口RS232的通讯接口。其结构图见附图9。

Claims (4)

1.一种接收HDI-SDI和Cameralink接口的视频显示模块，其特征在于：包括电源模块、Cameralink解码模块、高清HDI-SDI视频AD模块、PAL制视频DA模块、高清HDI-SDI视频DA模块、FPGA、串口通讯模块，
所述电源模块向FPGA供电；所述串口通讯模块用于外部系统与FPGA相互通讯；
所述Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameralink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameralink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DIN1进行转换输出LVDS差分信号DO1给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RI1进行转换后输出电平为LVTTL的串口通讯信号RO1供FPGA处理；
所述高清HDI-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，所述LMH0044SQ芯片接收高清数字视频信号HDI_IN转换为LVDS差分信号，并将该差分信号发送给LMH0041SQ芯片，所述LMH0041SQ芯片将接收到的LVDS差分信号转换为5位差分数据信号RX和LVDS差分时钟信号RXCLK供FPGA处理；
所述PAL制视频DA模块包括ADV7179芯片和AD8051芯片，所述芯片ADV7179接收来自FPGA的视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS和场同步信号ENC_VS且将接收到的全部信号转换为模拟视频信号CVBS，模拟视频信号CVBS经过AD8051芯片放大输出至接口J1；所述高清HDI-SDI视频DA模块包括LMH0040SQ芯片，所述LMH0040SQ芯片接收来自FPGA的LVDS差分信号TX和LVDS时钟差分信号TXCLK，并转换为高清信号HDI_OUT输出接口J2。
2.根据权利要求1所述的接收HDI-SDI和Cameralink接口的视频显示模块，其特征在于：
所述电源模块包括电源芯片PTH05060WAH和电源芯片PTH04000WAH。
3.根据权利要求1或2所述的接收HDI-SDI和Cameralink接口的视频显示模块，其特征在于：所述FPGA包括Cameralink转DA模块、字符叠加模块、高清视频AD解码模块、RS232和RS485收发模块和HDI-SDI转PAL制视频模块；
所述Cameralink转DA模块接收80位LVTTL视频数据信号、XPCLK时钟信号，将这些信号转换为PAL制式视频数据信号和HDI-SDI制式视频数据信号，并输出给字符叠加模块；所述高清视频AD解码模块接收5位差分数据信号RX和LVDS差分时钟信号RXCLK转化成高清HDI-SDI视频数据流，并输出给字符叠加模块和HDI-SDI转PAL制视频模块；
HDI-SDI转PAL制视频模块接收高清HDI-SDI视频数据流转化成PAL制视频数据流，并输出给字符叠加模块；
所述字符叠加模块：给PAL制式视频数据叠加字符，输出带字符叠加的PAL制式视频数据给PAL制视频DA模块；给HDI-SDI制式视频数据叠加字符，输出带字符叠加的HDI-SDI制式视频数据给高清HDI-SDI视频DA模块；给高清HDI-SDI视频数据流进行字符叠加，输出带字符叠加的高清HDI-SDI视频数据流给高清HDI-SDI视频DA模块；
所述RS232和RS485收发模块接收来自于串口RS485和RS232模块的RS485和RS232发送信号，供FPGA进行图像处理使用；FPGA图像处理完成的数据，经过RS232和RS485收发模块发送给串口RS485和RS232模块，用于和外部系统相互通讯。
4.根据权利要求3所述的接收HDI-SDI和Cameralink接口的视频显示模块，其特征在于：所述串口通讯模块为串口通讯RS485和RS232，所述RS485串口为LTC2850芯片，所述RS232串口为MAX232芯片。
CN201510430627.5A 2015-07-21 2015-07-21 一种接收HDI-SDI和Cameralink接口的视频显示模块 Active CN105187766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510430627.5A CN105187766B (zh) 2015-07-21 2015-07-21 一种接收HDI-SDI和Cameralink接口的视频显示模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510430627.5A CN105187766B (zh) 2015-07-21 2015-07-21 一种接收HDI-SDI和Cameralink接口的视频显示模块

Publications (2)

Publication Number Publication Date
CN105187766A true CN105187766A (zh) 2015-12-23
CN105187766B CN105187766B (zh) 2018-07-03

Family

ID=54909589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510430627.5A Active CN105187766B (zh) 2015-07-21 2015-07-21 一种接收HDI-SDI和Cameralink接口的视频显示模块

Country Status (1)

Country Link
CN (1) CN105187766B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290336A (zh) * 2019-07-16 2019-09-27 深圳市殷泰禾技术有限公司 一种高清视频多媒体信息叠加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101254110A (zh) * 2008-03-04 2008-09-03 西安交通大学 一种医用x射线ccd型数字摄像机
CN201282519Y (zh) * 2008-10-24 2009-07-29 北京蛙视通信技术有限责任公司 一种实现非压缩数字视频信号的字符叠加装置
CN201557187U (zh) * 2009-10-20 2010-08-18 大连捷成实业发展有限公司 一种数字视频字符叠加系统
CN204836399U (zh) * 2015-07-21 2015-12-02 中国科学院西安光学精密机械研究所 一种接收HDI-SDI和Cameralink接口的视频显示模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101254110A (zh) * 2008-03-04 2008-09-03 西安交通大学 一种医用x射线ccd型数字摄像机
CN201282519Y (zh) * 2008-10-24 2009-07-29 北京蛙视通信技术有限责任公司 一种实现非压缩数字视频信号的字符叠加装置
CN201557187U (zh) * 2009-10-20 2010-08-18 大连捷成实业发展有限公司 一种数字视频字符叠加系统
CN204836399U (zh) * 2015-07-21 2015-12-02 中国科学院西安光学精密机械研究所 一种接收HDI-SDI和Cameralink接口的视频显示模块

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
明章辉: "基于FPGA的Cameralink 视频信号处理技术的研究", 《中国优秀硕士学位论文全文数据库》 *
杨柯: "cameralink接口的高速电子存储系统设计", 《舰船电子工程》 *
黄彪: "基于FPGA的高清视频信号实时处理系统的研究", 《中国优秀硕士学位论文全文数据库》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290336A (zh) * 2019-07-16 2019-09-27 深圳市殷泰禾技术有限公司 一种高清视频多媒体信息叠加器

Also Published As

Publication number Publication date
CN105187766B (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
CN201608820U (zh) 用于大型led显示屏的音视频控制系统
CN103595924B (zh) 一种基于Cameralink的图像融合系统及其方法
CN202475590U (zh) 视频预处理装置
CN103813107A (zh) 一种基于fpga多路高清视频叠加方法
CN103903568A (zh) Led显示屏控制卡
US9386193B2 (en) Signal transmitting device, signal transmitting/receiving device, and image display device
CN103561227A (zh) 一种高分辨率视频播放系统
CN204836399U (zh) 一种接收HDI-SDI和Cameralink接口的视频显示模块
CN101420538B (zh) 空间多光谱线阵ccd遥感器成像电路系统
CN204836400U (zh) 一种嵌入式多功能的视频接口模块
CN207251800U (zh) 一种基于fpga的智能sdi视频转换盒
CN201657134U (zh) 一种高清视频无缝切换的装置
CN105187765A (zh) 一种嵌入式多功能的视频接口模块
CN101783917A (zh) 一种高清视频无缝切换的实现方法
CN201774613U (zh) Rgb模拟视频信号采集系统
CN107529024A (zh) 多功能图像视频切换板
CN104581095A (zh) 一种Camera Link视频光端机
CN103067697A (zh) 一种消除基于光纤传输的vga信号抖动的方法
CN105187766A (zh) 一种接收HDI-SDI和Cameralink接口的视频显示模块
CN203734741U (zh) 2路lvds视频旋转和叠加系统
CN106878650B (zh) 一种dvi到vga视频转换装置及其方法
CN105304001B (zh) 一种基于serdes的信号扩展盒
CN103702073A (zh) 一拖多个成像传感器同步成像的一体化相机电路
CN210112162U (zh) 可实现多路视频信号输出和采集的视频处理模块
CN103607545A (zh) 一种高清视频采集装置及其工作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant