CN113489487B - 一种集成vco式鉴相器及环内混频式锁相环电路 - Google Patents

一种集成vco式鉴相器及环内混频式锁相环电路 Download PDF

Info

Publication number
CN113489487B
CN113489487B CN202110690859.XA CN202110690859A CN113489487B CN 113489487 B CN113489487 B CN 113489487B CN 202110690859 A CN202110690859 A CN 202110690859A CN 113489487 B CN113489487 B CN 113489487B
Authority
CN
China
Prior art keywords
vco
feedback signal
unit
type phase
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110690859.XA
Other languages
English (en)
Other versions
CN113489487A (zh
Inventor
侯照临
刘武广
张文锋
陈昌锐
王海龙
王燕
金广华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110690859.XA priority Critical patent/CN113489487B/zh
Publication of CN113489487A publication Critical patent/CN113489487A/zh
Application granted granted Critical
Publication of CN113489487B publication Critical patent/CN113489487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种集成VCO式鉴相器，包括参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、反馈信号选择单元。所述参考信号处理单元对外提供参考信号输入端口，对内与鉴相单元连接；所述VCO单元对外提供调谐电压输入端口与射频信号输出端口，对内与反馈信号选择单元连接；所述反馈信号选择单元对外提供外部反馈信号输入端口，对内与反馈信号处理单元连接，用于选择VCO单元在内部反馈的信号和外部反馈信号输入端口的信号中的一个作为反馈信号处理单元输入信号；所述反馈信号处理单元还与鉴相单元连接；所述鉴相单元对外提供鉴相输出信号输出端口。本发明中的集成VCO式鉴相器的射频反馈回路可选，降低了应用于环内混频式锁相环电路的复杂度，节约成本及功耗。

Description

一种集成VCO式鉴相器及环内混频式锁相环电路
技术领域
本发明涉及射频微波技术领域、芯片技术领域，特别涉及一种集成VCO式鉴相器及环内混频式锁相环电路。
背景技术
集成VCO式鉴相器是近年开始出现并发展较快的一类频率源器件，典型型号有HMC834，ADF4371，LTC6946，LMX2594等。尽管有“Fractional-N PLL with Integrated VCO”(HMC834)、“Microwave Wideband Synthesizer with Integrated VCO”(ADF4371)、“Integer-N Synthesizer with Integrated VCO”(LTC6946)、“15GHz宽带PLLATINUMTM射频合成器”(LMX2594)等不同名称，但其本质是相同的，都是在传统鉴相器芯片中集成VCO及一定的附加功能后形成的新型器件。在器件分类上ADI、Ti等各大厂商将其与鉴相器一起归类在PLL(锁相环)器件中。
得益于内部集成了VCO(尤其集成了分段VCO)和一定的附加功能，采用集成VCO式鉴相器及少量配置电路即可搭建出单环锁相环。如前文所述各型号集成VCO式鉴相器，内部集成的VCO、鉴相器及附加功能部分都具有较好的性能指标，但基于合成器的单环锁相环相位噪声水平和杂散(尤其是整数边界杂散)抑制水平都很难提升，集成VCO式鉴相器的各高指标性能并没有得到充分发挥。同时，现有集成VCO式鉴相器的功能架构中，都将VCO输出信号经内部途径、在芯片内部反馈至鉴相器，而不能从外部进行射频信号反馈，限制了集成VCO式鉴相器在环内混频式锁相环中的应用。强行使用集成VCO式鉴相器搭建环内混频式锁相环，则需要增加额外的鉴相器等部件，电路复杂度提高的同时造成了成本和功耗的浪费。
发明内容
针对现有技术中存在的问题，提供了一种集成VCO式鉴相器及环内混频式锁相环电路，使集成VCO式鉴相器射频反馈回路可选、提升集成VCO式鉴相器在环内混频式锁相环中的应用效能。
本发明采用的技术方案如下：一种集成VCO式鉴相器，包括参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、控制接口及其它功能部分，还包括反馈信号选择单元。所述参考信号处理单元对外提供参考信号输入端口，对内与鉴相单元连接；所述VCO单元对外提供调谐电压输入端口与射频信号输出端口，对内与反馈信号选择单元连接；所述反馈信号选择单元对外提供外部反馈信号输入端口，对内与反馈信号处理单元连接，用于选择VCO单元在内部反馈的信号和外部反馈信号输入端口的信号中的一个作为反馈信号处理单元输入信号；所述反馈信号处理单元还与鉴相单元连接；所述鉴相单元对外提供鉴相输出信号输出端口；所述控制接口及其它功能部分模块分别与参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、反馈信号选择单元连接，并对外提供低频接口，用于接收外部控制以及反馈内部各单元工作状态。
进一步的，所述反馈信号选择单元为射频开关。
本发明还提供了一种基于上述集成VCO式鉴相器的环内混频式锁相环电路，包括集成VCO式鉴相器、混频处理模块以及环路滤波器；所述环路滤波器输入端与集成VCO式鉴相器的鉴相输出信号输出端口连接，输出端与集成VCO式鉴相器的调谐电压输入端口连接；集成VCO式鉴相器的射频信号输出端口与混频处理模块输入端连接，输入集成VCO式鉴相器输出的射频信号，外部输入插入信号至混频处理模块与射频信号混频，混频处理模块输出端与集成VCO式鉴相器的外部反馈信号输入端口连接；外部提供参考信号输入至集成VCO式鉴相器的参考信号输入端口，提供控制信号输入至集成VCO式鉴相器的低频接口。
进一步的，所述环内混频式锁相环电路具有频率预置模式和环内混频模式，当电路工作在频率预置模式时，反馈信号选择单元选择VCO内部反馈信号作为反馈信号处理单元的输入；当电路工作在环内混频模式时，反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入。
进一步的，所述环内混频式锁相环电路支持自动选择VCO输出频段模式和手动配置VCO输出频段模式，分别实现VCO输出频段的自动选择与手段配置。
进一步的，所述环内混频式锁相环电路工作在自动选择VCO输出频段模式时各参数满足如下约束：
Fvco1＝Fref×(N1/R1)
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
工作在手动配置VCO输出频段模式时各参数满足如下约束：
Fvco1∈[f1,f2]且Fvco2∈[f1,f2]
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
其中，Fref为参考信号频率；Fins为插入信号频率；Fvco1为电路工作在频率预置模式下VCO输出频率；Fvco2为电路工作在环内混频模式下VCO输出频率；N1、R1为电路工作在预置模式下并采用自动选择VCO输出频段模式时，集成VCO式鉴相器的射频分频比、参考分频比；f1，f2为采用手动配置VCO输出频段模式时VCO输出频率所处的频率区间边界；N2、R2为反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入时，集成VCO式鉴相器的射频分频比；D为VCO单元的输出分频比。
进一步的，在采用自动选择VCO输出频段模式时，配置集成VCO式鉴相器在失锁时不重新进行VCO频段自动选择。
与现有技术相比，采用上述技术方案的有益效果为：
1、集成VCO式鉴相器的射频反馈回路可选。
2、提升了集成VCO式鉴相器应用于环内混频式锁相环时的应用效能：可以省略集成VCO式鉴相器外部额外放置的鉴相器等部件，降低电路复杂度、节约成本及功耗。
附图说明
图1为本发明提出的集成VCO式鉴相器架构框图。
图2为本发明提出的集成VCO式鉴相器应用于环内混频式锁相环电路框图。
图3为现有技术中锁相环电路示意图。
图4为本发明一实施例中搭建的集成VCO式鉴相器架构及应用的验证电路示意图。
具体实施方式
下面结合附图对本发明做进一步描述。
如图1所示，本发明提供了一种集成VCO式鉴相器，包括参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、控制接口及其它功能部分，还包括反馈信号选择单元。所述参考信号处理单元对外提供参考信号输入端口，对内与鉴相单元连接；所述VCO单元对外提供调谐电压输入端口与射频信号输出端口，对内与反馈信号选择单元连接；所述反馈信号选择单元对外提供外部反馈信号输入端口，对内与反馈信号处理单元连接，用于选择VCO单元在内部反馈的信号和外部反馈信号输入端口的信号中的一个作为反馈信号处理单元输入信号；所述反馈信号处理单元还与鉴相单元连接；所述鉴相单元对外提供鉴相输出信号输出端口；所述控制接口及其它功能部分模块分别与参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、反馈信号选择单元连接，并对外提供低频接口，用于接收外部控制，控制集成VCO式鉴相器内部各单元工作；以及监测内部各单元工作状态，对外提供状态监测接口。
优选的，所述反馈信号选择单元为SPDT射频开关。
在本实施例中，所述反馈信号选择单元只完成反馈信号选择功能，而不附加其它功能，反馈信号处理单元不应单纯理解为分频器而忽略其幅度调整等其它功能，因而不能将反馈信号选择单元输出信号直接接至鉴相单元，而必须经过反馈信号处理单元；同时在实际实现形式上，反馈信号选择单元可以和反馈信号处理单元整合，但是在功能上不可以忽视反馈信号选择单元的存在。
该集成VCO式鉴相器可直接作为单环锁相环应用，也可应用于环内混频式锁相环电路中：
作为单环锁相环应用时，可以将反馈信号选择单元配置为始终采用VCO内部反馈的信号作为反馈信号处理单元输入信号，此时集成VCO式鉴相器应用于单环锁相环的设计原理、电路等与未采用本发明所述功能架构的现有集成VCO式鉴相器相同。
应用于环内混频式锁相环电路时，外部增加环路滤波器及混频处理功能部分即可构成环内混频式锁相环，具体如下：
如图2所示提供了一种基于上述集成VCO式鉴相器的环内混频式锁相环电路，包括集成VCO式鉴相器、混频处理模块以及环路滤波器；所述环路滤波器输入端与集成VCO式鉴相器的鉴相输出信号输出端口连接，输出端与集成VCO式鉴相器的调谐电压输入端口连接；集成VCO式鉴相器的射频信号输出端口与混频处理模块输入端连接，输入集成VCO式鉴相器输出的射频信号，外部输入插入信号至混频处理模块与射频信号混频，混频处理模块输出端与集成VCO式鉴相器的外部反馈信号输入端口连接；外部提供参考信号输入至集成VCO式鉴相器的参考信号输入端口，提供控制信号输入至集成VCO式鉴相器的低频接口。
所述环内混频式锁相环电路具有频率预置模式和环内混频模式，当反馈信号选择单元选择VCO内部反馈信号作为反馈信号处理单元的输入时，电路工作在频率预置模式；当反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入时，电路工作在环内混频模式；所述环内混频式锁相环电路支持自动选择VCO输出频段模式和手动配置VCO输出频段模式，分别实现VCO输出频段的自动选择与手段配置。
具体的，该环内混频式锁相环电路的工作过程为：
1、设定目标射频输出频率Fout，根据Fout结合如下公式计算所需参数，环内混频式锁相环电路工作在自动选择VCO输出频段模式时各参数满足如下约束：
Fvco1＝Fref×(N1/R1)
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
工作在手动配置VCO输出频段模式时各参数满足如下约束：
Fvco1∈[f1,f2]且Fvco2∈[f1,f2]
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
其中，Fref为参考信号频率；Fins为插入信号频率；Fvco1为电路工作在频率预置模式下VCO输出频率；Fvco2为电路工作在环内混频模式下VCO输出频率；N1、R1为电路工作在频率预置模式下并采用自动选择VCO输出频段模式时，集成VCO式鉴相器的射频分频比、参考分频比；f1，f2为采用手动配置VCO输出频段模式时VCO输出频率所处的频率区间边界；N2、R2为反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入时，集成VCO式鉴相器的射频分频比；D为VCO单元的输出分频比。
“≈”表示：电路工作在频率预置模式时，VCO输出频率不必完全等于环内混频模式下的VCO输出频率，而保持在包含FVCO2的一定频率范围内即可，该频率范围由具体集成VCO式鉴相器芯片内部集成的分段式VCO针对不同目标输出频率的优选频段确定。
2、通过外部提供的控制信号对集成VCO式鉴相器施加控制，配置反馈信号选择单元选择VCO内部反馈信号作为反馈信号处理单元的输入，即设置电路工作在频率预置模式。
3、在频率预置模式下，使用集成VCO式鉴相器自动选择VCO输出频段功能同时配置N1、R1，或手动配置VCO输出频段功能，使VCO输出信号频率等于Fvco1或处于[f1，f2]区间，优选采用自动选择VCO输出频段模式。
4、若使用了自动选择VCO输出频段模式，需要配置集成VCO式鉴相器，使其在失锁时不重新进行VCO输出频段自动选择；若采用手动配置VCO输出频段模式，省略该步骤。
5、配置反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入，即设置电路工作在环内混频模式。
6、配置N2、R2及D的值，必要时也可配置混频处理功能部分、Fins及Fref，满足公式约束所描述的等式关系，电路锁定后获得设定的目标射频输出频率Fout。
当目标射频输出频率发生变化时，重复执行步骤1～6即可。在特定情况下，即新的目标射频输出频率处于约束公式所描述的[f1，f2]区间，或处于约束公式中“≈”的含义所约束的范围内时，可以省略步骤2、3、4、5。
如图3所示为现有技术中环内混频式锁相环电路框图，可以看到与其相比，采用本发明所述功能架构的集成VCO式鉴相器搭建环内混频式锁相环，无须使用外置鉴相器及其附加电路，降低了电路复杂度和成本，提升了集成VCO式鉴相器的应用效能。
在本实施例中，搭建如图4所示应用验证电路进行验证，具体过程如下：
a)设定目标射频输出频率Fout＝5.8GHz，采用自动选择VCO输出频段模式，各参数设定值为：Fins＝5.7GHz；Fvco1＝2.9GHz；N1＝29；R1＝1；N2＝1；R2＝1；Fvco2＝2.9GHz；D＝0.5(即2倍频模式)。
b)控制SPDT射频开关选择VCO内部反馈信号作为反馈信号处理单元的输入，即设置电路工作在频率预置模式。
c)在频率预置模式下，使用集成VCO式鉴相器自动选择VCO输出频段模式同时配置N1、R1，获得Fvco1＝2.9GHz。
d)关闭失锁重新自动选择VCO输出频段功能，将VCO输出频率保持在与步骤c)执行结果相同的频段内。
e)控制SPDT射频开关选择外部反馈信号作为反馈信号处理单元的输入，即设置电路工作在环内混频模式。
f)配置N2＝1、R2＝1，并使VCO单元输出2倍频信号(D＝0.5所约定的模式)。
g)获得频率锁定在5.8GHz的射频输出。
h)进一步地，设定新的目标射频输出频率Fout＝5.8GHz+1kHz。5.8GHz+1kHz与5.8GHz处于同一个VCO频段区间，因而省略中间过程，保持N2＝1、R2＝1不变，配置Fins＝5.7GHz+1kHz，获得频率锁定在5.8GHz+1kHz的射频输出。
通过实例验证，表明本发明提供的集成VCO式鉴相器功能架构及其应用完全能够实现，并且本发明提出的方案实现了VCO式鉴相器的射频反馈回路可选；同时提升了集成VCO式鉴相器应用于环内混频式锁相环时的应用效能：可以省略集成VCO式鉴相器外部额外放置的鉴相器等部件，降低电路复杂度、节约成本及功耗。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (5)

1.一种集成VCO式鉴相器，包括参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、控制接口及其它功能部分模块，其特征在于，还包括反馈信号选择单元；所述参考信号处理单元对外提供参考信号输入端口，对内与鉴相单元连接；所述VCO单元对外提供调谐电压输入端口与射频信号输出端口，对内与反馈信号选择单元连接；所述反馈信号选择单元对外提供外部反馈信号输入端口，对内与反馈信号处理单元连接，用于选择VCO单元在内部反馈的信号和外部反馈信号输入端口的信号中的一个作为反馈信号处理单元输入信号；所述反馈信号处理单元还与鉴相单元连接；所述鉴相单元对外提供鉴相输出信号输出端口；所述控制接口及其它功能部分模块分别与参考信号处理单元、鉴相单元、反馈信号处理单元、VCO单元、反馈信号选择单元连接，并对外提供低频接口，用于接收外部控制以及反馈内部各单元工作状态。
2.根据权利要求1所述的集成VCO式鉴相器，其特征在于，所述反馈信号选择单元为射频开关。
3.一种基于权利要求1的集成VCO式鉴相器的环内混频式锁相环电路，其特征在于，包括集成VCO式鉴相器、混频处理模块以及环路滤波器；所述环路滤波器输入端与集成VCO式鉴相器的鉴相输出信号输出端口连接，输出端与集成VCO式鉴相器的调谐电压输入端口连接；集成VCO式鉴相器的射频信号输出端口与混频处理模块输入端连接，输入集成VCO式鉴相器输出的射频信号，外部输入插入信号至混频处理模块与射频信号混频，混频处理模块输出端与集成VCO式鉴相器的外部反馈信号输入端口连接；外部提供参考信号输入至集成VCO式鉴相器的参考信号输入端口，提供控制信号输入至集成VCO式鉴相器的低频接口；
所述环内混频式锁相环电路支持自动选择VCO输出频段模式和手动配置VCO输出频段模式，分别实现VCO输出频段的自动选择与手段配置；
所述环内混频式锁相环电路工作在自动选择VCO输出频段模式时各参数满足如下约束：
Fvco1＝Fref×(N1/R1)
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
工作在手动配置VCO输出频段模式时各参数满足如下约束：
Fvco1∈[f1,f2]且Fvco2∈[f1,f2]
Fvco1≈Fvco2
|Fvco2/D-Fins|＝Fref×N2/R2
Fout＝Fvco2/D
其中，Fref为参考信号频率；Fins为插入信号频率；Fvco1为电路工作在频率预置模式下VCO输出频率；Fvco2为电路工作在环内混频模式下VCO输出频率；N1、R1为电路工作在预置模式下并采用自动选择VCO输出频段模式时，集成VCO式鉴相器的射频分频比、参考分频比；f1，f2为采用手动配置VCO输出频段模式时VCO输出频率所处的频率区间边界；N2、R2为反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入时，集成VCO式鉴相器的射频分频比；D为VCO单元的输出分频比。
4.根据权利要求3所述的环内混频式锁相环电路，其特征在于，所述环内混频式锁相环电路具有频率预置模式和环内混频模式，当电路工作在频率预置模式时，反馈信号选择单元选择VCO内部反馈信号作为反馈信号处理单元的输入；当电路工作在环内混频模式时，反馈信号选择单元选择外部反馈信号作为反馈信号处理单元的输入。
5.根据权利要求4所述的环内混频式锁相环电路，其特征在于，在采用自动选择VCO输出频段模式时，配置集成VCO式鉴相器在失锁时不重新进行VCO频段自动选择。
CN202110690859.XA 2021-06-22 2021-06-22 一种集成vco式鉴相器及环内混频式锁相环电路 Active CN113489487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110690859.XA CN113489487B (zh) 2021-06-22 2021-06-22 一种集成vco式鉴相器及环内混频式锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110690859.XA CN113489487B (zh) 2021-06-22 2021-06-22 一种集成vco式鉴相器及环内混频式锁相环电路

Publications (2)

Publication Number Publication Date
CN113489487A CN113489487A (zh) 2021-10-08
CN113489487B true CN113489487B (zh) 2023-07-07

Family

ID=77935735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110690859.XA Active CN113489487B (zh) 2021-06-22 2021-06-22 一种集成vco式鉴相器及环内混频式锁相环电路

Country Status (1)

Country Link
CN (1) CN113489487B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9929430D0 (en) * 1999-12-13 2000-02-09 Sony Uk Ltd Changing the output frequency of a phased-locked loop
CN103178840A (zh) * 2011-12-26 2013-06-26 国民技术股份有限公司 一种锁相环电路及其工作方法
WO2014082155A1 (en) * 2012-11-29 2014-06-05 Nanowave Technologies Inc. Low spurious synthesizer circuit and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762978B (zh) * 2014-01-20 2017-02-08 东南大学 基于谐波混频的无分频器宽带低相噪频率合成器
CN104601170A (zh) * 2014-11-28 2015-05-06 中国电子科技集团公司第二十九研究所 一种快速锁相环电路
CN204669344U (zh) * 2015-07-08 2015-09-23 中国电子科技集团公司第五十四研究所 一种锁相环频率预置电路
CN208386518U (zh) * 2018-10-10 2019-01-15 石家庄雷迅电子科技有限公司 X波段小步进低相噪频率源
CN109450445A (zh) * 2018-10-26 2019-03-08 中国电子科技集团公司第四十研究所 一种可变环路带宽频率合成装置、系统及方法
US20200373927A1 (en) * 2019-05-26 2020-11-26 Jinghang Liang Differential Alias-Locked Loop
CN110719099B (zh) * 2019-11-19 2023-05-05 中国电子科技集团公司第二十九研究所 基于合成器的环内混频式锁相环
CN112688686B (zh) * 2020-12-14 2022-11-11 中电科思仪科技股份有限公司 一种小型化宽带频率合成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9929430D0 (en) * 1999-12-13 2000-02-09 Sony Uk Ltd Changing the output frequency of a phased-locked loop
CN103178840A (zh) * 2011-12-26 2013-06-26 国民技术股份有限公司 一种锁相环电路及其工作方法
WO2014082155A1 (en) * 2012-11-29 2014-06-05 Nanowave Technologies Inc. Low spurious synthesizer circuit and method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 17mW Transmitter and Frequency Synthesizer for 900MHz GSM Fully Integrated in 0.35-pm CMOS;E. Hegazi等;《2002 Symposium on VLSI Circuits. Digest of Technical Papers》;234-237 *
低抖动宽频时钟合成模块设计;李璐;《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》(第07（2020）期);C030-11 *

Also Published As

Publication number Publication date
CN113489487A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
Vaucher An adaptive PLL tuning system architecture combining high spectral purity and fast settling time
JP5980893B2 (ja) 分数分周方式位相同期ループのための動的基準周波数
US6686804B1 (en) Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
US7907022B2 (en) Phase-locked loop and method for operating the same
CN110719099B (zh) 基于合成器的环内混频式锁相环
US7701299B2 (en) Low phase noise PLL synthesizer
CN103346790B (zh) 一种快速锁定的频率综合器
US8242818B2 (en) Phase-locked loop frequency synthesizer
US8130047B2 (en) Open loop coarse tuning for a PLL
RU2018101470A (ru) Синтезатор частот со сверхнизким фазовым шумом
US20080246521A1 (en) Multiple reference frequency fractional-n pll (phase locked loop)
CN103259539A (zh) 相位频率检测器
US6373344B1 (en) High performance dual-YTO microwave synthesizer
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
CN113489487B (zh) 一种集成vco式鉴相器及环内混频式锁相环电路
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
CN116054820A (zh) 一种带失锁校准的可编程锁相环电路
CN113114232B (zh) 一种压控振荡器频率校准电路的校准方法
CN105356878B (zh) 一种改进的三环宽带频率综合器的实现方法和装置
EP2091155A1 (en) Phase-locked loop system and method
CN104702279A (zh) 一种锁相环频率合成器
Yongke The design of wide BW frequency synthesizer based on the DDS&PLL hybrid method
TAJIMA et al. Low spurious frequency setting algorithm for a triple tuned type PLL synthesizer driven by a DDS
WO2005122396A1 (en) Frequency tunable arrangement
GB2567463A (en) Phase locked loop circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant