RU2018101470A - Синтезатор частот со сверхнизким фазовым шумом - Google Patents

Синтезатор частот со сверхнизким фазовым шумом Download PDF

Info

Publication number
RU2018101470A
RU2018101470A RU2018101470A RU2018101470A RU2018101470A RU 2018101470 A RU2018101470 A RU 2018101470A RU 2018101470 A RU2018101470 A RU 2018101470A RU 2018101470 A RU2018101470 A RU 2018101470A RU 2018101470 A RU2018101470 A RU 2018101470A
Authority
RU
Russia
Prior art keywords
frequency
signal
digital
control voltage
pll
Prior art date
Application number
RU2018101470A
Other languages
English (en)
Inventor
Йекутиэль ЙОЗЕФСБЕРГ
Таль И. ЛАВИАН
Original Assignee
Йекутиэль ЙОЗЕФСБЕРГ
Таль И. ЛАВИАН
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Йекутиэль ЙОЗЕФСБЕРГ, Таль И. ЛАВИАН filed Critical Йекутиэль ЙОЗЕФСБЕРГ
Publication of RU2018101470A publication Critical patent/RU2018101470A/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Claims (88)

1. Система, состоящая из:
как минимум одного синтезатора частоты со сверхнизким фазовым шумом, при этом как минимум один синтезатор частоты со сверхнизким фазовым шумом содержит:
(i) как минимум один первый тактовый генератор, конфигурированный для генерирования как минимум одного первого сигнала тактовой частоты;
(ii) как минимум один контур фазовой автоподстройки частоты с дискретизацией (PLL), при этом данный как минимум один PLL с дискретизацией содержит:
(a) как минимум один фазовый детектор с дискретизацией, конфигурированный для приема как минимум одного первого тактового сигнала и одной эталонной частоты для генерирования как минимум одного первого аналогового сигнала управляющего напряжения; и
(b) как минимум один эталонный управляемый напряжением генератор (VCO), конфигурированный для приема как минимум одного аналогового сигнала управляющего напряжения для генерирования эталонной частоты;
(iii) как минимум один первый делитель фиксированной частоты, конфигурированный для приема как минимум одной эталонной частоты и для деления как минимум одной данной эталонной частоты на первый заданный коэффициент для генерирования как минимум одного тактового сигнала цифрового генератора прямого сигнала (DDS);
(iv) как минимум один высокочастотный DDS, конфигурированный для приема как минимум одного тактового сигнала DDS и для генерирования как минимум одного второго тактового сигнала как минимум одной второй тактовой частоты; и
(v) как минимум один главный контур фазовой автоподстройки частоты (PLL), при этом как минимум один главный PLL содержит:
(a) как минимум один высокочастотный цифровой детектор фазы/ частоты, конфигурированный для приема и сравнения как минимум одного второго сигнала тактовой частоты и как минимум одного сигнала частоты обратной связи для генерирования как минимум одного второго аналогового сигнала управляющего напряжения и как минимум одного цифрового сигнала управляющего напряжения;
(b) как минимум один главный VCO, конфигурированный для приема как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения и для генерирования как минимум одного выходного сигнала как минимум на одной выходной частоте, при этом как минимум один цифровой сигнал управляющего напряжения контролирует, какой из как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения принимается как минимум одним главным VCO;
(c) как минимум один микшер преобразования частоты с понижением, конфигурированный для смешивания как минимум одной выходной частоты и эталонной частоты для генерирования как минимум одной промежуточной частоты; и
(d) как минимум один второй делитель фиксированной частоты, конфигурированный для приема и деления как минимум одной промежуточной частоты на второй заданный коэффициент для генерирования как минимум одного сигнала обратной связи.
2. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом далее содержит как минимум один третий делитель фиксированной частоты, конфигурированный для приема и деления как минимум одного выходного сигнала, генерированного как минимум одним главным PLL, на третий заданный коэффициент для генерирования как минимум одного окончательного выходного сигнала как минимум одной окончательной выходной частоты.
3. Система по п. 2, в которой как минимум одна окончательная выходная частота находится в диапазоне от 4,9 ГГц до 5,85 ГГц, включительно.
4. Система по п. 2, в которой третий заданный коэффициент равен 2.
5. Система по п. 1, в которой как минимум один генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (ТСХО).
6. Система по п. 5, в которой как минимум одна первая тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.
7. Система по п. 1, в которой эталонная частота составляет 11,75 ГГц или 12,75 ГГц.
8. Система по п. 1, в которой первый заданный коэффициент равен 4.
9. Система по п. 1, в которой как минимум вторая тактовая частота находится в диапазоне от 0,525 ГГц до 1 ГГц, включительно.
10. Система по п. 1, в которой как минимум одна выходная частота составляет 9,8 ГГц или 11,7 ГГц.
11. Система по п. 1, в которой как минимум одна промежуточная частота находится в диапазоне от 1,05 ГГц до 2 ГГц, включительно.
12. Система по п. 1, в которой второй заданный коэффициент равен 2, и как минимум одна частота обратной связи находится в диапазоне от 0,525 ГГц до 1 ГГц, включительно.
13. Система по п. 1, в которой как минимум один высокочастотный DDS является источником низкого фазового шума как минимум в одном синтезаторе частоты со сверхнизким фазовым шумом.
14. Система по п. 1, в которой как минимум один микшер преобразования частоты с понижением понижает как минимум одну выходную частоту как минимум одного выходного сигнала для уменьшения отношения частот как минимум одного второго тактового сигнала и как минимум одного сигнала обратной связи.
15. Система по п. 14, в которой уменьшение отношения частот как минимум одного второго тактового сигнала и как минимум одного сигнала обратной связи приводит к снижению фазового шума, присутствующего как минимум в одном выходном сигнале.
16. Система по п. 14, в которой коэффициент 2 снижает фазовый шум как минимум одного окончательного выходного сигнала как минимум в одном синтезаторе частоты со сверхнизким фазовым шумом на величину 20 дБ.
17. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом используется в конце линии передатчика для устранения помех алгоритма цифровых предыскажений (DPD) в выходных сигналах передатчика.
18. Система по п. 1, в которой система состоит из одной системы радиолокационной связи, системы спутниковой связи, системы связи стандарта «Долгосрочное Развитие» (LTE) и системы оборонной связи.
19. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает в качестве независимой микросхемы.
20. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом снижает фазовый сдвиг на ошибку (Δ∅) до значения ниже 0,04°.
21. Система, включающая в себя:
как минимум один синтезатор частоты со сверхнизким фазовым шумом, при этом как минимум один синтезатор частоты со сверхнизким фазовым шумом содержит:
(i) как минимум один генератор тактового сигнала, конфигурированный для генерирования как минимум одного тактового сигнала как минимум одной тактовой частоты;
(ii) как минимум один контур фазовой автоподстройки частоты с дискретизацией (PLL), при этом как минимум один PLL с дискретизацией содержит:
(a) как минимум один фазовый детектор с дискретизацией, конфигурированный для приема как минимум одного тактового сигнала и эталонной частоты для генерирования как минимум одного первого аналогового сигнала управляющего напряжения; и
(b) как минимум один эталонный управляемый напряжением генератор (VCO), конфигурированный для приема как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения для генерирования эталонной частоты, при этом как минимум один цифровой сигнал управляющего напряжения контролирует, какой из как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения принимается как минимум одним эталонным VCO;
(iii) как минимум один главный контур фазовой автоподстройки частоты (PLL), при этом как минимум один главный PLL содержит:
(a) как минимум один синтезатор с дробным коэффициентом деления N, при этом как минимум один синтезатор с дробным коэффициентом деления N содержит:
(1) как минимум один высокочастотный цифровой детектор фазы/частоты, конфигурированный для приема и сравнения как минимум одной тактовой частоты и как минимум одной частоты обратной связи для генерирования как минимум одного второго аналогового сигнала управляющего напряжения и как минимум одного цифрового сигнала управляющего напряжения; и
(2) как минимум один делитель переменной частоты, конфигурированный для деления как минимум одного промежуточного сигнала на заданный коэффициент N для генерирования как минимум одного сигнала обратной связи как минимум одной частоты обратной связи;
(b) как минимум один главный VCO.конфигурированный для приема как минимум одного третьего аналогового сигнала управляющего напряжения и для генерирования как минимум одного выходного сигнала как минимум одной выходной частоты; и
(c) как минимум один микшер преобразования частоты с понижением, конфигурированный для смешивания как минимум одной выходной частоты и эталонной частоты для генерирования как минимум одного промежуточного сигнала как минимум одной промежуточной частоты.
22. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом далее содержит как минимум один делитель фиксированной частоты, конфигурированный для приема и деления как минимум одного выходного сигнала, генерированного как минимум одним главным PLL, на заданный коэффициент для генерирования как минимум одного окончательного выходного сигнала как минимум одной окончательной выходной частоты.
23. Система по п. 22, в которой как минимум одна окончательная выходная частота находится в диапазоне от 4,9 ГГц до 5,85 ГГц, включительно.
24. Система по п. 22, в которой заданный коэффициент равен 2.
25. Система по п. 21, в которой как минимум один генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (ТСХО).
26. Система по п. 25, в которой как минимум одна тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.
27. Система по п. 25, в которой кварцевый генератор с температурной компенсацией (ТСХО) работает в качестве входа по частоте с низким уровнем шумам как для как минимум одного PLL с дискретизацией, так и для как минимум одного главного PLL.
28. Система по п. 21, в которой эталонная частота составляет 11,75 ГГц или 12,75 ГГц.
29. Система по п. 21, в которой как минимум одна выходная частота составляет 9,8 ГГц или 11,7 ГГц.
30. Система по п. 21, в которой как минимум одна промежуточная частота находится в диапазоне от 1,05 ГГц до 2 ГГц, включительно.
31. Система по п. 21, в которой как минимум один микшер преобразования частоты с понижением понижает как минимум одну выходную частоту как минимум одного выходного сигнала для уменьшения отношения частот как минимум одного тактового сигнала и как минимум одного сигнала обратной связи.
32. Беспроводная система по п. 31, в которой уменьшение отношения частот как минимум одного тактового сигнала и как минимум одного сигнала обратной связи приводит к снижению фазового шума, присутствующего как минимум в одном выходном сигнале.
33. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом используется как передатчик для устранения помех алгоритма цифровых предыскажений (DPD) в выходных сигналах передатчика.
34. Система по п. 1, в которой система содержит одну систему радиолокационной связи, систему спутниковой связи, систему связи стандарта «Долгосрочное Развитие» (LTE) и систему оборонной связи.
35. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает в качестве независимой микросхемы.
36. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает внутри системы на кристалле (SoC).
37. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом уменьшает фазовый сдвиг на ошибку (Δ∅) до величины ниже 0,04°.
38. Система, содержащая:
систему фазовой автоподстройки частоты с дискретизацией (PLL), при этом система PLL с дискретизацией содержит:
(i) генератор тактового сигнала, конфигурированный для генерирования тактового сигнала на тактовой частоте;
(ii) генератор комбинационных частот, связанный с генератором тактового сигнала, генератор комбинационных частот преобразует тактовый сигнал из синусоидальной волны в серию очень узких импульсов на тактовой частоте;
(iii) фазовый детектор с дискретизацией, связанный с генератором комбинационных частот, фазовый детектор с дискретизацией принимает серии очень узких импульсов как минимум на одной тактовой частоте и генерирует первый аналоговый сигнал управляющего напряжения;
(iv) цифровой детектор фазы/частоты, связанный с генератором тактового сигнала, цифровой детектор фазы/частоты принимает тактовый сигнал и генерирует второй аналоговый сигнал управляющего напряжения;
(v) двухпозиционный ключ постоянного тока, связанный с цифровым детектором фазы/частоты и с фазовым детектором с дискретизацией;
(vi) контурный фильтр, связанный с двухпозиционным ключом постоянного тока; и
(vii) управляемый напряжением генератор (VCO), связанный как минимум с одним контурным фильтром и конфигурированный для генерирования эталонной частоты,
где:
(a) цифровой детектор фазы/частоты, двухпозиционный ключ постоянного тока, контурный фильтр и VCO работают как цифровой контур фазовой автоподстройки частоты (PLL),
(b) генератор комбинационных частот, фазовый детектор с дискретизацией, двухпозиционный ключ постоянного тока, контурный фильтр и VCO работают как PLL с дискретизацией.
(c) цифровой детектор фазы/ частоты (1) генерирует второй аналоговый сигнал управляющего напряжения на основании сравнения тактового сигнала и эталонной частоты и (2) генерирует цифровой сигнал управляющего напряжения в качестве сигнала обнаружения замыкания, который может быть высоким или низким; цифровой сигнал управляющего напряжения будет высоким, когда цифровой PLL замкнут на тактовую частоту, и низким, когда цифровой PLL не замкнут на тактовую частоту,
(d) двухпозиционный ключ постоянного тока принимает цифровой сигнал управляющего напряжения от цифрового детектора фазы/ частоты и производит переключение между цифровым детектором фазы/частоты и фазовым детектором с дискретизацией на основании цифрового сигнала управляющего напряжения; двухпозиционный ключ постоянного тока выводит: (1) второй аналоговый сигнал управляющего направления по сигналу цифрового детектора фазы/ частоты, если уровень цифрового сигнала управляющего напряжения низкий и (2) выводит первый аналоговый сигнал управляющего напряжения по сигналу фазового детектора с дискретизацией, если уровень цифрового сигнала управляющего напряжения высокий.
(e) контурный фильтр генерирует третий аналоговый сигнал управляющего напряжения, получая и обрабатывая: (1) второй аналоговый сигнал управляющего направления, если уровень цифрового сигнала управляющего напряжения низкий и (2) первый аналоговый сигнал управляющего направления, если уровень цифрового сигнала управляющего напряжения высокий, и
(f) VCO генерирует эталонную частоту на основании третьего аналогового сигнала управляющего напряжения для замыкания цифрового PLL или PLL с дискретизацией на тактовой частоте.
39. Система по п. 38, в которой генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (ТСХО).
40. Система по п. 39, в которой тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.
41. Система по п. 38, в которой эталонная частота равна 11,75 ГГц или 12,75 ГГц.
42. Система по п. 38, в которой цифровой детектор фазы/ частоты выполняет исходное замыкание, а когда цифровой PLL замыкает VCO на тактовой частоте, PLL с дискретизацией последовательно замыкает его на тактовой частоте, а цифровой PLL размыкается.
43. Система по п. 42, в которой во время исполнения исходного замыкания цифровым детектором фазы/ частоты первый аналоговый сигнал управляющего напряжения остается равным второму аналоговому сигналу управляющего напряжения.
44. Система по п. 38, в которой цифровой сигнал управляющего напряжения контролирует двухпозиционный ключ постоянного тока, выбирая цифровой PLL, PLL с дискретизацией или их комбинацию.
45. Система по п. 38, в которой, когда PLL с дискретизацией теряет состояние замыкания, цифровой сигнал управляющего напряжения становится низким, чтобы соединить двухпозиционный ключ постоянного тока с цифровым детектором фазы/ частоты для обеспечения повторного замыкания цифрового PLL на тактовом сигнале.
46. Система по п. 38, в которой контурный фильтр является общим как для PLL с дискретизацией, так и для цифрового PLL, в результате чего поддерживается одинаковое управляющее напряжение при переключении с цифрового PLL на PLL с дискретизацией.
47. Система по п. 38, в которой VCO является устройством с радиочастотной полосой пропускания (RF) или с узкой полосой пропускания.
48. Система по п. 38, в которой контурный фильтр является истинным интегрирующим контуром.
49. Система по п. 38, в которой PLL с дискретизацией работает как независимая микросхема с цифровыми цепями.
50. Система по п. 38, в которой PLL с дискретизацией работает как модуль, интегральная схема или их комбинация.
RU2018101470A 2015-06-18 2016-08-09 Синтезатор частот со сверхнизким фазовым шумом RU2018101470A (ru)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562181221P 2015-06-18 2015-06-18
US62/181,221 2015-06-18
US15/229,915 US9705511B2 (en) 2015-06-18 2016-08-05 Ultra low phase noise frequency synthesizer
US15/229,915 2016-08-05
PCT/IB2016/054790 WO2016203460A2 (en) 2015-06-18 2016-08-09 Ultra low phase noise frequency synthesizer

Publications (1)

Publication Number Publication Date
RU2018101470A true RU2018101470A (ru) 2019-07-18

Family

ID=56842982

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018101470A RU2018101470A (ru) 2015-06-18 2016-08-09 Синтезатор частот со сверхнизким фазовым шумом

Country Status (8)

Country Link
US (3) US9705511B2 (ru)
EP (1) EP3311493A2 (ru)
KR (1) KR20180095793A (ru)
AU (1) AU2016279027A1 (ru)
CA (1) CA2989752A1 (ru)
IL (1) IL256357A (ru)
RU (1) RU2018101470A (ru)
WO (1) WO2016203460A2 (ru)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6655896B2 (ja) * 2014-10-08 2020-03-04 日本電波工業株式会社 周波数シンセサイザ
DE102016115785A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Ag Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen
US10097190B2 (en) * 2016-12-19 2018-10-09 Futurewei Technologies, Inc. Wide capture range reference-less frequency detector
US9991897B1 (en) * 2017-01-25 2018-06-05 Qualcomm Incorporated Sampling phase-locked loop (PLL)
US10270455B2 (en) * 2017-02-20 2019-04-23 Qualcomm Incorporated Multi-phase clock generation employing phase error detection in a controlled delay line
JP6934528B2 (ja) * 2017-03-07 2021-09-15 アイディー クアンティック エス．アー． 量子暗号キー分配安定化装置
US10598764B2 (en) * 2017-10-30 2020-03-24 Yekutiel Josefsberg Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer
RU186742U1 (ru) * 2017-10-30 2019-01-31 Федеральное государственное бюджетное образовательное учреждение образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Формирователь сигналов с автокомпенсатором фазовых искажений и регулированием по отклонению
CN107863936A (zh) * 2017-12-15 2018-03-30 成都爱科特科技发展有限公司 一种超低相位噪声频率源电路及其制造方法
CN108847889B (zh) * 2018-08-03 2020-09-04 航天恒星科技有限公司 一种基于光梳探测的高可靠空间光网络通信终端及方法
CN109039309B (zh) * 2018-08-06 2020-11-10 电子科技大学 基于锁相环机理的高平坦度宽带梳状谱发生器
RU2688243C1 (ru) * 2018-08-09 2019-05-21 Акционерное общество "Концерн "Созвездие" Синтезатор частот с частотной модуляцией в SDR приложениях
KR20200018017A (ko) * 2018-08-10 2020-02-19 엘지전자 주식회사 메모리 장치, 및 이를 구비하는 영상표시장치
CN109521385B (zh) * 2018-11-22 2021-09-14 北京东方计量测试研究所 一种用于示波器检定的信号源模块及信号产生方法
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof
CN110688732B (zh) * 2019-08-29 2023-10-13 北京全路通信信号研究设计院集团有限公司 用于测速测距系统的仿真测试平台及方法
CN110798210B (zh) * 2019-11-29 2023-07-04 深圳市鼎阳科技股份有限公司 一种频率合成装置
US20220043108A1 (en) * 2020-08-09 2022-02-10 Tal Lavian Systems methods and apparatus for deep-learning multidimensional detection segmentation and classification
KR102211797B1 (ko) 2020-08-18 2021-02-03 국방과학연구소 위상-간섭 주파수 합성기 및 그 방법
CN113094483B (zh) * 2021-03-30 2023-04-25 东风柳州汽车有限公司 车辆反馈信息的处理方法、装置、终端设备及存储介质
CN113238970B (zh) * 2021-07-08 2021-10-22 腾讯科技（深圳）有限公司 自动驾驶模型的训练方法、评测方法、控制方法及装置
CN113630232B (zh) * 2021-08-17 2023-09-01 哈尔滨工业大学 一种多频混合外差式干涉信号同步分离与同步测相系统及方法
CN116170009B (zh) * 2023-04-21 2023-07-25 成都世源频控技术股份有限公司 一种宽频带、低相位噪声、细步进频率源产生电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366620B1 (en) * 1994-12-13 2002-04-02 Hughes Electronics Corporation VSAT system
EP1168598A3 (en) 1994-12-13 2003-01-02 Hughes Electronics Corporation High precision, low phase noise synthesizer with vector modulator
US6085151A (en) 1998-01-20 2000-07-04 Automotive Systems Laboratory, Inc. Predictive collision sensing system
GB0121713D0 (en) 2001-09-07 2001-10-31 Nokia Corp Accumulator based phase locked loop
US6657464B1 (en) 2002-04-25 2003-12-02 Applied Micro Circuits Corporation Method and circuit to reduce jitter generation in a PLL using a reference quadrupler, equalizer, and phase detector with control for multiple frequencies
US7102446B1 (en) 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
IL178910A (en) 2006-10-26 2008-04-13 Rst Reut Systems & Advanced Te Airborne bait that transmits radio frequencies (RF) and a method of deceiving radar-guided missiles by exploiting it
US7545224B2 (en) * 2007-04-12 2009-06-09 Teradyne, Inc. Cost effective low noise single loop synthesizer
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7737880B2 (en) 2008-10-22 2010-06-15 Honeywell International Inc. Microwave and millimeterwave radar sensors
US8378751B2 (en) 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
US8816777B2 (en) * 2011-09-20 2014-08-26 Tomany Szilagyi Microwave synthesizer
JP6148622B2 (ja) 2011-12-02 2017-06-14 パナソニック株式会社 レーダ装置
US8704562B2 (en) 2012-07-16 2014-04-22 Nanowave Technologies Inc. Ultra low phase noise signal source
JP6392152B2 (ja) 2015-03-24 2018-09-19 パナソニック株式会社 レーダ装置および走行車両検知方法

Also Published As

Publication number Publication date
US20160373117A1 (en) 2016-12-22
EP3311493A2 (en) 2018-04-25
US9660655B2 (en) 2017-05-23
CA2989752A1 (en) 2016-12-22
AU2016279027A1 (en) 2018-02-01
US9762251B2 (en) 2017-09-12
WO2016203460A2 (en) 2016-12-22
US20170099058A1 (en) 2017-04-06
WO2016203460A3 (en) 2017-06-29
US20170099057A1 (en) 2017-04-06
KR20180095793A (ko) 2018-08-28
IL256357A (en) 2018-02-28
US9705511B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
RU2018101470A (ru) Синтезатор частот со сверхнизким фазовым шумом
US8971455B2 (en) Near-integer channel spur mitigation in a phase-locked loop
US7701299B2 (en) Low phase noise PLL synthesizer
CA2879231C (en) Ultra low phase noise signal source
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
CN104135280B (zh) 一种谐波发生加混频的频率源电路
US8723568B1 (en) Local oscillator signal generation using delay locked loops
US7911281B2 (en) PLL circuit and radio communication apparatus
Ng et al. Low phase noise 77-GHz fractional-N PLL with DLL-based reference frequency multiplier for FMCW radars
WO2015132361A1 (en) A transmitter-receiver system
JP2019504520A (ja) 超低位相雑音周波数シンセサイザ
Chandrashekar et al. A 32nm CMOS all-digital reconfigurable fractional frequency divider for LO generation in multistandard SoC radios with on-the-fly interference management
US8638141B1 (en) Phase-locked loop
EP3683967A1 (en) Signal source
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
CN111464181B (zh) 一种射频信号源
Ahn et al. An adaptive frequency calibration technique for fast locking wideband frequency synthesizers
Schulz et al. Integrated tri-state PLL for the control of a switched injection-locked oscillator at 2.45 GHz
Lil et al. A 3.84 GHz 32 fs RMS Jitter Over-Sampling PLL with High-Gain Cross-Switching Phase Detector
AlRifai et al. Frequency synthesizer architectural design for digital radar testbed
Yoo Self-Calibrated, Low-Jitter and Low-Reference-Spur Injection-Locked Clock Multipliers
Kameche et al. Simulating and Designing a PLL Frequency Synthesizer for GSM Communications
CN109787624A (zh) 一种宽带低杂散小数分频锁相环
Yao Design of frequency synthesizer based on multiple VCO
Ramekar et al. N-Fractional PLL Analysis of 4-GHz Frequency for OFDM Technology