CN110943736B - 相位偏差产生器 - Google Patents

相位偏差产生器 Download PDF

Info

Publication number
CN110943736B
CN110943736B CN201910887656.2A CN201910887656A CN110943736B CN 110943736 B CN110943736 B CN 110943736B CN 201910887656 A CN201910887656 A CN 201910887656A CN 110943736 B CN110943736 B CN 110943736B
Authority
CN
China
Prior art keywords
time period
current
capacitor
delay line
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910887656.2A
Other languages
English (en)
Other versions
CN110943736A (zh
Inventor
周楙轩
张智贤
沈瑞滨
张雅婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110943736A publication Critical patent/CN110943736A/zh
Application granted granted Critical
Publication of CN110943736B publication Critical patent/CN110943736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种相位偏差产生器。在一些实施例中，相位偏差产生器包括：电荷泵，具有第一运行模式及第二运行模式，其中第一运行模式在第一时间周期期间提供第一电流路径，且第二运行模式在第一时间周期之后的第二时间周期期间提供第二电流路径；采样及保持电路，耦合到电容器，且被配置以在预定时间对电容器的电压电平进行采样且在第二时间周期之后的第三时间周期期间提供输出电压；以及压控延迟线，耦合到采样及保持电路，且具有M个延迟线级，所述M个延迟线级各自被配置以输出相对于前一或后一信号具有相位偏差偏移量的信号。

Description

相位偏差产生器
技术领域
本发明的实施例是有关于一种偏差产生器，且特别是有关于一种相位偏差产生器。
背景技术
使用传统的延迟锁定环路(delayed locked loop，DLL)产生精密相位偏差既困难又昂贵。传统的延迟锁定环路(DLL)通常包括相位探测器(phase detector，PD)、电荷泵(charge pump，CP)、环路滤波器(loop filter)及压控延迟线(voltage-controlled delayline，VCDL)。PD探测DLL的输入时钟与被反馈到PD的DLL的输出时钟之间的相位偏差。电荷泵及环路滤波器将相位误差转换成电压信号，接着电压信号被提供到VCDL的输入。VCDL响应于电压信号输入的量值而调整输入时钟的延迟时间，以使总体延迟时间相同于输入时钟的周期。
为产生与输入时钟周期成1/M倍的比例的相位偏差，传统的方法必须在VCDL中提供M个延迟线级，其中M可为大的数目。如此大数目的延迟线级需要大量的集成电路(integrated circuit，IC)“占用面积(real estate)”。另外，为调整比率M，VCDL中的延迟线级的数目必须是可调整的，此需要复杂的电路系统。此种电路系统将在VCDL中需要N个级且使用多路复用器来选择多级式可配置VCDL(multi-stage configurable VCDL)的M级输出，其中N大于M。由于多路复用器的延迟时间可能很长，因此难以对多路复用器的延迟时间进行表征，此会影响相位偏差(Δθ)精度。因此，使用传统的DLL架构产生精密相位偏差(Δθ)的方法并不完全令人满意。
在此背景技术部分中公开的信息仅旨在提供以下所述本发明各种实施例的背景，且因此，此背景技术部分可包括未必是先前技术信息(即，所属领域中的普通技术人员已知晓的信息)的信息。
发明内容
本发明实施例提供一种相位偏差产生器，包括：相位探测器，被配置以探测所述相位偏差产生器的输入时钟信号与输出时钟信号之间的相位误差；电荷泵，耦合到所述相位偏差产生器，所述电荷泵具有第一运行模式及第二运行模式，其中所述第一运行模式在第一时间周期期间提供第一电流路径，且所述第二运行模式在所述第一时间周期之后的第二时间周期期间提供第二电流路径；电容器，耦合到所述电荷泵，且被配置以由所述电荷泵进行充电及放电，其中所述电容器提供反映所述相位误差的电压电平；以及采样及保持电路，耦合到所述电容器，被配置以在预定时间对所述电压电平进行采样且在所述第二时间周期之后的第三时间周期期间提供输出电压。
附图说明
以下参照以下图式详细阐述本公开的各种示例性实施例。提供图式仅是出于例示目的且这些图式仅绘示本公开的示例性实施例以有助于读者理解本公开。因此，所述图式不应被视为限制本公开的广度、范围或适用性。应注意，为使例示清楚及容易起见，这些图式并未按比例绘制。
图1是根据本公开一些实施例的相位偏差产生器的方块图；
图2是根据一些实施例的具有四个延迟线级的压控延迟线(VCDL)的示意图；
图3示出根据一些实施例的图2所示VCDL的输入信号(Fin)及三个延迟输出信号的时序图；
图4是根据一些实施例的具有预充电电流路径及正常运行电流路径的电荷泵(CP)的示意图；
图5示出根据一些实施例的被划分成三个运行区的相位偏差产生器的三个时钟运行循环的信号的时序图；
图6示出根据一些实施例的被划分成三个运行区的相位偏差产生器的N个时钟循环的信号的时序图，其中N是大于3的整数；
图7示出根据一些实施例的产生精密相位偏差的方法的流程图；
附图标号说明：
100：相位偏差产生器；
102：相位探测器(PD)；
104：增强型电荷泵(CP)/电荷泵(CP)；
106：电容器/环路滤波器；
108：采样/保持(S/H)电路；
110：压控延迟线(VCDL)；
112：控制器；
114：反馈路径；
202：第一缓冲器/第一延迟线级；
204：第二缓冲器/第二延迟线级；
206：第三缓冲器/第三延迟线级；
208：第四缓冲器；
302：输入信号；
304：第一信号；
306：第二信号；
308：第三信号；
402：第一电流源；
404：第一开关/开关；
406：第二电流源；
408：第二开关/开关；
410：第三电流源；
412：第三开关/开关；
414：第四电流源；
416：第四开关/开关；
502：输入时钟Fin；
504：相位误差ΔT信号；
506、606：电压(Vc)；
508、608：采样电压(Vs)；
602：Fin；
604：ΔT；
700：方法；
702、704、706、708、710、712：操作；
Fin：输入时钟频率/输入信号/输入时钟/频率/输入时钟信号；
Fout：输出时钟频率/输出/输出时钟信号；
I：预充电电流/预放电电流/单位电流/预定电流；
N：编程值/可选的输入；
t0、t1、t2、t3：时间；
Tref：周期/输入时钟(Fin)周期；
Vc：电压/电压值/电容器电压；
Vs：延迟调谐信号/电压/采样电压；
ΔVup、ΔVdown：电压；
ΔT：延迟时间/总体延迟时间/相位误差/相位偏差/相位差值；
Δθ：延迟/相位偏差/延迟时间。
具体实施方式
以下参照附图对本公开的各种示例性实施例进行阐述，以使所属领域中的普通技术人员能够理解并使用本公开。如对所属领域中的普通技术人员将显而易见，在阅读本公开之后，可在不背离本公开的范围的条件下对本文中所述的实例作出各种改变或润饰。因此，本公开并非仅限于本文中所阐述及所示出的示例性实施例及应用。另外，本文中所公开的方法中的步骤的具体次序和/或层级仅为示例性方法。可基于设计偏好而在本公开的范围内对所公开的方法或工艺的步骤的具体次序或层级进行重新排列。因此，所属领域中的普通技术人员应理解，本文中所公开的方法及技术是以样本次序呈现各种步骤或动作，且除非另外明确说明，否则本公开并非仅限于所呈现的具体次序或层级。
图1示出根据本公开一些实施例的相位偏差产生器100的方块图。相位偏差产生器100包括相位探测器(PD)102、增强型电荷泵(CP)104、电容器106(在本文中也被称为“环路滤波器”)、采样/保持(sample/hold，S/H)电路108及压控延迟线(VCDL)110。控制器112耦合到CP 104及S/H电路108以控制CP 104及S/H电路108的运行。PD 102包括用于接收输入时钟频率(Fin)的第一输入及用于接收输出时钟频率(Fout)的第二输入，输出时钟频率(Fout)经由反馈路径114而自VCDL 110提供到PD 102。PD 102探测Fin与Fout之间的相位误差并将所述相位误差提供到CP 104。
CP 104及环路滤波器106将相位误差转换成电压(Vc)，电压(Vc)被提供到S/H电路108，S/H电路108被配置以在由控制器112决定的特定时间对电压值(Vc)进行采样并保持电压值Vc直到下一采样周期开始，如以下所进一步详细阐述。VCDL 110基于Vc的值及Vs的值而调整从输入时钟信号到提供输出时钟信号的延迟时间，如以下所进一步详细阐述。在一些实施例中，当Vs等于目标Vs值时，相位偏差产生器处于稳定锁定状态，如以下所进一步详细阐述。
控制器112具有用于接收输入信号(Fin)的第一输入及用于接收编程值(N)的可选的第二输入，以下将对此进行进一步详细论述。基于Fin及可选的输入N，控制器112控制CP104及S/H电路108的时序及运行，如以下所进一步详细阐述。
在一些实施例中，如图2中所示，VCDL 110包括仅四个延迟线级，所述四个延迟线级中的每一级可输出具有延迟Δθ(在本文中被称为“相位偏差”)的信号。举例来说，第一级可输出具有延迟Δθ的第一信号，第二级可输出具有延迟2Δθ的第二信号，第三级可输出具有延迟3Δθ的第三信号，且第四级可输出具有延迟4Δθ的第四信号。VCDL 110自S/H电路108接收延迟调谐信号(Vs)，延迟调谐信号(Vs)在一些实施例中是模拟信号且调整从VCDL110的Fin到Fout的延迟时间。
第一延迟线级包括用于接收输入信号(Fin)的第一缓冲器202且输出具有延迟Δθ的第一信号，接着第一信号被作为输入提供到第二延迟线级。第二延迟线级包括第二缓冲器204，第二缓冲器204输出具有延迟2Δθ的第二信号，第二信号将被作为输入提供到第三延迟线级。第三延迟线级包括第三缓冲器206，第三缓冲器206输出具有延迟3Δθ的第三信号，第三信号之后被作为输入提供到第四级。第四级包括第四缓冲器208，第四缓冲器208输出具有延迟4Δθ的第四信号，第四信号之后被作为VCDL 110的输出(Fout)提供。在一些实施例中，延迟时间Δθ与VCDL 110的电流的量值成比例。
图3示出根据一些实施例的如上所述VCDL 110的输入信号及输出信号中的一些信号的时序图。输入信号302是频率为Fin且周期(Tref)为1/Fin的方波信号(square wavesignal)。第一信号304(从第一延迟线级202输出的信号)也是具有与输入信号302相同的频率的方波，但相位偏移了量Δθ。第二信号306(从第二延迟线级204输出的信号)也是具有与输入信号相同的频率的方波，但相位偏移了量2Δθ。第三信号308(从第三延迟线级206输出的信号)也是具有与输入信号相同的频率的方波，但相位偏移了量3Δθ。如图3中所示，第一信号304、第二信号306、及第三信号308中的每一者相对于彼此分别偏移了相位偏差Δθ。因此，这些信号可用作其中期望输入信号相对于彼此具有精密的相位偏差(Δθ)的任何电路或系统的输入。
图4示出根据一些实施例的增强型电荷泵(CP)104的示意图。CP 104包括预充电路径，预充电路径包括第一电流源402及由控制器112控制的第一开关404，第一开关404在闭合时以预充电电流I对环路滤波器(电容器106)进行充电。CP 104还包括第二电流源406及由控制器112控制的第二开关408，第二开关408在闭合时以预放电电流I对环路滤波器106进行预放电。如图4中所示，第一电流源402设置在电源与第一开关404之间，而第二电流源406设置在第二开关408与地之间。
CP 104还包括“正常运行”路径，“正常运行”路径包括第三电流源410及由控制器112控制的第三开关412，第三开关412在闭合时以第二电流(K×I)对环路滤波器106进行充电，第二电流(K×I)是预充电电流(I)的(K)倍，其中K是正整数。正常运行路径还包括第四电流源414及由控制器112控制的第四开关416，第四开关416在闭合时以第三电流(K×I)对环路滤波器进行放电，第三电流(K×I)是预充电电流(I)的(K)倍。如图4中所示，第一电流源402及第三电流源410耦合到电源(Vcc)且第二电流源406及第四电流源414耦合到地。第一开关404设置在第一电流源402与环路滤波器106之间，第二开关408设置在第二电流源406与环路滤波器106之间，第三开关412设置在第三电流源410与环路滤波器106之间，且第四开关416设置在第四电流源414与环路滤波器106之间。
以下根据一些实施例参照图5对相位偏差产生器100的运行进行阐述。当相位偏差产生器100处于锁定状态时，从Fin到Fout的总体VCDL延迟时间等于Fin的周期(Tref)。如果Fin的频率是100MHz，则Fin的周期为10ns。如果期望产生与输入时钟周期Tref成比例(例如比率1/276(即，M＝276))的相位偏差Δθ，则每一延迟线级延迟时间被提供为：Δθ＝10ns/276～36ps。
再次参照图1，PD 102将Fin与Fout之间的相位误差输出到CP 104，接着CP 104以预定电流对电容器106进行充电(或放电)，从而改变电容器106的被提供到S/H电路108的电压(Vc)。S/H电路在预定时间对Vc进行采样及保持且输出用于控制VCDL 110的电压(Vs)，以调整从Fin到Fout的延迟时间ΔT。控制器112调整CP 104的电流(例如，调整K的值)及CP104的运行区(例如，预充电电流路径与正常运行电流路径之间的开关)以及S/H电路108的时序以确定VCDL延迟时间。
在一些实施例中，与276个级相比，VCDL 110包括例如仅四个延迟线级，且总体延迟时间(ΔT)＝4Δθ，其中θ是由每一延迟线级提供的相位差值或延迟。延迟线级的数目的此种显著减少使得VCDL 110所需要的功率量显著减小且因此整个相位偏差产生器100所需要的功率量显著减小。延迟线级的数目的此种显著减少也使VCDL 110的大小能够显著减小，因此在集成电路(IC)芯片上需要更少的空间。尽管具有例如仅4个延迟线级，然而VCDL110仍可输出相对于彼此具有精密相位偏差Δθ(例如，36ps)的多个信号(例如，Fin+Δθ、Fin+2Δθ、Fin+3Δθ)，如以下所进一步详细阐述。
图5示出根据一些实施例的当控制器112将相位偏差产生器100的运行划分成三个运行区：预充电区、正常区及S/H区时，输入时钟Fin 502、由PD 102输出且被输入到CP 104的所探测相位误差ΔT信号504、电容器106的电压(Vc)506及由S/H电路108保持的采样电压(Vs)508的时序图。如图5中所示，在预充电区期间，CP 104的预充电路径以单位电流对电容器106进行充电。在一些实施例中，单位电流可为近似10微安培(micro amp，μA)到100微安培。在时间t0处，第一开关404闭合且第一电流源402提供预充电电流I以对电容器106进行充电，此使得电容器电压Vc从t0到t1增大。在一些实施例中，预充电区周期(t0-t1)相同于输入时钟(Fin)周期(Tref)。因此，在预充电区期间，电容器106的电压根据以下方程式而改变：ΔVC＝I/C×Tref，其中I是单位电流I的量值，C是电容器106的电容且Tref是具有频率Fin的输入时钟信号的周期。
相位偏差产生器100从时间t1到时间t2转换成正常运行模式。在一些实施例中，正常运行周期相同于一个输入时钟(Fin)周期(Tref)。在正常运行区中，PD 102探测Fin与Fout之间的相位偏差(ΔT)并将ΔT提供到CP 104。CP 104通过使第一开关404断开且使第四开关416闭合而转换到正常运行模式，从而以流过第四电流源414的等于单位电流I的K倍的电流(KI)对电容器106进行放电，其中K是大于或等于2的整数。作为响应，电容器106提供电压ΔVc，其中ΔVc＝-(KI/C)×ΔT。因此，ΔVc反映Fin与Fout之间的相位延迟(ΔT)。
在正常运行区之后，相位偏差产生器100从时间t2到时间t3进入采样及保持区。在一些实施例中，采样及保持周期相同于一个输入时钟(Fin)周期(Tref)。在此周期期间，所有开关404、408、412及416处于断开状态，且S/H电路108将根据控制器112的控制而在预定时间对电容器106的电压值进行采样，并保持所述电压值直到对下一电压值进行采样的下一采样周期。所采样的电压值(Vs)接着被提供到VCDL 110，VCDL 110基于值Vs及目标Vs值508输出相位差值ΔT。如图5中所示，当Vs与目标Vs之间的差值为零(即，预充电期间的ΔVup等于正常放电期间的ΔVdown)时，相位偏差产生器100将处于稳定锁定状态。因此，在锁定状态中，ΔVup＝ΔVdown，此意味着(I×Tref)/C＝(KI×ΔT)/C或Tref＝K×ΔT。在一些实施例中，目标Vs值在t0处等于Vc的值。如果Vs的值大于目标Vs值，则相位延迟(ΔT)太小且VCDL110将增大延迟。如果Vs的值小于目标Vs值，则相位延迟(ΔT)太大且VCDL 110将减小延迟。在对Fout延迟作出任何调整之后，重复进行上述预充电运行、正常模式运行及S/H运行。
如果VCDL 110包括例如4个延迟线级，则ΔT＝4Δθ。由于如上所述，Tref＝K×ΔT，因此如果将泵电流比率(K)设定成等于69，则会得到等于Tref/(4×69)或Tref/276的相位偏差Δθ。如果Tref＝10ns，则Δθ等于近似30ps，这是目标精密相位偏差的实例。然而，由于K的值大，因此此种方法在一些情形中可能会遇到电磁(electromagnetic，EM)问题，这是由于CP 104必须在非常短的时间(例如，～144ps)内消耗大的电流(例如，～1.4mA)，从而导致可能的EM/电路问题。在一些实施例中，由CP 104消耗的电荷是预充电单位电流的K倍(例如，69×20μA＝1.4mA)。
为解决以上所论述的EM问题，在一些实施例中，控制器112可将N个Fin循环分成3个区，其中N是大于或等于例如4的整数。图6示出根据一些实施例的当将N个Fin时钟循环划分成预充电区、正常运行区及采样及保持区时Fin 602、ΔT 604(由PD 102的输出及CP 104的输入反映)、Vc 606及Vs 608的时序图。预充电区具有为一个Fin时钟循环的周期或运行持续时间，正常运行区具有为N-2个时钟循环的周期，且S/H区具有为一个时钟循环的周期。换句话说，正常运行周期(t2-t1)的时长为N-2个时钟循环。因此，在正常运行期间，CP 104将在等于Fin的N-2个时钟循环的周期(即，(N-2)×Tref)内以单位电流的K倍(即，K×I)对电容器106进行放电。
如图6中所示，在正常运行区中，ΔVc等于[(N-2)KI/C]×ΔT。举例来说，如果VCDL110包括4个延迟线级(即，ΔT＝4Δθ)，且如果将泵电流比率(K)设定成等于3且N等于25，则可得到等于Tref/276的相位偏差Δθ，这是一个示例性设计目标。然而，在此实施例中，电流KI可在大得多的时间周期内放电，且因此在单个时钟周期内放电的电流量可减小N-2倍。举例来说，如果N＝25，则电流减小23倍，此会显著减轻或解决以上所论述的EM问题。再次参照图1，N的值可由用户通过控制器112的输入来设定。根据一些实施例，控制器112将基于此输入来将正常运行区的时钟循环的数目设定成N-2个循环。
图7示出根据一些实施例的产生精密相位偏差的方法700的流程图。在操作702处，在第一时间周期期间，基于先前确定的输入时钟信号(Fin)与输出时钟信号(Fout)之间的相位误差(ΔT)以预定电流(I)对电容器进行充电，其中第一时间周期对应于输入时钟信号(Fin)的周期(Tref)。在操作704处，在第一时间周期之后的第二时间周期期间以K倍的预定电流(I)对电容器进行放电。在操作706处，在第三时间周期期间在预定时间对电容器的电压(Vc)进行采样，以提供采样电压(Vs)。在操作708处，将Vs与目标Vs值进行比较并确定Vs与目标Vs值之间的差值。在操作710处，基于Vs与目标Vs之间的差值而视需要对输出时钟信号(Fout)的延迟量(即，相位偏移量)进行调整。在操作712处，确定Fin与Fout之间的相位误差(ΔT)。在操作712之后，方法700返回到操作702，在操作702中，使用在操作712期间获得的相位误差(ΔT)调整用于对电容器进行充电的充电参数(例如，第二时间周期期间充电的持续时间)。
在一些实施例中，由具有S个延迟线级的VCDL对Fout的延迟量进行调整，其中S是大于或等于2的整数。因此，相位误差ΔT等于SΔθ，其中Δθ是VCDL的紧邻的延迟线级的输出信号之间的相位偏差。在一些实施例中，第二时间周期等于一个输入时钟循环，且Δθ等于Tref/(K×S)。在一些实施例中，第二时间周期等于N-2个输入时钟循环，且Δθ等于Tref/[K×(N-2)×S]。
在替代实施例中，如上所述，预充电模式可被替换为预放电模式，且正常运行可为充电运行而非放电运行。在此种替代实施例中，在预放电模式期间，第二开关408闭合，以经由第二电流源406为环路滤波器提供预放电路径。接着，在正常运行模式期间，第三开关412闭合，以提供从第三电流源410到环路滤波器的电流K×I的正常充电路径。所属领域中的普通技术人员应理解，在此种替代实施例中相位偏差产生器100的运行原理实质上相同于以上参照图5及图6所论述的相位偏差产生器100的运行原理，以产生精密相位偏差。因此，此处不再对此种运行予以赘述。
如上所述，提供产生精密相位偏差的方法及设备。根据一些实施例，精密相位偏差输出是可控的且由充电运行区与放电运行区之间的电流比率确定。所述方法及设备解决了现有方法需要大量延迟线级的缺点。如本文中所公开，VCDL中的延迟线级的数目可显著减少(例如，从276个级减少到4个级，减少69倍)。另外，在一些实施例中，如上所述，可通过将N个时钟运行循环划分成1个预充电/预放电区、N-2个正常运行区及1个S/H区来改善精密相位偏差产生器的EM性能。
在一些实施例中，一种相位偏差产生器包括：相位探测器，被配置以探测所述相位偏差产生器的输入时钟信号与输出时钟信号之间的相位误差；电荷泵，耦合到所述相位偏差产生器，所述电荷泵具有第一运行模式及第二运行模式，其中所述第一运行模式在第一时间周期期间提供第一电流路径，且所述第二运行模式在所述第一时间周期之后的第二时间周期期间提供第二电流路径；电容器，耦合到所述电荷泵，且被配置以由所述电荷泵进行充电及放电，其中所述电容器提供反映所述相位误差的电压电平；采样及保持电路，耦合到所述电容器，被配置以在预定时间对所述电压电平进行采样且在所述第二时间周期之后的第三时间周期期间提供输出电压；以及压控延迟线，耦合到所述采样及保持电路，被配置以输出所述输出时钟信号，其中所述VCDL包括M个延迟线级，所述M个延迟线级各自被配置以输出相对于紧接的前一或后一延迟线级的信号输出具有相位偏差偏移量的信号，且所述M个延迟线级中的最末延迟线级提供所述输出时钟信号，其中M是大于或等于2的整数，且由所述M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以M。在一些实施例中，所述第一电流路径被配置以传导第一电流，且所述第二电流路径被配置以传导第二电流，其中所述第二电流大于所述第一电流。在一些实施例中，所述第二电流是所述第一电流的K倍，其中K是大于或等于2的整数。在一些实施例中，所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间。在替代实施例中，所述第一时间周期及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间，且所述第二时间周期具有为所述输入时钟信号的多个循环的持续时间。
在相关实施例中，所述第一电流路径被配置以以所述第一电流(I)对所述电容器进行充电，且所述第二电流路径被配置以以所述第二电流(K×I)对所述电容器进行放电。
在相关实施例中，所述第一电流路径被配置以以所述第一电流(I)对所述电容器进行放电，且所述第二电流路径被配置以以所述第二电流(K×I)对所述电容器进行充电。
在相关实施例中，所述相位偏差产生器还包括控制器，所述控制器耦合到所述电荷泵及所述采样及保持电路，其中所述控制器被配置以控制所述电荷泵何时以所述第一运行模式运行及何时以所述第二运行模式运行、以及所述采样及保持电路对所述电容器的所述电压电平进行采样的所述预定时间。
在另一些实施例中，一种相位偏差产生器包括：相位探测器，被配置以探测所述相位偏差产生器的输入信号与输出信号之间的相位误差；电荷泵，耦合到所述相位偏差产生器，所述电荷泵具有预充电电流路径及正常运行电流路径，其中所述预充电电流路径被配置以在第一时间周期期间传导单位电流I，且所述正常运行电流路径被配置以在所述第一时间周期之后的第二时间周期期间传导电流K×I，其中K是大于1的整数；电容器，耦合到所述电荷泵，且被配置以由所述电荷泵进行充电及放电，其中所述电容器提供反映所述相位误差的电压电平；采样及保持电路，耦合到所述电容器，被配置以在预定时间对所述电压电平进行采样且在所述第二时间周期之后的第三时间周期期间提供输出电压；以及压控延迟线，耦合到所述采样及保持电路，被配置以输出所述输出信号，其中所述VCDL包括M个延迟线级，所述M个延迟线级各自被配置以输出相对于紧接的前一或后一延迟线级的信号输出具有相位偏差偏移量的信号，且所述M个延迟线级中的最末延迟线级提供所述输出信号，其中M是大于2的整数。
在相关实施例中，所述相位偏差产生器还包括控制器，所述控制器耦合到所述电荷泵及所述采样及保持电路，其中所述控制器被配置以控制所述电荷泵何时在预充电区中运行及何时在正常运行区中运行、以及所述采样及保持电路对所述电容器的所述电压电平进行采样的所述预定时间。
在相关实施例中，所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入信号的一个循环的持续时间。
在相关实施例中，所述第一时间周期及所述第三时间周期中的每一者具有为所述输入信号的一个循环的持续时间，且所述第二时间周期具有为所述输入信号的多个循环的持续时间。
在相关实施例中，M等于4且由所述M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以4。
在一些实施例中，一种产生相对于彼此具有相位偏差的多个信号的方法包括：在第一时间周期期间以第一电流对电容器进行充电；在所述第一时间周期之后的第二时间周期期间以第二电流对所述电容器进行放电，其中所述第二电流大于所述第一电流；在所述第二时间周期之后的第三时间周期期间对所述电容器的电压电平进行采样，以提供采样电压(Vs)；确定Vs与目标Vs值之间的差值；基于所述差值调整输出时钟信号的延迟；以及确定所述输出时钟信号与输入时钟信号之间的相位误差，其中基于所述相位误差调整用于对所述电容器进行充电的参数，且所述多个信号的相位偏差等于所述相位误差除以M，其中M是大于或等于2的整数，其中M对应于压控延迟线中的延迟线级的数目。
在相关实施例中，所述第二电流是所述第一电流的K倍，其中K是大于或等于2的整数。
在相关实施例中，所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间。
在相关实施例中，所述第一时间周期及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间，且所述第二时间周期具有为所述输入时钟信号的多个循环的持续时间。
在相关实施例中，M等于4且由M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以4。
尽管以上已阐述了本公开的各种实施例，然而应理解，所述实施例仅作为例示呈现而非用于进行限制。同样，各个图式可绘示示例性架构或配置，提供所述架构或配置是为了使所属领域中的普通技术人员能够理解本公开的示例性特征及功能。然而，所属领域中的普通技术人员应理解，本公开并非仅限于所示出的示例性架构或配置，而是可使用各种替代架构及配置来实施。另外，如所属领域中的普通技术人员应理解，一个实施例的一个或多个特征可与本文中所述的另一实施例的一个或多个特征进行组合。因此，本公开的广度及范围不应受上述示例性实施例中的任一示例性实施例限制。
还应理解，本文中每当使用例如“第一”、“第二”等称谓来提及元件时均不是笼统地限制所述元件的数量或次序。而是，本文中使用这些称谓作为区分两个或更多个元件或区分元件的实例的便捷手段。因此，提及“第一元件”和“第二元件”并不意味着仅可采用两个元件或者第一元件必须以某种方式在第二元件之前。
另外，所属领域中的普通技术人员应理解，可使用各种不同的科技及技术中的任一种来表示信息及信号。举例来说，数据、指令、命令、信息、信号、位及符号(例如，在以上说明中可能提及的)可由电压、电流、电磁波、磁场或磁性粒子、光学场或光学粒子或其任意组合来表示。
所属领域中的普通技术人员还应理解，结合本文所公开的各个方面阐述的各种例示性逻辑区块、模块、处理器、构件、电路、方法及功能中的任一者可由电子硬件(例如，数字实施形式、模拟实施形式或两者的组合)、韧件、包含指令的各种形式的程序或设计代码(为方便起见，在本文中可被称为“软件”或“软件模块”)或这些技术的任意组合来实施。
为清楚地例示硬件、韧件及软件的此种可互换性，以上已对各种例示性组件、区块、模块、电路及步骤在其功能方面进行了大体阐述。此种功能是被实施为硬件、韧件还是软件、抑或被实施为这些技术的组合取决于具体应用及施加于整个系统的设计约束条件。所属领域中的技术人员可针对每一具体应用以各种方式实施所阐述的功能，但此种实施决策不会导致脱离本公开的范围。根据各种实施例，处理器、装置、组件、电路、结构、机器、模块等可被配置以执行本文中所述的功能中的一个或多个功能。本文中针对规定操作或功能使用的用语“被配置以”或“被配置用于”是指处理器、装置、组件、电路、结构、机器、模块、信号等被实体构造成、编程成、排列成和/或格式化成执行规定操作或功能。
另外，所属领域中的普通技术人员应理解，本文中所述的各种例示性逻辑区块、模块、装置、组件及电路可在集成电路(IC)内实施或由集成电路(IC)执行，所述集成电路可包括数字信号处理器(digital signal processor，DSP)、应用专用集成电路(applicationspecific integrated circuit，ASIC)、现场可编程门阵列(field programmable gatearray，FPGA)或其他可编程逻辑装置、或其任意组合。逻辑区块、模块及电路还可包括天线和/或收发器，以与网络内或装置内的各种组件进行通信。被编程成执行本文中的功能的处理器将变成专门编程的或专用的处理器，且可被实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、一个或多个微处理器与DSP核的结合、或者执行本文中所述的功能的任何其他合适的配置。
如果以软件的形式实施，则所述功能可作为一个或多个指令或代码存储在计算机可读媒体上。因此，本文中所公开的方法或算法的步骤可被实施为存储在计算机可读媒体上的软件。计算机可读媒体包括计算机存储媒体及通信媒体二者，包括任何可能够将计算机程序或代码从一个地方传递到另一地方的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为示例而非限制，这种计算机可读媒体可包括随机存取存储器(randomaccess memory，RAM)、只读存储器(read-only memory，ROM)、电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisk-ROM，CD-ROM)或其他光盘存储器装置、磁盘存储器装置或其他磁性存储器装置、或者可用于以指令或数据结构的形式存储所期望的程序代码且可由计算机存取的任何其他媒体。
在本文件中，本文中使用的用语“模块”是指用于执行本文中所述的相关功能的软件、韧件、硬件以及这些元件的任意组合。另外，为便于论述，各种模块被阐述为离散模块；然而，对于所属领域中的普通技术人员来说显而易见的是，可将两个或更多个模块组合形成单个模块，由所述单个模块执行根据本公开的实施例的相关功能。
对本公开中所述的实施方式的各种修改对于所属领域中的技术人员来说将显而易见，且在不背离本公开的范围的条件下，本文中所定义的一般原理也可应用于其他实施方式。因此，本公开并非旨在仅限于本文中所示的实施方式，而是符合与在以上权利要求书中所述的本文中所公开的新颖特征及原理一致的最宽范围。

Claims (19)

1.一种相位偏差产生器，包括：
相位探测器，被配置以探测所述相位偏差产生器的输入时钟信号与输出时钟信号之间的相位误差；
电荷泵，耦合到所述相位偏差产生器，所述电荷泵具有第一运行模式及第二运行模式，其中所述第一运行模式在第一时间周期期间提供第一电流路径，且所述第二运行模式在所述第一时间周期之后的第二时间周期期间提供第二电流路径，其中所述第一电流路径被配置以传导第一电流，且所述第二电流路径被配置以传导第二电流，其中所述第二电流大于所述第一电流；
控制器，耦合到所述电荷泵，其中所述控制器被配置以控制所述电荷泵何时以所述第一运行模式运行及何时以所述第二运行模式运行；
电容器，耦合到所述电荷泵，且被配置以由所述电荷泵进行充电及放电，其中所述电容器提供反映所述相位误差的电压电平；以及
采样及保持电路，耦合到所述电容器，被配置以在预定时间对所述电压电平进行采样且在所述第二时间周期之后的第三时间周期期间提供输出电压。
2.根据权利要求1所述的相位偏差产生器，其中所述第二电流是所述第一电流的K倍，其中K是大于或等于2的整数。
3.根据权利要求2所述的相位偏差产生器，其中所述第一电流路径被配置以以所述第一电流(I)对所述电容器进行充电，且所述第二电流路径被配置以以所述第二电流(K×I)对所述电容器进行放电。
4.根据权利要求2所述的相位偏差产生器，其中所述第一电流路径被配置以以所述第一电流(I)对所述电容器进行放电，且所述第二电流路径被配置以以所述第二电流(K×I)对所述电容器进行充电。
5.根据权利要求1所述的相位偏差产生器，其中所述控制器耦合到所述采样保持电路，还被配置以控制所述采样及保持电路对所述电容器的所述电压电平进行采样的所述预定时间。
6.根据权利要求1所述的相位偏差产生器，其中所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间。
7.根据权利要求1所述的相位偏差产生器，其中所述第一时间周期及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间，且所述第二时间周期具有为所述输入时钟信号的多个循环的持续时间。
8.根据权利要求1所述的相位偏差产生器，还包括：
压控延迟线，耦合到所述采样及保持电路，被配置以输出所述输出时钟信号，其中所述压控延迟线包括M个延迟线级，所述M个延迟线级各自被配置以输出相对于紧接的前一或后一延迟线级的信号输出具有相位偏差偏移量的信号，所述M个延迟线级中的最末延迟线级提供所述输出时钟信号，其中M是大于或等于2的整数，且由所述M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以M。
9.一种相位偏差产生器，包括：
相位探测器，被配置以探测所述相位偏差产生器的输入信号与输出信号之间的相位误差；
电荷泵，耦合到所述相位偏差产生器，所述电荷泵具有预充电电流路径及正常运行电流路径，其中所述预充电电流路径被配置以在第一时间周期期间传导单位电流I，且所述正常运行电流路径被配置以在所述第一时间周期之后的第二时间周期期间传导电流K×I，其中K是大于1的整数；
电容器，耦合到所述电荷泵，且被配置以由所述电荷泵进行充电及放电，其中所述电容器提供反映所述相位误差的电压电平；
采样及保持电路，耦合到所述电容器，被配置以在预定时间对所述电压电平进行采样且在所述第二时间周期之后的第三时间周期期间提供输出电压；以及
压控延迟线，耦合到所述采样及保持电路，被配置以输出所述输出信号，其中所述压控延迟线包括M个延迟线级，所述M个延迟线级各自被配置以输出相对于紧接的前一或后一延迟线级的信号输出具有相位偏差偏移量的信号，且所述M个延迟线级中的最末延迟级提供所述输出信号，其中M是大于或等于2的整数。
10.根据权利要求9所述的相位偏差产生器，还包括控制器，所述控制器耦合到所述电荷泵及所述采样保持电路，其中所述控制器被配置以控制所述电荷泵何时在预充电区中运行及何时在正常运行区中运行、以及所述采样及保持电路对所述电容器的所述电压电平进行采样的所述预定时间。
11.根据权利要求9所述的相位偏差产生器，其中所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入信号的一个循环的持续时间。
12.根据权利要求9所述的相位偏差产生器，其中所述第一时间周期及所述第三时间周期中的每一者具有为所述输入信号的一个循环的持续时间，且所述第二时间周期具有为所述输入信号的多个循环的持续时间。
13.根据权利要求9所述的相位偏差产生器，其中M等于4且由所述M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以4。
14.一种产生多个信号的方法，所述方法包括：
在第一时间周期期间以第一电流对电容器进行充电；
在所述第一时间周期之后的第二时间周期期间以第二电流对所述电容器进行放电，其中所述第二电流大于所述第一电流；
在所述第二时间周期之后的第三时间周期期间对所述电容器的电压电平进行采样，以提供采样电压；
确定所述采样电压与目标采样电压值之间的差值；
基于所述差值调整输出时钟信号的延迟；以及
确定所述输出时钟信号与输入时钟信号之间的相位误差。
15.根据权利要求14所述的方法，其中基于所述相位误差调整用于对所述电容器进行充电的参数，且所述多个信号的相位偏差等于所述相位误差除以M，其中M对应于压控延迟线中的延迟线级的数目。
16.根据权利要求15所述的方法，其中M等于4且由M个延迟线级输出的相继的信号之间的每一相位偏差等于所述相位误差除以4。
17.根据权利要求14所述的方法，其中所述第二电流是所述第一电流的K倍，其中K是大于或等于2的整数。
18.根据权利要求14所述的方法，其中所述第一时间周期、所述第二时间周期、及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间。
19.根据权利要求14所述的方法，其中所述第一时间周期及所述第三时间周期中的每一者具有为所述输入时钟信号的一个循环的持续时间，且所述第二时间周期具有为所述输入时钟信号的多个循环的持续时间。
CN201910887656.2A 2018-09-21 2019-09-19 相位偏差产生器 Active CN110943736B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862734427P 2018-09-21 2018-09-21
US62/734,427 2018-09-21
US16/436,761 US10848138B2 (en) 2018-09-21 2019-06-10 Method and apparatus for precision phase skew generation
US16/436,761 2019-06-10

Publications (2)

Publication Number Publication Date
CN110943736A CN110943736A (zh) 2020-03-31
CN110943736B true CN110943736B (zh) 2023-12-01

Family

ID=69885059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910887656.2A Active CN110943736B (zh) 2018-09-21 2019-09-19 相位偏差产生器

Country Status (3)

Country Link
US (3) US10848138B2 (zh)
CN (1) CN110943736B (zh)
TW (1) TWI724551B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10965293B1 (en) 2020-01-17 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage controlled delay line gain calibration

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477788A (zh) * 2002-08-22 2004-02-25 联发科技股份有限公司 差动式电荷泵
US6801076B1 (en) * 2000-04-28 2004-10-05 Micron Technology, Inc. High output high efficiency low voltage charge pump
CN101056104A (zh) * 2006-04-12 2007-10-17 国际商业机器公司 具有与操作频率无关的电荷泵增益的延迟锁定环
CN102118163A (zh) * 2010-07-20 2011-07-06 钰创科技股份有限公司 双回路控制的锁相回路
CN102480291A (zh) * 2010-11-26 2012-05-30 联发科技股份有限公司 电荷泵、相位频率侦测器以及电荷泵方法
CN102571081A (zh) * 2011-12-31 2012-07-11 上海贝岭股份有限公司 一种延迟锁定环电路
CN102594131A (zh) * 2011-01-07 2012-07-18 联咏科技股份有限公司 电荷泵电路及应用其的驱动集成电路
CN102651647A (zh) * 2011-02-23 2012-08-29 联咏科技股份有限公司 延迟锁相回路及时脉信号产生方法
WO2013154585A1 (en) * 2012-04-13 2013-10-17 Intel Corporation Frequency control system with dual-input bias generator to separately receive management and operational controls
CN103828240A (zh) * 2011-07-28 2014-05-28 英特尔公司 用于控制周期信号的特性的电路和方法
CN104143907A (zh) * 2014-08-15 2014-11-12 中国科学院微电子研究所 非连续性电流控制的双环电荷泵控制电路
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN108123712A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 混合锁相环及其运行方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385232B1 (ko) * 2000-08-07 2003-05-27 삼성전자주식회사 서로 다른 주파수를 가지는 클럭 신호들을 동기화시키는회로
US6704383B2 (en) * 2001-03-20 2004-03-09 Gct Semiconductor, Inc. Sample and hold type fractional-N frequency synthesizer
US8000428B2 (en) 2001-11-27 2011-08-16 Texas Instruments Incorporated All-digital frequency synthesis with DCO gain calculation
US7019571B2 (en) * 2004-03-31 2006-03-28 Silicon Laboratories, Inc. Frequency synthesizer for a wireless communication system
GB2434930B (en) * 2006-02-01 2009-08-26 Wolfson Microelectronics Plc Delay-locked loop circuits
US7352251B2 (en) * 2006-03-02 2008-04-01 Texas Instruments Incorporated Systems and methods for suppressing feedback and reference noise in a phase lock loop circuit
US7808418B2 (en) 2008-03-03 2010-10-05 Qualcomm Incorporated High-speed time-to-digital converter
US7932757B2 (en) * 2008-11-12 2011-04-26 Qualcomm Incorporated Techniques for minimizing control voltage ripple due to charge pump leakage in phase locked loop circuits
US8198929B2 (en) 2010-08-31 2012-06-12 Intel Corporation Dynamic element matching for time-to-digital converters
US8373472B2 (en) 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment
US8427205B1 (en) * 2011-12-16 2013-04-23 Motorola Solutions, Inc. Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer
US9225562B2 (en) 2012-02-27 2015-12-29 Intel Deutschland Gmbh Digital wideband closed loop phase modulator with modulation gain calibration
US8390349B1 (en) 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
TWI500269B (zh) * 2012-09-27 2015-09-11 Himax Tech Ltd 具電流補償機制的鎖相迴路及其方法
US8773182B1 (en) 2013-02-01 2014-07-08 Intel Corporation Stochastic beating time-to-digital converter (TDC)
US8970420B2 (en) 2013-03-15 2015-03-03 Intel Mobile Communications GmbH Bipolar time-to-digital converter
US9374036B2 (en) 2014-08-20 2016-06-21 Short Circuit Technologies Llc Split transformer based LC-tank digitally controlled oscillator
EP3502804B1 (en) 2015-02-03 2020-07-22 Huawei Technologies Co., Ltd. Time-to-digital converter
CN105071799A (zh) * 2015-08-21 2015-11-18 东南大学 一种采用新型错误锁定检测电路的延迟锁相环
KR102418966B1 (ko) 2016-01-11 2022-07-11 한국전자통신연구원 디지털 위상 고정 루프 및 그의 구동방법
US10523219B2 (en) 2016-03-04 2019-12-31 Sony Corporation Phase locked loop and control method therefor
EP3340468B1 (en) 2016-12-22 2023-12-06 NXP USA, Inc. Tdc, digital synthesizer, communication unit and method therefor
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
TWI626521B (zh) * 2017-02-17 2018-06-11 旺宏電子股份有限公司 低壓差穩壓裝置及其操作方法
WO2018158614A1 (en) 2017-03-02 2018-09-07 Intel IP Corporation Time-to-digital converter, digital phase-locked loop, method for operating a time-to-digital converter, and method for a digital phase-locked loop
US10523218B2 (en) * 2017-04-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Track-and-hold charge pump and PLL
US10848161B2 (en) 2017-06-28 2020-11-24 Analog Devices, Inc. Reference monitors with dynamically controlled latency
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
KR101938674B1 (ko) * 2017-11-27 2019-01-15 주식회사 아나패스 위상 고정 루프 및 지연 고정 루프
FR3076128B1 (fr) 2017-12-26 2021-09-10 Commissariat Energie Atomique Boucle a verrouillage de retard numerique
US10516401B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US10928447B2 (en) 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self test circuit for measuring phase noise of a phase locked loop
US10725433B2 (en) 2018-12-04 2020-07-28 Sharp Kabushiki Kaisha Time-to-digital conversion circuitry
US10831159B2 (en) 2018-12-14 2020-11-10 Silicon Laboratories Inc. Apparatus for time-to-digital converters and associated methods
US10763869B2 (en) 2018-12-14 2020-09-01 Silicon Laboratories Inc. Apparatus for digital frequency synthesizers and associated methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801076B1 (en) * 2000-04-28 2004-10-05 Micron Technology, Inc. High output high efficiency low voltage charge pump
CN1477788A (zh) * 2002-08-22 2004-02-25 联发科技股份有限公司 差动式电荷泵
CN101056104A (zh) * 2006-04-12 2007-10-17 国际商业机器公司 具有与操作频率无关的电荷泵增益的延迟锁定环
CN102118163A (zh) * 2010-07-20 2011-07-06 钰创科技股份有限公司 双回路控制的锁相回路
CN102480291A (zh) * 2010-11-26 2012-05-30 联发科技股份有限公司 电荷泵、相位频率侦测器以及电荷泵方法
CN102594131A (zh) * 2011-01-07 2012-07-18 联咏科技股份有限公司 电荷泵电路及应用其的驱动集成电路
CN102651647A (zh) * 2011-02-23 2012-08-29 联咏科技股份有限公司 延迟锁相回路及时脉信号产生方法
CN103828240A (zh) * 2011-07-28 2014-05-28 英特尔公司 用于控制周期信号的特性的电路和方法
CN102571081A (zh) * 2011-12-31 2012-07-11 上海贝岭股份有限公司 一种延迟锁定环电路
WO2013154585A1 (en) * 2012-04-13 2013-10-17 Intel Corporation Frequency control system with dual-input bias generator to separately receive management and operational controls
CN104143907A (zh) * 2014-08-15 2014-11-12 中国科学院微电子研究所 非连续性电流控制的双环电荷泵控制电路
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN108123712A (zh) * 2016-11-30 2018-06-05 台湾积体电路制造股份有限公司 混合锁相环及其运行方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
低相位噪声和低杂散的高分辨率本振源设计与实现;何旭;《中国优秀硕士学位论文全文数据库信息科技辑》;I136-428 *

Also Published As

Publication number Publication date
US11228304B2 (en) 2022-01-18
US20210075412A1 (en) 2021-03-11
TWI724551B (zh) 2021-04-11
US10848138B2 (en) 2020-11-24
US11664793B2 (en) 2023-05-30
TW202013882A (zh) 2020-04-01
US20220131536A1 (en) 2022-04-28
US20200099371A1 (en) 2020-03-26
CN110943736A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
US7956659B2 (en) Semiconductor memory device capable of easily performing delay locking operation under high frequency system clock
CA2053748C (en) Pll frequency synthesizer capable of changing an output frequency at a high speed
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US10211842B2 (en) Quantization noise cancellation for fractional-N phased-locked loop
KR100337998B1 (ko) 위상동기루프회로
KR102268767B1 (ko) 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치
US20070188206A1 (en) Delay locked loop with a function for implementing locking operation periodically during power down mode and locking operation method of the same
KR101470990B1 (ko) 피드포워드 분파기를 구비하는 적응형 대역폭 위상 동기루프
SG186530A1 (en) Digital phase locked loop system and method
JP6141833B2 (ja) 線形性が改善されたデジタル位相補間器のための装置及びシステム
JP5719333B2 (ja) 遅延ロックループ／フェーズロックループにおける移相処理
US7696831B2 (en) Phase locked loop and method for controlling the same
US8686768B2 (en) Phase locked loop
CN110943736B (zh) 相位偏差产生器
TWI736270B (zh) 延遲鎖定迴路以及組態延遲胞的泵電流比率的方法
US6140852A (en) Digital phase-locked loop with pulse controlled charge pump
US10483988B1 (en) Synchronization circuit and method relating to the synchronization circuit
US11949423B2 (en) Clock and data recovery device with pulse filter and operation method thereof
US20070285180A1 (en) Wide tuning range and low jitter voltage controlled oscillator
KR100880926B1 (ko) 반도체 메모리 장치의 위상 고정 루프 리셋 신호 발생회로
KR19990075577A (ko) 2단계 조절 전하펌프를 이용한 아날로그 디엘엘 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant