CN101056104A - 具有与操作频率无关的电荷泵增益的延迟锁定环 - Google Patents

具有与操作频率无关的电荷泵增益的延迟锁定环 Download PDF

Info

Publication number
CN101056104A
CN101056104A CNA2007100863415A CN200710086341A CN101056104A CN 101056104 A CN101056104 A CN 101056104A CN A2007100863415 A CNA2007100863415 A CN A2007100863415A CN 200710086341 A CN200710086341 A CN 200710086341A CN 101056104 A CN101056104 A CN 101056104A
Authority
CN
China
Prior art keywords
dump
capacitor
signal
dll
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100863415A
Other languages
English (en)
Other versions
CN101056104B (zh
Inventor
查尔斯·J.·马塞纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101056104A publication Critical patent/CN101056104A/zh
Application granted granted Critical
Publication of CN101056104B publication Critical patent/CN101056104B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种具有与DLL操作频率无关的电荷泵增益的延迟锁定环(DLL)。所公开的电荷泵用于向压控延迟线上的电容元件提供电荷，其中所述电荷与DLL的控制电压步幅循环时间无关，所述电荷泵包括：用于在基准时钟信号的每一周期期间生成充电信号和转储信号的充电/转储信号生成级；用于响应充电信号对第一电容器充电并且响应转储信号从第一电容器转储正电荷的第一开关电容器级；用于响应充电信号对第二电容器充电并且响应转储信号从第二电容器转储负电荷的第二开关电容器级；以及用于响应来自相位检测器的输入信号来向压控延迟线上的电容元件有选择地加载正电荷或者负电荷的输出级。

Description

具有与操作频率无关的电荷泵增益的延迟锁定环
技术领域
本发明总体上涉及延迟锁定环(DLL)，更具体而言，涉及使用开关电容电路(switched capacitor circuit)作为电荷泵来消除控制电压步幅的数值对循环时间(cycle time)的依赖。
背景技术
延迟锁定环(DLL)是用于同步时钟的常用电路。DLL是通过如下方式来工作的，即：在输入时钟和反馈时钟之间插入延迟、直到两个上升沿对准为止，使两个时钟异相360°(这意味着它们同相，但是延迟了正好一个时钟周期的时间)。在来自输入时钟的沿与来自反馈时钟的沿对齐之后，所述DLL“锁定”。只要所述电路直到DLL锁定之后才被评估，那么这两个时钟就没有可辨别的相位差。
DLL通常包括相位检测器(例如，XOR锁存器等等)、电荷泵、电容器和压控延迟线。通常，所采用的这类相位检测器是在循环时间的整个或部分持续期间“接通”的电流源。图1描述了具有延迟链12的DLL 10的现有技术示例，其中所述延迟链12用于接收输入时钟(iclk)并且生成输出时钟(clk)。所述输出时钟(clk)和基准时钟信号(refclk)是相位检测器(PD)14的输入，后者又控制电荷泵16，所述电荷泵16根据输出时钟(clk)是滞后还是领先于基准时钟(refclk)来对电容负载18进行充电或者放电。
应注意的是，相位检测器14是计时锁存器(clocked latch)，其输出是在整个时钟周期内有效的数字信号。由该电路生成的这类信号(被称为“bang-bang”控制信号类型)具有恒定的幅度并且其方向依赖于相位误差的极性(与相位检测器产生与相位误差成比例的信号的线性控制信号形成对比)。电荷泵16是推挽电流源，其用于在时钟周期的持续时间内向电容负载18中注入电流。所述电荷泵注入到负载的电流极性要么是正的(充电)，要么是负的(放电)。随着时钟信号的周期变得越长(频率越低)，压控延迟线Vc的控制节点上的电压摆动数值变得越大，并且因此在延迟链12的输出上会产生更多的抖动。换言之，被加载到控制电压Vc上的电荷与DLL的循环时间成比例。
由于通常要求DLL在较宽频率范围(通常是2比1)上操作，所以最小化整个频率范围上的抖动是十分重要的。因此，需要一种增强的DLL电路，所述增强的DLL电路可以最小化抖动，尤其适用于处理低频率时钟周期。
发明内容
本发明通过提供这样一种DLL来解决上述以及其它问题，所述DLL使用开关电容电路作为电荷泵，以便完全消除控制电压步幅对循环时间的依赖。独立的时钟相位被开发以便控制电容器的开关。
在第一方面，本发明提供了一种具有与频率无关的电荷泵增益的延迟锁定环(DLL)电路，包括：配置有“H”驱动器输出级的开关电容器电荷泵；相位检测器；电容器；和压控延迟线。
在第二方面，本发明提供了一种用于控制延迟锁定环(DLL)电路中从电荷泵到压控延迟线的电荷泵增益的方法，包括：在基准时钟信号的每一周期期间生成充电信号和转储(dump)信号；响应于所述充电信号来对第一电容器和第二电容器充电；响应于所述转储信号，从所述第一电容器转储正电荷并且从第二电容器转储负电荷至电荷泵的输出级；并且响应于来自相位检测器的输入信号，向压控延迟线上的电容元件有选择地加载正电荷或者负电荷。
在第三方面，本发明提供了一种具有延迟锁定环(DLL)的集成电路，所述延迟锁定环包括用于向DLL的压控延迟线上的电容元件提供电荷的电荷泵，其中所述电荷与DLL的循环时间无关，并且其中所述电荷泵包括：用于在基准时钟信号的每一周期期间生成充电信号和转储信号的充电/转储信号生成级；用于响应于充电信号对第一电容器充电并且响应于转储信号从第一电容器转储正电荷的第一开关电容器级；用于响应于充电信号对第二电容器充电并且响应于转储信号从第二电容器转储负电荷的第二开关电容器级；以及用于响应于来自相位检测器的输入信号来向压控延迟线上的电容元件有选择地加载正电荷或者负电荷的输出级。
在第四方面，本发明提供了一种用于向延迟锁定环(DLL)的电荷泵组件提供恒定增益的方法，所述方法包括：提供开关电容器级，所述开关电容器级响应于用于对电容器充电的充电相位和用于转储电容器的转储相位；并且使充电相位和转储相位对准，以便使电荷泵提供的控制电压与DLL充电和放电相位的频率无关。
在第五方面，本发明提供了具有电荷泵的延迟锁定环(DLL)，其包括：“H”驱动器输出级；用于在基准时钟的每一周期期间，从第一电容器向“H”驱动器输出级中转储预定的正电荷的第一开关电容器级；以及用于在基准时钟的每一周期期间，从第二电容器向“H”驱动器输出级中转储预定的负电荷的第二开关电容器级。
该电路的优点包括：与电流源电荷泵相比具有较少的抖动；不需要独立的电流基准电路(例如，频带隙)，并且在具有多个DLL的应用中，不需要电流基准和电荷泵之间的关联连线；并且由于在开关电容器源和电容器负载之间进行跟踪的出色集成电路工艺，即使在制造工艺变化的情况下，也具有恒定的电荷泵增益。
附图说明
根据如下结合附图对本发明各个方面的详细描述，将使本发明的这些以及其它特征更加易于理解，其中：
图1描述了现有技术的DLL电路。
图2描述了具有依照本发明实施例的开关电容器电荷泵电路的DLL电路。
图3描述了依照本发明实施例的开关电容器电荷泵电路。
图4描述了示出按照本发明实施例的充电和转储信号的波形示意图。
图5描述了具有依照本发明实施例的开关电容器电荷泵电路的DLL的最终试验图表。
图6描述了按照本发明实施例的使用FET的开关电容器电荷泵电路的集成电路实现。
具体实施方式
图2描述了延迟锁定环(DLL)电路20，其类似于图1中所示的现有技术电路的实现方式，不同之处在于：DLL电路20包括开关电容器电荷泵28，其独立于DLL的循环时间提供电荷。开关电容器电荷泵28包括耦合至相位检测器(PD)14的输出的输入端38和耦合至电容负载18的输出端40，所述电容负载18位于压控延迟线Vc上。
图3描述了示例性开关电容器电荷泵28的示意图，其包括：充电/转储信号生成级30；一对开关电容器级32、24；以及输出级36。
充电/转储信号生成级30把基准时钟50和相移基准时钟52作为输入，并且在基准时钟50的每一周期期间输出充电信号54和转储信号56。图4举例说明了用于生成充电信号54和转储信号56的波形图。图4的波形图包括基准时钟50、270度相移基准时钟52、转储信号56和充电信号54。转储信号56的宽度和时序是由270度相移基准时钟52的前沿和基准时钟50的前沿定义的。充电信号54的宽度和时序是由270度相移基准时钟52的后沿和基准时钟50的后沿定义的。转储和充电信号56、54被定时，以免干扰在电荷泵输出级36(图3)接收到的任何瞬态输入信号，后者在波形图中作为IN信号58被示出。充电和转储相位被对准，以便使相位检测器锁存器的锁存输出在转储相位启动之前很久就被解析。这种时序在转储开关电容器以前解析电荷方向。这种时序是因为信号IN 58是以信号Ref 360作为时钟输入的锁存器的输出而出现的。由于Ref 360名义上具有与基准时钟50(Ref)相同的相位，所以当时钟50(Ref)改变状态时，信号IN 58将改变状态。从图4可明显看出，这种时序确保IN 58在转储周期期间被解析(不改变状态)。作为选择，通过改变锁存器的极性和锁存器输入，还可以在时钟50(Ref)的下降沿的时候解析IN 58。
返回到图3，电荷泵输出级36(被称为“H”驱动器结构)包括电荷泵28的输入节点38(IN)和输出节点40(OUT)。特殊的“H”驱动器结构包括一对对立的In/In Not节点、Out节点和Out Not节点。所述Out Not节点可用来控制差动电压可控系统中的电容器的一端，但是在本实施例中，其将连接到恒压源。这种结构使开关瞬态期间输出节点40的低频干扰(glitch)最小化。在单端的实现方式中，Out Not节点可以连接到近似等于Out(即，输出节点40)的电压的恒定电压。输出级36被耦合至具有第一开关电容器42(C1)的第一开关电容器级32和具有第二开关电容器44(C2)的第二开关电容器级34。
响应于由充电/转储信号生成级30生成的充电54和转储56信号，开关电容器42、44每一周期被充电和转储一次。开关电容器级32被配置为转储正电荷，而开关电容器级34被配置为转储负电荷。存储在开关电容器42、44上的各电荷根据输入节点IN 38的状态被注入到Out或者Out Not节点。输入节点IN 38的状态是作为相位检测器28(图2)的输出的数字信号。由此，举例来说，如果输入节点IN 38的状态为高，那么来自开关电容器44的负电荷将被转储至输出节点Out 40，而来自开关电容器42的正电荷将被转储至Out Not。反之，如果输入节点IN 38的状态为低，那么来自开关电容器42的正电荷将被转储至输出节点Out 40，而来自开关电容器44的负电荷将被转储至Out Not。
开关电容器级32包括：第一对开关60，用于把开关电容器42(C1)连接至VDD和地，当从充电/转储信号生成级30接收到充电信号54时，这使得开关电容器42(C1)将被充电；以及第二对开关62，用于使存储在开关电容器42(C1)上的电荷被转储到输出级36中。同样，开关电容器级34包括：第一对开关64，用于把开关电容器44(C2)连接至VDD和地，并且当从充电/转储信号生成级30接收到充电信号54时，使开关电容器44(C2)被充电；以及第二对开关66，用于使存储在开关电容器44(C2)上的负电荷被转储到输出级36中。因此，输出级36将始终接收预定的恒定电荷。在充电相位期间，开关电容器42(C1)和44(C2)均被充电为电压+VDD。在转储相位期间，开关电容器42(C1)上的电压将是VOUT-VDD(其中VOUT是节点Out 40的电压)并且开关电容器44(C2)上的电压将是-VOUT。假定所述电压VOUT是VDD/2，那么无论时钟周期怎样，在每一时钟周期期间，被转储到Out 40中的每个电容器电压方面的净变化是1.5*VDD。
图5描述了例如使用如上所述的开关电容器电荷泵28生成的实验结果。顶部的迹线按照时间函数描述了储存电容器Vc上的电压，而底部的迹线描述了与输入时钟50相差90度相位的延迟线输出的毫单位间隔(mUI)的相位。正如可以从底部迹线看出的那样，所述信号在大约250mUI处稳定，这表明良好的性能(250mUI＝90度)。
图6描述了使用FET控制开关操作的开关电容器电荷泵28的集成电路实现方式70。如图所示，NAND门74位于相位锁存器检测器72和H-驱动器76之间。NAND门74确保DLL的锁定，并且它也是在接通电路之前把电容负载18(参见图2)充电至VDD来初始化DLL所必需的。
另外，集成电路实现方式70包括：第一组充电FET 78，当被激活时，使电容器80充电；第二组充电FET 82，当被激活时使电容器84充电；第一组转储FET 86，当被激活时使正电荷从电容器80被转储；第二组转储FET 88，当被激活时使正电荷从电容器84被转储；以及H-驱动器76结构，其包括对置的FET对90。
为了举例说明和描述的目的已经给出了对本发明的上面的描述。这不意味着穷举或者把本发明限制为所公开的具体形式，显然，许多修改和变化都是可能的。这种修改和变化对于本领域技术人员是显而易见的，并且应该包括在本发明的范围内，本发明的范围由所附权利要求书来限定。

Claims (30)

1.一种具有与频率无关的电荷泵增益的延迟锁定环(DLL)电路，包括：
配置有“H”驱动器输出级的开关电容器电荷泵；
相位检测器；
电容器；以及
压控延迟线。
2.如权利要求1所述的DLL电路，其中所述开关电容器电荷泵还包括充电/转储信号生成器级，用于在基准时钟的每一周期期间生成充电信号和转储信号。
3.如权利要求2所述的DLL电路，其中所述充电信号和转储信号不重叠。
4.如权利要求2所述的DLL电路，其中所述充电/转储信号生成器根据所输入的基准时钟信号和相移的基准时钟信号来生成充电信号和转储信号。
5.如权利要求2所述的DLL电路，其中所述充电信号和转储信号被馈送至第一开关电容器级，所述第一开关电容器级被配置为从第一电容器向输出级中转储正电荷。
6.如权利要求5所述的DLL电路，其中所述第一开关电容器级包括：
第一对开关，用于响应于所述充电信号使第一电容器被充电；以及
第二对开关，用于响应于所述转储信号使第一电容器向电荷泵的输出级中转储正电荷。
7.如权利要求5所述的DLL电路，其中所述充电信号和转储信号被馈送至第二开关电容器级，所述第二开关电容器级被配置为从第二电容器向输出级中转储负电荷。
8.如权利要求7所述的DLL电路，其中所述第二开关电容器级包括：
第一对开关，用于响应于所述充电信号使第二电容器被充电；以及
第二对开关，用于响应于所述转储信号使第二电容器向电荷泵的输出级中转储负电荷。
9.一种用于控制延迟锁定环(DLL)电路中从电荷泵到压控延迟线的电荷泵增益的方法，包括：
在基准时钟信号的每一周期期间生成充电信号和转储信号；
响应于所述充电信号来对第一电容器和第二电容器充电；
响应于所述转储信号，从所述第一电容器转储正电荷并且从第二电容器转储负电荷至电荷泵的输出级；并且
响应于来自相位检测器的输入信号，向压控延迟线上的电容元件有选择地加载正电荷或者负电荷。
10.如权利要求9所述的方法，其中所述充电信号和转储信号是根据基准时钟和相移基准时钟而生成的。
11.如权利要求9所述的方法，其中所述充电信号和转储信号不重叠。
12.如权利要求9所述的方法，其中对第一电容器和第二电容器充电的步骤是通过响应于充电信号闭合与每一电容器串联耦合的第一对开关来实现的。
13.如权利要求12所述的方法，其中所述转储步骤是通过响应于转储信号闭合与每一电容器串联耦合的第二对开关来实现的。
14.一种具有延迟锁定环(DLL)的集成电路，所述延迟锁定环包括用于向DLL的压控延迟线上的电容元件提供电荷的电荷泵，其中所述电荷与DLL的循环时间无关，并且其中所述电荷泵包括：
用于在基准时钟信号的每一周期期间生成充电信号和转储信号的充电/转储信号生成级；
用于响应于充电信号对第一电容器充电并且响应于转储信号从第一电容器转储正电荷的第一开关电容器级；
用于响应于充电信号对第二电容器充电并且响应于转储信号从第二电容器转储负电荷的第二开关电容器级；以及
用于响应于来自相位检测器的输入信号来向压控延迟线上的电容元件有选择地加载正电荷或者负电荷的输出级。
15.如权利要求14所述的集成电路，其中所述充电信号和转储信号是根据基准时钟和相移基准时钟来生成的。
16.如权利要求14所述的集成电路，其中所述充电信号和转储信号不重叠。
17.如权利要求14所述的集成电路，其中第一电容器是通过响应于所述充电信号激活第一组充电FET来充电的。
18.如权利要求17所述的集成电路，其中第一电容器是通过响应于所述转储信号激活第一组转储FET来转储的。
19.如权利要求18所述的集成电路，其中第二电容器是通过响应于所述充电信号激活第二组充电FET来充电的。
20.如权利要求19所述的集成电路，其中第二电容器是通过响应于所述转储信号激活第二组转储FET来转储的。
21.如权利要求14所述的集成电路，其中所述输出级包括“H”驱动器配置，其包括对置的FET对。
22.一种用于向延迟锁定环(DLL)的电荷泵组件提供恒定增益的方法，所述方法包括：
提供开关电容器级，所述开关电容器级响应于用于对电容器充电的充电相位和用于转储电容器的转储相位；并且
使充电相位和转储相位对准，以便使电荷泵提供的控制电压与DLL充电和放电相位的频率无关。
23.如权利要求22所述的方法，其中所述第一时钟相位和第二时钟相位是在与DLL相关联的时钟的每一周期期间被生成的。
24.如权利要求22所述的方法，其中DLL的相位检测器锁存器的输出信号在启动转储相位以前被解析。
25.如权利要求24所述的方法，其中所述相位检测器锁存器是由具有与用于DLL的基准时钟基本上相同的相位的时钟信号来计时的。
26.一种具有电荷泵的延迟锁定环(DLL)，其包括：
“H”驱动器输出级；
用于在基准时钟的每一周期期间，从第一电容器向“H”驱动器输出级中转储预定的正电荷的第一开关电容器级；以及
用于在基准时钟的每一周期期间，从第二电容器向“H”驱动器输出级中转储预定的负电荷的第二开关电容器级。
27.如权利要求26所述的DLL，其中所述第一开关电容器级和第二开关电容器级在每一周期期间响应于充电信号和转储信号的接收来充电和转储相应的第一和第二电容器。
28.如权利要求26所述的DLL，其中在把预定的正电荷和预定的负电荷转储至“H”驱动器输出级以前，所述DLL的相位检测器锁存器的输出信号被解析。
29.如权利要求28所述的DLL，其中所述相位检测器锁存器是由具有与基准时钟基本上相同的相位的时钟信号来计时的。
30.如权利要求26所述的DLL，其中所述DLL是采用集成电路中的FET来实现的。
CN2007100863415A 2006-04-12 2007-03-13 具有与操作频率无关的电荷泵增益的延迟锁定环 Expired - Fee Related CN101056104B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/279,446 2006-04-12
US11/279,446 US7301380B2 (en) 2006-04-12 2006-04-12 Delay locked loop having charge pump gain independent of operating frequency

Publications (2)

Publication Number Publication Date
CN101056104A true CN101056104A (zh) 2007-10-17
CN101056104B CN101056104B (zh) 2010-08-11

Family

ID=38604267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100863415A Expired - Fee Related CN101056104B (zh) 2006-04-12 2007-03-13 具有与操作频率无关的电荷泵增益的延迟锁定环

Country Status (2)

Country Link
US (3) US7301380B2 (zh)
CN (1) CN101056104B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183872B (zh) * 2007-11-01 2011-07-27 钰创科技股份有限公司 全频率宽度的多重相位延迟锁定回路
CN103684430A (zh) * 2012-09-14 2014-03-26 美国亚德诺半导体公司 结合时钟相位内插的电荷泵供电
CN104901675A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 半导体装置、含该装置的半导体系统和操作该装置的方法
TWI636652B (zh) * 2016-05-25 2018-09-21 力旺電子股份有限公司 電荷泵單元及電荷泵電路
CN108933593A (zh) * 2018-05-30 2018-12-04 上海华力集成电路制造有限公司 延迟锁相环电路
CN110663155A (zh) * 2017-05-22 2020-01-07 Arm有限公司 高效配电
CN110943736A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 相位偏差产生器
CN112054670A (zh) * 2020-08-07 2020-12-08 皓骏科技(北京)有限公司 麦克风及其电荷泵电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538701B2 (en) * 2006-06-08 2009-05-26 Cosmic Circuits Private Limited System and method for improving dynamic performance of a circuit
US7548104B2 (en) * 2006-06-09 2009-06-16 Cosmic Circuits Private Limited Delay line with delay cells having improved gain and in built duty cycle control and method thereof
US7675333B2 (en) * 2006-06-09 2010-03-09 Cosmic Circuits Private Limited Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
US7570181B2 (en) * 2006-06-09 2009-08-04 Cosmic Circuits Private Limited Method and system for input voltage droop compensation in video/graphics front-ends
US7570191B2 (en) * 2006-06-09 2009-08-04 Cosmic Circuits Private Limited Methods and systems for designing high resolution analog to digital converters
US8258758B2 (en) * 2008-07-01 2012-09-04 International Business Machines Corporation System to improve a multistage charge pump and associated methods
US20110170604A1 (en) * 2008-09-24 2011-07-14 Kazushi Sato Image processing device and method
US8289056B2 (en) * 2008-12-03 2012-10-16 Advanced Micro Devices, Inc. Phase detector circuit for automatically detecting 270 and 540 degree phase shifts
TWI387359B (zh) * 2009-01-21 2013-02-21 Ite Tech Inc 耳機的電壓產生裝置
US8749285B1 (en) * 2013-03-15 2014-06-10 Pericom Semiconductor Corp. Differential voltage-mode buffer with current injection
US10177781B2 (en) 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
US9491151B2 (en) * 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
US11626885B1 (en) 2021-11-30 2023-04-11 Analog Devices, Inc. Gain programmability techniques for delta-sigma analog-to-digital converter

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636748A (en) * 1985-06-26 1987-01-13 Data General Corporation Charge pump for use in a phase-locked loop
US5317202A (en) 1992-05-28 1994-05-31 Intel Corporation Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle
AU1841895A (en) 1994-02-15 1995-08-29 Rambus Inc. Delay-locked loop
US5646563A (en) 1994-07-15 1997-07-08 National Semiconductor Corporation Charge pump with near zero offset current
US5729163A (en) * 1994-10-18 1998-03-17 The Boeing Company Synchronous AC to DC conversion of differential AC signals
US5594388A (en) 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
US5589802A (en) 1995-06-07 1996-12-31 American Microsystems, Inc. Circuit for detecting the absence of an external component
KR0170511B1 (ko) * 1995-11-09 1999-03-30 김광호 모스 트랜지스터 구동용 차지펌프회로
US5727037A (en) 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US5724007A (en) 1996-03-25 1998-03-03 Cypress Semiconductor Corporation Adjustable lock detector for a phase-locked loop circuit
JPH1098380A (ja) 1996-09-24 1998-04-14 Mitsubishi Electric Corp Ｐｌｌ回路
US6011440A (en) 1997-03-18 2000-01-04 Linear Technology Corporation Amplifier having output range that exceeds supply voltage
KR100261964B1 (ko) 1997-11-21 2000-07-15 김영환 전하펌프회로
JP3415444B2 (ja) 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
US6330296B1 (en) 1998-06-12 2001-12-11 International Business Machines Corporation Delay-locked loop which includes a monitor to allow for proper alignment of signals
US6177844B1 (en) * 1999-01-08 2001-01-23 Altera Corporation Phase-locked loop or delay-locked loop circuitry for programmable logic devices
KR100295674B1 (ko) 1999-01-12 2001-07-12 김영환 아날로그 혼용 디지탈 디엘엘
US6169458B1 (en) * 1999-09-01 2001-01-02 Lsi Logic Corporation Differential charge pump with reduced charge-coupling effects
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
JP3666805B2 (ja) * 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
US6538491B1 (en) 2000-09-26 2003-03-25 Oki America, Inc. Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits
US6847251B2 (en) * 2001-01-11 2005-01-25 Media Tek, Inc. Differential charge pump circuit
KR100422578B1 (ko) * 2001-12-06 2004-03-16 주식회사 하이닉스반도체 지터 감소된 차지 펌프 회로
GB2384123A (en) 2002-01-11 2003-07-16 Zarlink Semiconductor Inc Resampling filter for analog PLL
US6597218B1 (en) 2002-04-24 2003-07-22 Sun Microsystems, Inc. Programmable bias-generator for self-biasing a delay locked loop
US7251305B2 (en) 2002-05-17 2007-07-31 Sun Microsystems, Inc. Method and apparatus to store delay locked loop biasing parameters
US6784707B2 (en) 2002-07-10 2004-08-31 The Board Of Trustees Of The University Of Illinois Delay locked loop clock generator
US6819187B1 (en) * 2002-07-12 2004-11-16 Marvell International Ltd. Limit swing charge pump and method thereof
US6642759B1 (en) 2002-09-04 2003-11-04 National Semiconductor Corporation Charge pump using switched capacitors for phase-locked loop control and method of operation
CN1238953C (zh) * 2002-12-17 2006-01-25 威盛电子股份有限公司 电荷泵及使用其的倍压器
US6825730B1 (en) * 2003-03-31 2004-11-30 Applied Micro Circuits Corporation High-performance low-noise charge-pump for voltage controlled oscillator applications
CN1477773B (zh) * 2003-07-11 2010-12-08 清华大学 基于耦合电容共享的电荷泵电路
CN1306690C (zh) * 2003-07-30 2007-03-21 百利通电子(上海)有限公司 一种可对正负极分别充电的双电压电荷泵及其控制电路
US7019570B2 (en) 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
TW200514346A (en) * 2003-10-14 2005-04-16 Realtek Semiconductor Corp Voltage-controlled oscillator
US6980046B2 (en) * 2004-03-05 2005-12-27 Wionics Research Charge pump circuit using active feedback controlled current sources
US7034588B2 (en) * 2004-08-27 2006-04-25 Pericom Technology Inc. Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183872B (zh) * 2007-11-01 2011-07-27 钰创科技股份有限公司 全频率宽度的多重相位延迟锁定回路
CN103684430A (zh) * 2012-09-14 2014-03-26 美国亚德诺半导体公司 结合时钟相位内插的电荷泵供电
CN103684430B (zh) * 2012-09-14 2017-04-12 美国亚德诺半导体公司 电压产生器和产生电压的方法
CN104901675A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 半导体装置、含该装置的半导体系统和操作该装置的方法
CN104901675B (zh) * 2014-03-05 2018-11-27 爱思开海力士有限公司 半导体装置、含该装置的半导体系统和操作该装置的方法
US10714155B2 (en) 2016-05-25 2020-07-14 Ememory Technology Inc. Charge pump circuit with low reverse current and low peak current
TWI636652B (zh) * 2016-05-25 2018-09-21 力旺電子股份有限公司 電荷泵單元及電荷泵電路
US10224079B2 (en) 2016-05-25 2019-03-05 Ememory Technology Inc. Charge pump circuit with low reverse current and low peak current
CN110663155A (zh) * 2017-05-22 2020-01-07 Arm有限公司 高效配电
CN110663155B (zh) * 2017-05-22 2023-10-20 Arm有限公司 高效配电
CN108933593A (zh) * 2018-05-30 2018-12-04 上海华力集成电路制造有限公司 延迟锁相环电路
CN110943736A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 相位偏差产生器
CN110943736B (zh) * 2018-09-21 2023-12-01 台湾积体电路制造股份有限公司 相位偏差产生器
CN112054670A (zh) * 2020-08-07 2020-12-08 皓骏科技(北京)有限公司 麦克风及其电荷泵电路
CN112054670B (zh) * 2020-08-07 2023-10-17 苏州纳芯微电子股份有限公司 麦克风及其电荷泵电路

Also Published As

Publication number Publication date
US7301380B2 (en) 2007-11-27
US20070241798A1 (en) 2007-10-18
US20080054963A1 (en) 2008-03-06
CN101056104B (zh) 2010-08-11
US7453296B2 (en) 2008-11-18
US20080054962A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN101056104B (zh) 具有与操作频率无关的电荷泵增益的延迟锁定环
CN1815892B (zh) 一种检测相位误差并产生控制信号的电路
US8149022B2 (en) Digital delay line based frequency synthesizer
CN1118939C (zh) 相位检测装置和方法
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
TWI394376B (zh) 鎖相迴路電路、鎖相方法及電容性電路
US20050093598A1 (en) Delay-locked loop circuit
US9225345B2 (en) Charge pump calibration for dual-path phase-locked loop
US9077438B2 (en) Noise detection circuit, delay locked loop and duty cycle corrector including the same
KR20010091534A (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
CN110957998A (zh) 一种精确校正时钟信号占空比的电路
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
CN1808907A (zh) 一种锁相环及其方法和一种相频检测器及其方法
US7412617B2 (en) Phase frequency detector with limited output pulse width and method thereof
US20070205825A1 (en) Switched Capacitor Filter And Feedback System
US20030038661A1 (en) Apparatus to decrease the spurs level in a phase-locked loop
CN107809240A (zh) 用于锁相环电路的环路滤波器及锁相环电路
Bae et al. A VCDL-based 60-760-MHz dual-loop DLL with infinite phase-shift capability and adaptive-bandwidth scheme
US7158600B2 (en) Charge pump phase locked loop
Jovanovic et al. Delay locked loop with linear delay element
JP2020202690A (ja) 電源回路および集積回路、電源電圧の供給方法
JP5799828B2 (ja) 位相ロックループ回路
US8823430B2 (en) Clock generating circuit and clock generating method
KR101344893B1 (ko) 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로
WO2023233642A1 (ja) 位相比較器及びｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811