CN101359910A - 锁相回路、压控振荡器、以及相位频率检测器 - Google Patents

Abstract

本发明提供了一种锁相回路、压控振荡器、以及相位频率检测器。所述锁相回路包括一相位频率检测器、一回路滤波器、一压控振荡器以及一三阶段除频器。相位频率检测器接收一参考信号以及一回授信号，用以判定相位以及频率误差。回路滤波器耦接所述相位频率检测器，用以滤除所述相位以及频率误差，产生控制电压。压控振荡器耦接所述回路滤波器，根据所述控制电压产生一压控振荡输出信号。三阶段除频器耦接所述压控振荡器，对于所述压控振荡输出信号进行三次除频，用以产生所述回授信号。

Description

锁相回路、压控振荡器、以及相位频率检测器

技术领域

本发明是有关于一种电子电路，特别是有关于锁相回路(Phase LockedLoop，PLL)、压控振荡器(Voltage Controlled Oscillator，VCO)、以及相位频率检测器(Phase-Frequency Detector，PFD)的电子电路。

背景技术

当器件尺寸越来越小，互补型金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)器件可以达成更高的操作速度。因为缩小化的器件具有低功率消耗以及高电路整合的特性，并且伴随着宽频技术的改进，使得CMOS技术在实现超快速锁相回路电路上成为很有吸引力的选择。

图1是已知锁相回路电路的方块图，包括相位频率检测器10、电荷泵(charge pump)电路12、压控振荡器14、以及除频器16。相位频率检测器10耦接电荷泵电路12、再依序耦接压控振荡器14、除频器16、最后耦接回相位频率检测器10，形成一回路。

相位频率检测器10比较CK_in和回授信号，用以判定这两个信号之间的相位和频率误差，用以对电荷泵电路12进行充电或放电。电荷泵电路12所累积电荷则产生控制电压，送到压控振荡器14，用以产生时脉信号CK_out。除频器16接收时脉信号CK_out来进行除频动作，用以产生送到相位频率检测器10的回授信号，用以进行相位及频率检测。

PLL系统设计需要考虑许多因素，例如，PLL电路的寄生电容可能会导致压控振荡器或除频器内的信号出现频率偏移，而让PLL无法锁住。参考信号的突波也会在传统电荷泵PLL电路上造成问题，其中在相位检测器中进行脉波宽度的比较处理，导致在邻近传输沟道上出现干扰的问题。在传统电荷泵PLL电路中，参考时脉穿透(clock feedthrough)效应会造成问题，过去已有许多方法用来降低参考信号的突波，例如，利用电荷转换技术将短暂的信号突波(surge)打散在既定时间区间上、使用电流模式逻辑(current-mode logic，CML)的模拟相位检测器来减低信号摆动、利用互补型的电荷泵设计来平衡器件不匹配的问题、以及利用分散式相位检测器来避免控制电压的突发性变化。但是这些方法都无法完全消除突波，所以并没有办法完全地消除控制信号的涟波现象。

因此，需要一种锁相回路、压控振荡器、以及相位频率检测器，可以提供高速以及低噪声的时脉信号。

发明内容

有鉴于此，本发明提供一种锁相回路，包括一相位频率检测器、一回路滤波器、一压控振荡器、以及一三阶段除频器。相位频率检测器接收一参考信号以及一回授信号，用以判定相位以及频率误差。回路滤波器耦接所述相位频率检测器，对于所述相位以及频率误差进行滤波，产生控制电压。压控振荡器耦接所述回路滤波器，根据所述控制电压产生一压控振荡(VCO)输出信号。三阶段除频器耦接所述压控振荡器，对于所述压控振荡输出信号进行三次除频，用以产生所述回授信号。

本发明另提供一种压控振荡器，包括一传输线对以及一交连耦合晶体管对。传输线对具有一长度，其一端短路并且另一端开路，在所述开路端对一压控振荡输出信号提供一初始压控振荡波长。交连耦合晶体管对耦接到所述传输线对中距离短路端三分之一长度的位置。所述传输线对的长度是所述初始压控振荡波长的四分之三。

本发明另提供一种相位频率检测器，包括一相位检测器以及一频率检测器。相位检测器接收一参考信号以及一回授信号的正交信号对，包括一第一相位检测(PD)乘法器、一第二相位检测乘法器、一相位检测加法器。频率检测器接收所述参考信号以及所述回授信号的正交信号对，以及所述相位误差，包括一第一频率检测(FD)乘法器、一第二频率检测乘法器、一频率检测加法器、以及一触发器。第一相位检测乘法器将所述参考信号的同相(in-phase)信号和所述回授信号的正交(quadrature)信号相乘，产生一第一乘法输出值。第二相位检测乘法器将所述参考信号的正交信号和所述回授信号的同相信号相乘，产生一第二乘法输出值。相位检测加法器耦接所述第一相位检测乘法器以及所述第二相位检测乘法器，将所述第一乘法输出值和所述第二乘法输出值的负值相加，产生所述相位误差。第一频率检测乘法器将所述参考信号的同相信号和所述回授信号的同相信号相乘，产生一第三乘法输出值。第二频率检测乘法器将所述参考信号的正交信号和所述回授信号的正交信号相乘，产生一第四乘法输出值。所述频率检测加法器耦接所述第一频率检测乘法器以及所述第二频率检测乘法器，将所述第三乘法输出值和所述第四乘法输出值相加，产生一单边带(SSB)输出值。触发器耦接所述相位检测加法器以及所述频率检测加法器，利用单边带输出值锁存(latch)所述相位误差，用以产生所述频率误差。

附图说明

图1是已知锁相回路电路的方块图。

图2显示本发明实施例的锁相回路电路的方块图。

图3a显示除频频率和每个除频阶段所需锁定范围之间的关系图。

图3b显示对应于不同类型的除频器的操作范围和VCO输出频率f_o之间的关系图。

图4a显示在图2中本发明实施例的压控振荡器的电路图。

图4b显示在图4a的压控振荡器中，控制电压V_ctrl和VCO输出信号CK_out的输出频率之间的关系图。

图5a显示本发明实施例的另一压控振荡器的电路图。

图5b显示在图5a的压控振荡器中，控制电压V_ctrl和VCO输出信号CK_out的输出频率之间的关系图。

图6显示图5a中传输线的接地屏蔽(ground shield)的布局图。

图7a显示本发明实施例的另一压控振荡器的电路图。

图7b显示在图7a的压控振荡器中，供应电压V_DD以及漏极电流I_ss和I_c之间的关系图。

图7c显示供应电压V_DD以及图7a中压控振荡器的振荡频率之间的关系图。

图8显示本发明实施例的另一压控振荡器的电路图。

图9显示本发明实施例的一相位频率检测器的电路图。

图10a显示图9中相位检测器的方块图。

图10b显示在图10a的相位检测器中，相位检测信号V_PD和相位误差θ之间的关系。

图10c显示图10a之相位检测器的电路图。

图11显示图9中频率检测器的方块图。

图12a显示图9中磁滞缓冲器的电路图。

图12b显示在图10a之相位检测器中，输入电压和输出电压之间的关系图。

附图标号

10～相位频率检测器；    12～电荷泵电路；

14～压控振荡器；        16～除频器；

20～除2除法器；         22～相位频率检测器；

24～回路滤波器；        26～压控振荡器；

28～三阶段除频器；      280～注入锁定除频器；

282～米勒除频器；       284～静态除频器；

220～相位检测器；       222～频率检测器；

224～PD电压至电流转换器；

226～FD电压至电流转换器；

70a～偏压电路；         70～偏压电路；

80～压控振荡器；        82～除频器；

92～磁滞缓冲器；

220a、220b、220c、220d、1000、1002、1100、1102、1104、1106～混频器；

2208、2210、1004、1108、1110～加法器；

90～低通滤波器；        94～触发器。

具体实施方式

为让本发明之所述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

图2显示本发明实施例之锁相回路(Phase Locked Loop，PLL)的方块图，包括除2除法器20、相位频率检测器22、回路滤波器24、压控振荡器26、以及三阶段除频器28。除2除法器20耦接相位频率检测器22。相位频率检测器22、回路滤波器24、压控振荡器26、以及三阶段除频器28耦接成一个回路。

锁相回路2是用来产生低信号抖动(jitter)以及宽操作范围的时脉信号。除2除法器20提供正交的参考输入信号CK_ref，i，CK_ref，q。相位频率检测器22接收参考信号CK_ref，i，CK_ref，q以及回授信号CK_div，i，CK_div，q，用以判定相位以及频率误差。回路滤波器24接着对相位以及频率误差进行滤波，用以产生控制电压V_ctrl。压控振荡器26根据控制电压V_ctrl产生VCO输出信号CK_out。三阶段除频器28将VCO输出信号CK_out的频率进行三次除频，用以产生回授信号CK_div，i，CK_div，q。

相位频率检测器22包括相位检测器(phase detector，PD)220、频率检测器(frequency detector，FD)222、PD电压至电流转换器224、以及FD电压至电流转换器226。相位频率检测器22可以由已知的电荷泵电路实现，或利用可以抑制参考信号穿透现象(reference feedthrough)的单边带混频器(single sideband，SSB)以及低通滤波器。频率检测器222和FD电压至电流转换器226估算参考信号CK_ref，i，CK_ref，q和回授信号CK_div，i，CK_div，q之间的频率误差，并且将频率误差信号转换为电流。必须注意的是当频率锁定时，频率检测器222和FD电压至电流转换器226都会关闭，用以减低对VCO的干扰。相位检测器220和PD电压至电流转换器224估算参考信号CK_ref，i，CK_ref，q和回授信号CK_div，i，CK_div，q之间的相位误差，并且将相位误差信号转换为电流，相位检测器220和PD电压至电流转换器224在PLL运作时都会持续动作。频率检测器222和FD电压至电流转换器226对控制电压V_ctrl进行主要的粗调节，而相位检测器220和PD电压至电流转换器224提供对控制电压V_ctrl的细调节。

回路滤波器24包括电阻R240和R242，以及电容C240、C242和C244。回路滤波器24由集成电路实现，用以减低经由金线(bonding wire)而产生的噪声耦合(noise coupling)。90纳米工艺的9层互连金属层(interconnect metal)可以用于提供高密度的边缘电容(fringe capacitor)，藉此将回路滤波器24的电路尺寸降低到100×300μm²。

三阶段除频器28包括注入锁定除频器(injection locked divider)280、米勒除频器(Miller divider)282、以及静态除频器(static divider)284。注入锁定除频器280耦接米勒除频器282，然后耦接到静态除频器284。三阶段除频器28对VCO输出信号CK_out进行三次除频以导出回授信号CK_div，i，CK_div，q。为了在输入频率以及操作范围之间取一个平衡点，三阶段除频器28中使用了多种除频器类型。大致说来，注入锁定除频器由于电路构造简单，所以可以提供最高的操作频率，但是锁定范围最窄。另一方面，静态除频器提供相对较宽的操作范围，但仅止于低频率范围内。米勒除频器也可称为再生式除频器(regenerative divider)，特性上是在注入锁定除频器以及静态除频器之间，产生的输出信号是在相对中间的频率并且具有中等程度的锁定范围。因此将这3种除频器以操作频率的下降顺序串联(cascade)，即，注入锁定除频器、米勒除频器、以及静态除频器，用以对回授信号提供低的操作频率以及宽的锁定范围。

参考图3a，图3a显示除频频率和每个除频阶段所需锁定范围之间的关系。每个除频器具有和VCO调频范围同宽的操作范围，每个除频阶段以VCO输出频率fo为中心的锁定范围进行。标准化(normalized)的锁定范围随着除频数而增加，因此除8的除频阶段所需锁定范围至少是8倍的VCO输出信号CK_out锁定范围。另外，考虑到工艺/电压/温度(process，voltage，and temperature，PVT)的变化以及绕线(routing)寄生阻抗，电路会以两倍的锁定范围来设计，其中PVT变化以及绕线寄生阻抗都会使VCO输出信号CK_out产生频率偏移。例如，20μm金属层4的绕线路径相当于1～2fF的寄生电容，会使得第一除频接段的中央频率从目标锁定范围偏移300-500MHz。

图3b显示对应于不同种类除频器之操作范围和输入频率f_o之间的关系。注入锁定除频器、米勒除频器、以及静态除频器可以提供的操作范围是输入频率f_o的5％，25％，和150％。换言之，米勒除频器以及静态除频器比注入锁定除频器提供更有弹性的操作范围，因此三阶段除频器28将米勒除频器以及静态除频器使用在最后两个除频阶段。注入锁定除频器280、米勒除频器282、和静态除频器284是以电流模式逻辑(current mode logic，CML)来实现，藉此降低功率消耗。三阶段除频器28也可以另外在米勒除频器282和静态除频器284之间插入AB类(class AB)的静态CML除频器(图1未图示)，藉由移除拖尾电流(tail current)以及使用门逻辑(gate)控制电路切换，加速除频动作。

图4a显示本发明实施例之压控振荡器的电路图，可适用于图2中，包括电流源I₄₀、传输线对(transmission line pair)L₄₀、交连耦合的晶体管对(cross-coupled transistor pair)M₄₀、晶体管M₄₂和M₄₄。电流源I₄₀耦接传输线对L₄₀、交连耦合的晶体管对M₄₀、其后耦接到晶体管M₄₂和M₄₄。

不论此”振荡管”(oscillating tube)是否为传输线，传输线对L40都可以模拟为短路1/4波长(λ/4)的共振器(resonator)。压控振荡器在一频率振荡，使得此频率的波长是传输线等效长度L之4倍，使得耦接到端点A和A’的交连耦合晶体管对M₄₀具有最大摆动幅度(swing)。晶体管M₄₂作为可变电容，根据V_ctrl改变其电容值以及VCO输出信号CK_out的VCO输出频率f_o。晶体管M₄₄做为一缓冲器，提供VCO输出信号CK_out到外部电路以及回授路径。在图4a中的交连耦合晶体管对M₄₀、晶体管M₄₂和晶体管M₄₄的器件尺寸(宽长比)分别是8/0.1，2/0.1以及6/0.1。当VCO输出频率f_o增加时，晶体管M₄₂、晶体管M₄₄、以及除频器(未图示)的负载(loading)相对于交连耦合晶体管对的负载来得大，因此会限制住VCO输出频率f_o的最大频率。图4b显示采用图4a的压控振荡器时，控制电压V_ctrl和VCO输出信号CK_out的输出频率之间的关系。使用其所提供之晶体管器件尺寸，压控振荡器电路的最大输出频率只有大约46GHz。这里使用的是最小晶体管器件尺寸，电路更加缩小化会导致摆动幅度明显地恶化。

图5a显示本发明实施例之另一压控振荡器的电路图，包括电流源I₄₀、传输线对L₅₀、交连耦合的晶体管对M₄₀、晶体管M₄₂和M₄₄。电流源I₄₀耦接传输线对L5₀、交连耦合的晶体管对M₄₀、然后耦接到晶体管M₄₂和M₄₄。

为了解决图4a中的负载问题以及增加压控振荡器的VCO输出频率，所以此处采用具有等效长度为VCO输出信号之3/4波长的传输线，将负载分散并且增加VCO输出频率。传输线对L₅₀具有等效长度3L，每条传输线之一端短路(short-circuited)并且另一端开路(open-circuited)，提供具有初始VCO波长的VCO输出信号CK_out，使得传输线对的等效长度3L是初始VCO波长的3/4。交连耦合的晶体管对M₄₀耦接到距离短路端为长度3L之1/3的位置。晶体管M₄₂耦接到传输线对L₅₀的开路端，根据控制电压V_ctrl，将VCO输出信号CK_out的初始VCO波长调整为输出VCO波长。

交连耦合的晶体管对M₄₀提供负的电阻值以补偿传输线对L₅₀的能量损失。交连耦合的晶体管对M40驱动传输线对L₅₀，以便在端点A和A’提供峰值摆动幅度。端点A和A’上的差动信号会沿着传输线对L₅₀传递，并且在开路端反射，形成在端点B和B’的峰值摆动幅度。在端点A和B(以及端点A’和B’)的波形具有180°的相位差。晶体管M₄₂、缓冲器M₄₄、以及除频器(未图示)的负载由端点A和A’被移除，使得其VCO输出频率在和图4a相同的器件尺的情况下，可以驱动到约75GHz，因此增加VCO输出频率而没有额外功率损耗。图5b显示采用图5a的压控振荡器时，控制电压V_ctrl和VCO输出信号CK_out的输出频率之间的关系。当控制电压V_ctrl从0增加到1.5V时，VCO输出频率从74GHz增加到74.5GHz。

虽然晶体管M₄₂耦接端点B和B’，交连耦合的晶体管对M₄₀还是可以经由传输线的2L长度察觉到在远端的负载变化。因为共振频率(VCO初始频率)是由第一段三分之一传输线的电感以及端点A和A’的等效电容所决定，压控振荡器的调频具有几乎线性增加的特性，类似于已知的电感电容式(LC tank)压控振荡器。此外也制作了以上揭露具有相同电路结构的独立压控振荡器进行验证。由此独立的压控振荡器所得之测量结果显示当控制电压V_ctrl为1.2V时VCO输出频率会稳定增加800MHz。

为了得到高Q因数以及紧实的电路布局，传输线由3个完全相同之电感串联所实现。图6显示图5a中传输线之接地屏蔽(ground shield)的布局图。两层的接地屏蔽包括多晶硅层Poly和金属层M₁，多晶硅层Poly和金属层M₁交互放置于螺旋体Spiral(即传输线)之下。因为螺旋体Spiral和衬底(substrate)之间的空格被填满，所以电场被限制于螺旋体Spiral和屏蔽之间，减少到衬底的电容性耦合以及增加电感的Q因数。模拟显示压控振荡器之电感的Q因数在75GHz时是16。

图7a显示本发明实施例之另一压控振荡器的电路图，包括偏压电路70a、晶体管M₇₀和M₇₂、传输线对L₅₀以及交连耦合的晶体管对M₄₀。偏压电路70a耦接晶体管M₇₀、晶体管M₇₂、传输线对L₅₀、接着耦接交连耦合的晶体管对M₄₀。

为了抑制来自电力线的耦合，压控振荡器是由偏压电路70a进行偏压。偏压电路70a包括晶体管M₇₀₀、M₇₀₂、M₇₀₄和M₇₀₆，以及电阻RS。晶体管M₇₀₀和M₇₀₂以及晶体管M₇₀₄和M₇₀₆是电流镜电路，从晶体管M₇₀₀到M₇₀₆以及晶体管M₇₀通过的漏极电流只由其器件尺寸所决定，和供应电压V_DD不相关。实施例中加入晶体管M₇₂是用来吸收晶体管M₇₀受到沟道长度调变效应(channel-length modulation)影响而产生的额外电流变动，藉此降低来自供应电源的噪声。藉由适当的器件尺寸，可以得到以下关系式：

$\left|\frac{{\mathrm{\δI}}_{\mathrm{ss}}}{{\mathrm{\δV}}_{\mathrm{DD}}}\right|=\left|\frac{{\mathrm{\δI}}_C}{{\mathrm{\δV}}_{\mathrm{DD}}}\right|---\left(1\right)$

其中V_DD是供应电压，I_ss是晶体管M₇₀的漏极电流，以及I_c是晶体管M₇₂的漏极电流。图7b显示供应电压V_DD以及漏极电流I_ss和I_c之间的关系。由图7b可以观察出当供应电压V_DD改变时，漏极电流I_ss和I_c具有相同的斜率，因此I_ss内的沟道长度调变效应电流可以由I_c补偿，其余流过传输线的电流会维持固定，VCO共振频率便会对供应电源的扰动比较不敏感，如同图7c所示。图7c显示供应电压V_DD以及图7a中压控振荡器的振荡频率之间的关系。补偿晶体管M₇₂的功率消耗可以控制在20-30％以下。

图8显示本发明实施例之另一压控振荡器的电路图，包括偏压电路70、压控振荡器80、除频器82、电感L₈₀、电阻R₈₀、缓冲器晶体管M₈₀和M₈₂、以及补偿电感L_R。

偏压电路70和压控振荡器80的电路已在图5a和图7a中说明，因此此处不再重复。交连耦合的晶体管对M₈₀₀建立一自然偏压，让压控振荡器80能够与外部电路或回授路径进行直流耦合。除频器82是第一除频阶段，由注入锁定除频器来实现。两个完全相同的除频器82用于维持电路对称性，其中之一产生到第二除频阶段的37.5GHz VCO输出信号CK_out，另一个提供一半速率的时脉输出作为测试功能使用。实施例中晶体管M₈₀需要谨慎的布局，以便提供端点B和B’之间负载的平衡。电路中加入补偿电感L_R来抵销寄生电容，因此可以经由转换放大器(transducer amplifier)的晶体管M₈₂允许较强的信号注入。

图9显示本发明实施例之一相位频率检测器的方块图，包括相位频率检测电路22、回路滤波器90、磁滞缓冲器(Hysteresis buffer)92、和触发器94。相位频率检测电路22耦接回路滤波器90、磁滞缓冲器92、最后耦接触发器94。

相位频率检测器使用单边带(single sideband，SSB)混频器以实现参考信号CK_ref，i，CK_ref，q和回授信号CK_div，i，CK_div，q之间的相位及频率检测，以及提供相位误差信号V_PD(＝V₁)和频率误差信号V_FD(＝V₂)，控制控制电压V_ctrl用以调整压控振荡器的输出频率，藉此减少相位以及频率误差。在此实施例中，相位及频率检测功能是整合在单一电路中，用以减低电路复杂度、电路尺寸以及制造成本。单边带的方式可以减低参考信号突波的信号干扰，如图1所示之相位频率检测器中电荷泵电路的情况。

图10a显示图9中一相位检测器的方块图，包括混频器1000和1002以及加法器1004。混频器1000和混频器1002耦接到加法器1004，产生相位误差信号V_PD。

相位检测器220是一种单边带混频器，其中混频器1000将参考信号的同相(in-phase)信号CK_ref，i和回授信号的正交(quadrature)信号CK_div，q相乘，产生第一乘法输出值；混频器1002将参考信号的正交信号CK_ref，q和回授信号的同相信号CK_div，i相乘，产生第二乘法输出值。加法器1004将第一乘法输出值和第二乘法输出值之负值相加，产生相位误差信号V_PD。

为了避免产生参考突波的开/关脉波，相位检测是利用参考信号和回授信号的正交(orthogonal)成分进行混频的方式进行。单边带混频器用于抽出参考信号和回授信号间的相位误差，产生相位误差信号V_PD，其与参考信号和回授信号间实际相位误差θ间有正弦函数关系。图10b显示在图10a的相位检测器中，相位误差信号V_PD和相位误差θ之间的关系。参考图10b，由于在原点附近，此波形特性近似于线性关系，因此可以根据相位误差信号V_PD运算出相位误差θ。利用图10a的相位检测器以及图10b的关系，在相位检测时不需要产生脉波，使得相位测量较平稳，同时大幅减低参考突波。

接着，PD电压至电流转换器224取得相位误差θ，依比例转换电流，输出正或负转换后之相位误差电流到回路滤波器24，回路滤波器24则对应地产生控制电压V_ctrl。由于相位检测器220产生参考信号和回授信号间的补偿值来补偿偏移量，使得PD电压至电流转换器224内没有电流不平衡的问题。

在电路不匹配(mismatch)的情况下，在参考信号CK_ref，i，CK_ref，p的两倍参考频率上会观察到特定的谐波信号，因此实施例中插入低通滤波器用以抑制谐波信号。图10c显示本发明实施例之一相位检测器的的电路图，可以抑制谐波信号，其包括混频器1000、混频器1002、电阻R、和电容C。图10c的相位检测器在单边带混频器加上电阻电容网络，例如，R＝600Ω，C＝32pF，产生8.3MHz的角频率(corner frequency)，并且将谐波信号降低至少40dB。低通滤波器对整个回路频宽只有些微影响，并且在大约2-3MHz运作。图10c的相位检测器产生15μV的最小涟波。

图11显示图9之一频率检测器的方块图，包括混频器1100、混频器1102、混频器1104、混频器1106、加法器1108、和加法器1110。混频器1100和混频器1102耦接到加法器1108。混频器1104和混频器1106耦接到加法器1110。

混频器1100将参考信号的同相信号和回授信号的正交信号相乘，产生第一乘法输出值。混频器1102将参考信号的正交信号和回授信号的同相信号相乘，产生第二乘法输出值。加法器1108将所述第一乘法输出值和所述第二乘法输出值之负值相加，产生第一SSB输出值V_PD。混频器1104将参考信号的同相信号和回授信号的同相信号相乘，产生第三乘法输出值。混频器1106将参考信号的正交信号和回授信号的正交信号相乘，产生第四乘法输出值。加法器1110将第三乘法输出值和第四乘法输出值相加，产生第二SSB输出值V₂。一触发器可用以耦接加法器1108和加法器1110，将第一SSB输出值V_PD用第二SSB输出值V₂锁存(latch)，用以产生频率误差V_FD。

频率检测器222由两个单边带混频器所组成。第一SSB输出值V_PD也可以用于相位检测器220的相位检测信号。第一SSB输出值V_PD和第二SSB输出值V₂在具有Δω_in的情况下互为正交(orthogonal)：

V_PD＝kA₁A₂sin(Δω_int+θ)      (2)

V₂＝kA₁A₂cos(Δω_int+θ)       (3)

其中Δω_in是参考信号CK_ref，i，CKref，q和回授信号CK_div，i，CK_div，q之间的频率差值，k是单边带混频器的混频器增益，A₁是参考信号CK_ref，i，CK_ref，q的振幅，A₂是回授信号CKdiv，i，CKdiv，q的振幅，θ是相位误差。第一SSB输出值V_PD是否领先或落后第二SSB输出值V₂，是由Δω_in的正负号所决定。触发器利用第二SSB输出值V₂锁存第一SSB输出值V_PD，用以取样第一SSB输出值V_PD，以获得Δω_in的正负号。根据触发器的输出，FD电压至电流转换器226正或负的频率检测电流注入到回路滤波器24。频率检测电流会比PD电压至电流转换器224之峰值电流大3倍，以便提供平稳的频率取样。为了减低控制电压V_ctrl的扰动，藉由将信号ENFD施加到FD电压至电流转换器226上，使得频率检测器222和FD电压至电流转换器226具有自动关闭的功能。在频率锁住后，停止频率检测器222和FD电压至电流转换器226的功能，可以减低功率损耗以及增加信号稳定度。

当参考信号CK_ref，i，CK_ref，q和回授信号CK_div，i，CK_div，q的频率很接近时，正弦波形的第一SSB输出值VPD和第二SSB输出值V₂会变化的很慢。这是因为当回路接近锁住时，参考信号CK_ref，i，CK_ref，q和回授信号CK_div，i，CK_div，q的转换动作都会变得非常缓慢。此时由不需要的电路耦合以及加入性噪声所产生的暂时波动，则可能让波形的转换变得不明确，使得触发器的输出产生多个错误的零交越值(zero crossing)。为了解决这个问题，实施例中使用磁滞缓冲器(Hysteresis buffer)来使得波形更明确。图12a显示图9中一磁滞缓冲器的电路图，包括交连耦合的晶体管对M₁₂₀₀、M₁₂₀₂、电阻R、以及电流源I_SS1和I_SS2。晶体管对M₁₂₀₂对于低至高转换阶段LH和高至低转换阶段HL提供不同的切换临界值，并且正回授也可以协助形成方波。在实施例中，器件的宽长比是(W/L)_M1200＝(W/L)M₁₂₀₂＝8/0.25，并且图12b中提供了46mV的临界值差值。图12b则显示图10a中的相位检测器之输入电压以及输出电压之间的关系。

图11中之频率检测器222可以进一步包括第一及第二磁滞缓冲器。第一磁滞缓冲器耦接PD加法器1108以及所述触发器，当相位误差θ超过第一低至高临界值时，输出高准位电压至触发器的数据端口(data port)，以及当相位误差θ小于或等于第一高至低临界值时，输出低准位电压至所述触发器的所述数据端口。第一低至高临界值超过第一高至低临界值。第二磁滞缓冲器耦接FD加法器1110以及触发器，当频率误差超过第二低至高临界值时，输出高准位电压至所述触发器的时脉端口(clock port)，以及当频率误差小于或等于第二高至低临界值时，输出低准位电压至所述触发器的所述时脉端口。第二低至高临界值超过第二高至低临界值。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明之精神和范围内，当可做些许的更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (14)

1.一种锁相回路，其特征在于，所述锁相回路包括：

一相位频率检测器，接收一参考信号以及一回授信号，用以判定相位以及频率误差；

一回路滤波器，耦接所述相位频率检测器，对于所述相位以及频率误差进行滤波，用以产生一控制电压；

一压控振荡器，耦接所述回路滤波器，根据所述控制电压产生一压控振荡输出信号；以及

一三阶段除频器，耦接所述压控振荡器，将所述压控振荡输出信号进行三次除频，以产生所述回授信号。

2.如权利要求1所述的锁相回路，其特征在于，所述三阶段除频器包括依序耦接的一注入锁定除频器、一米勒除频器和一静态除频器。

3.如权利要求1所述的锁相回路，其特征在于，所述控振荡器包括：

一传输线对，具有一长度，所述传输线对其一端短路并且另一端开路，对所述压控振荡输出信号提供一初始压控振荡波长；

一交连耦合晶体管对，耦接到所述传输线对中距短路端三分之一长度的位置；以及

一可变电容，耦接所述传输线对的开路端，根据一控制电压调整所述初始压控振荡波长来获得一最终压控振荡波长，其中所述传输线对的长度是所述初始压控振荡波长的四分之三。

4.如权利要求3所述的锁相回路，其特征在于，所述压控振荡器进一步包括：

一偏压电路，提供一偏压，所述偏压与所述压控振荡器的一供应电压不相关；

一主动负载，耦接所述偏压电路以及所述传输线对，接收所述偏压用以提供一供应电流至所述传输线对，所述供应电流与所述供应电压不相关；以及

一晶体管，耦接所述主动负载以及所述传输线对，对所述供应电流因为沟道长度调变效应而产生的变化进行补偿，用以产生一补偿电流。

5.如权利要求3所述的锁相回路，其特征在于，所述可变电容是金属氧化物半导体晶体管，具有一栅极、一漏极以及一源极，所述栅极耦接所述传输线对的开路端，所述漏极与所述源极互连并且接收所述控制电压。

6.如权利要求1所述的锁相回路，其中所述参考电压以及所述回授信号具有正交信号对，以及所述相位及频率检测器包括一相位检测器，接收所述参考信号以及所述回授信号的正交信号对，所述相位检测器包括：

一第一相位检测乘法器，将所述参考信号的同相信号和所述回授信号的正交信号相乘，产生一第一乘法输出值；

一第二相位检测乘法器，将所述参考信号的正交信号和所述回授信号的同相信号相乘，产生一第二乘法输出值；以及

一相位检测加法器，耦接所述第一相位检测乘法器以及所述第二相位检测乘法器，将所述第一乘法输出值和所述第二乘法输出值的负值相加，产生所述相位误差。

7.如权利要求1所述的锁相回路，其特征在于，所述参考信号以及所述回授信号具有正交信号对，以及所述相位频率检测器包括一频率检测器，所述频率检测器接收所述参考信号以及所述回授信号的正交信号对，所述频率检测器包括：

一第一频率检测乘法器，将所述参考信号的同相信号和所述回授信号的正交信号相乘，产生一第一乘法输出值；

一第二频率检测乘法器，将所述参考信号的正交信号和所述回授信号的同相信号相乘，产生一第二乘法输出值；

一第一频率检测加法器，耦接所述第一频率检测乘法器以及所述第二频率检测乘法器，将所述第一乘法输出值和所述第二乘法输出值的负值相加，产生一第一单边带输出值；

一第三频率检测乘法器，将所述参考信号的同相信号和所述回授信号的同相信号相乘，产生一第三乘法输出值；

一第四频率检测乘法器，将所述参考信号的正交信号和所述回授信号的正交信号相乘，产生一第四乘法输出值；

一第二频率检测加法器，耦接所述第三频率检测乘法器以及所述第四频率检测乘法器，将所述第三乘法输出值和所述第四乘法输出值相加，产生一第二单边带输出值；以及

一触发器，耦接所述第一频率检测加法器以及所述第二频率检测加法器，利用第二单边带输出值锁存所述第一单边带输出值，用以产生所述频率误差。

8.一种压控振荡器，其特征在于，所述压控振荡器包括：

一传输线对，具有一长度，所述传输线对其一端短路并且另一端开路，在所述开路端对一压控振荡输出信号提供一初始压控振荡波长；

一交连耦合晶体管对，耦接到所述传输线对中距离短路端三分之一长度的位置；以及

其中所述传输线对的长度是所述初始压控振荡波长的四分之三。

9.如权利要求8所述的压控振荡器，其特征在于，所述压控振荡器进一步包括一可变电容，耦接所述传输线对的开路端，根据一控制电压调整所述初始压控振荡波长来获得一最终压控振荡波长。

10.如权利要求9所述的压控振荡器，其特征在于，所述可变电容是金属氧化物半导体晶体管，具有一栅极、一漏极以及一源极，所述栅极耦接所述传输线对的开路端，所述漏极与所述源极互连并且接收所述控制电压。

11.如权利要求8所述的压控振荡器，其特征在于，所述压控振荡器进一步包括：

一偏压电路，提供一偏压，所述偏压与所述压控振荡器的一供应电压不相关；

一主动负载，耦接所述偏压电路以及所述传输线对，接收所述偏压用以提供一供应电流至所述传输线对，所述供应电流与所述供应电压不相关；以及

一晶体管，耦接所述主动负载以及所述传输线对，对所述供应电流因为沟道长度调变效应而产生的变化进行补偿，用以产生一补偿电流。

12.一种相位频率检测器，其特征在于，所述相位频率检测器包括：

一相位检测器，接收一参考信号以及一回授信号的正交信号对，包括：

一第一相位检测乘法器，将所述参考信号的同相信号和所述回授信号的正交信号相乘，产生一第一乘法输出值；

一第二相位检测乘法器，将所述参考信号的正交信号和所述回授信号的同相信号相乘，产生一第二乘法输出值；以及

一相位检测加法器，耦接所述第一相位检测乘法器以及所述第二相位检测乘法器，将所述第一乘法输出值和所述第二乘法输出值的负值相加，产生一相位误差；以及

一频率检测器，接收所述参考信号以及所述回授信号的正交信号对和所述相位误差，所述频率检测器包括：

一第一频率检测乘法器，将所述参考信号的同相信号和所述回授信号的同相信号相乘，产生一第三乘法输出值；

一第二频率检测乘法器，将所述参考信号的正交信号和所述回授信号的正交信号相乘，产生一第四乘法输出值；

一频率检测加法器，耦接所述第一频率检测乘法器以及所述第二频率检测乘法器，将所述第三乘法输出值和所述第四乘法输出值相加，用以产生一单边带输出值；以及

一触发器，耦接所述PD加法器以及所述FD加法器，利用单边带输出值锁存所述相位误差，用以产生一频率误差。

13.如权利要求12所述的相位频率检测器，其特征在于，所述相位频率检测器进一步包括：

一第一磁滞缓冲器，耦接所述相位检测加法器以及所述触发器，当所述相位误差超过一第一低至高临界值时，输出高准位电压至所述触发器的数据端口，以及当所述相位误差小于或等于一第一高至低临界值时，输出低准位电压至所述触发器的所述数据端口；以及

一第二磁滞缓冲器，耦接所述频率检测加法器以及所述触发器，当所述频率误差超过一第二低至高临界值时，输出高准位电压至所述触发器的时脉端口，以及当所述频率误差小于或等于一第二高至低临界值时，输出低准位电压至所述触发器的所述时脉端口。

14.如权利要求12所述的相位频率检测器，其特征在于，所述相位频率检测器进一步包括：

一第一低通滤波器，耦接所述相位检测加法器以及所述触发器，从所述相位检测加法器的输出端，滤除具有所述参考信号的参考频率两倍频的部分；以及

一第二低通滤波器，耦接所述频率检测加法器以及所述触发器，从所述频率检测加法器的输出端，滤除具有所述参考信号的参考频率两倍频的部分。

Images