CN105577601B - 用于vco频率调整的电路、无线通信单元和频率产生方法 - Google Patents

用于vco频率调整的电路、无线通信单元和频率产生方法 Download PDF

Info

Publication number
CN105577601B
CN105577601B CN201510711536.9A CN201510711536A CN105577601B CN 105577601 B CN105577601 B CN 105577601B CN 201510711536 A CN201510711536 A CN 201510711536A CN 105577601 B CN105577601 B CN 105577601B
Authority
CN
China
Prior art keywords
frequency
circuit
controller
signal
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510711536.9A
Other languages
English (en)
Other versions
CN105577601A (zh
Inventor
柯尔拉·穆罕默德
丹尼斯·马奥尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105577601A publication Critical patent/CN105577601A/zh
Application granted granted Critical
Publication of CN105577601B publication Critical patent/CN105577601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

本发明提供一种用于VCO频率调整的电路、无线通信单元和频率产生方法。该电路包含：频率产生电路，包含锁相环，被设置为产生载波频率；控制器，耦接于所述频率产生电路并被设置为确定由所述频率产生电路输出的一个或多个信号的频率位置，并提供控制信号以调整由所述频率产生电路产生的所述载波频率。所述控制器被设置为与所述锁相环协作以在第一频率方向上的所述产生的载波频率中引入频率偏移；以及在与所述第一频率方向相反的第二频率方向上的基带发射信号中引入补偿频率偏移。本发明避免需要实施谐波抑制混频器和相关LO移相电路，便于减少芯片面积(电路面积)和/或电流消耗。

Description

用于VCO频率调整的电路、无线通信单元和频率产生方法
【技术领域】
本发明涉及一种用于调整压控振荡器(voltage controlled oscillator，VCO)频率的电路、通信单元和方法，并特别涉及一种用于推移或负载牵引(pushing or loadpulling)VCO频率以避免4FMod杂散信号的电路、通信单元和方法。
【背景技术】
在电信领域，有一个近期趋势是，设备制造商设计出能够操作在多个频带的无线通信单元，使得相同的设备能够在不同的地理区域中操作，也能够在不同的服务提供商和不同的通信技术之间进行切换。支持在多个信道上通信的所有无线/移动电话通信设备使用多个频率。
因此，在射频(RF)通信单元领域，已经开发了支持跨多个及不同频率通信的架构。通常情况下，单一架构通过提供可变的、可编程的频率产生信号，能够支持多个频率，例如用于长期演进(Long Term Evolution，LTETM)的通信频带13和26。
在LTETM中，有许多类型的信号配置，一些信号配置具有宽的带宽并集中于载波频率；而其它的信号配置却没有。例如，在LTETM上行链路中，具有某些已分配的资源块(Resource Block，RB)配置的信号可以占用从载波频率偏移的频谱(已知的单边带(SingleSide Band，SSB)调制技术采用类似的方式)。这些信号可以类似于从载波频率仅仅偏移180kHz的连续波(Continuous Wave，CW)单音，该180kHz对于锁相环(Phase Locked Loop，以下简称PLL)频率牵引来说可以是显著的偏移量。
图1为基本的PLL 100的简化方框图，包括相位检测器110、环路滤波器120、压控振荡器130和分频器140。相位检测器110比较输入信号105与自分频器140输出的参考信号fREF106，以产生与信号105和106间的相位差成比例的误差信号ferr 107。环路滤波器120提取误差信号107的低频内容，其被输入到压控振荡器130。压控振荡器130在其输出信号fout 108(与误差信号107成比例)中产生一变化。输出信号fout 108中的变化通常还被产生参考信号fREF 106的分频器140所分频。通过将该参考信号fREF 106反馈到相位检测器110，形成了确保输入信号105具有与参考信号fREF 106相同相位的闭环系统。
在某些情况下，这些信号也可以从载波分隔开几乎10MHz。在这种情况下，调制信号的谐波可以在功率放大器(Power Amplifier，以下简称PA)驱动器级中与期望信号交互调制(inter-modulate)，从而产生带外杂散产物。如图2的简化频率响应代表所示，此类带外杂散产物可包括初级(primary)4Fmod杂散信号210，其是由于基带信号的上转换三次谐波与本地振荡器(Local Oscillator，以下简称LO)信号混频。也可能生成次级(secondary)4Fmod杂散信号，它是初级的镜像(image)，因此弱很多。在频率方面，初级4Fmod信号总是位于从期望信号到LO信号的另一侧。如果LO信号和期望信号之间的频率差被表示为“F”，则期望信号220和初级4Fmod信号之间的频率差为4F。目前已知的避免生成有问题的4Fmod信号的技术，如US 2011/0143697A1所阐述的，是通过修改上混频器来充当谐波抑制混频器。
LTE 20中的正交频分调制(Orthogonal Frequency Division Modulation，OFDM)创建高达一百个资源块(Resource Block，以下简称RB)，每个都包含具有15kHz间隔的12个副载波，遍布在信道带宽上。对于从本地振荡器(LO)频率偏移fs的资源块，发射器的非线性在从LO频率偏移fs的奇数倍：-3fs，+5fs，-7fs，...处引起反互调(counter-intermodulation，CIM)产物。这些杂散信号，直接地或由于功率放大器的非线性而重新混频，可能会落在其它频带。例如，当强信号以等于锁相环(一半)带宽(图中示为PLL BW)230的偏移出现在PA输出220处时，会发生非常强的频率牵引240，并且PLL在抵抗它时不太有效。这一问题的一种已知解决方案是增加PLL的带宽。然而，这样的解决方案会增加输出噪声。最坏的情况是当在信道的边缘传输一个或几个资源块。反互调项首先由混频器产生。例如，放置在混频器之后的驱动放大器(Drive Amplifier，DA)由于高层谐波边带(high-level harmonic sideband)将导致这些项再次产生。反互调问题通常通过使用将减小PA输入处三次谐波的谐波抑制混频器来解决。
振荡器对其电源电压(supply voltage)是敏感的。电源电压的变化改变了输出频率，通常被称为VCO频率推移(frequency pushing)。功率放大器的输出功率引起显著的电流在电源电压和地之间流动。一部分这种电流流动改变了VCO电源，并且这是以调制的速度发生，其可以是许多MHz。在这种情况下，PLL无法纠正它。推移因子被定义为每伏电源电压变化中每赫兹的输出频率变化(通常表示为MHz/V)。
相反，压控振荡器的牵引因子量化其对输出负载变化的敏感性。这是一个缓慢的过程，并且通常PLL可以足够快速地动作以纠正这一损害。如果输出负载变化，则该振荡器的频率也变化而作为响应。VCO的输出负载的变化改变了它的电压驻波比(VoltageStanding Wave Ratio，VSWR)性能以及回波损耗。在一些范例中，牵引因子可以通过使用缓冲的输出而被最小化。通常情况下，调整振荡器的电源电压的模拟电路被用于对抗(combat)PLL牵引。VCO推移降低了输出频谱，并通常通过增加锁相环带宽或减少VCO电源由于输出的扰动幅度来解决。
有一种避免射频损害的普遍需求，特别是关于LTE载波频率以及与VCO推移和/或4Fmod相关的问题。
【发明内容】
有鉴于此，本发明提出了一种用于VCO频率调整的电路、无线通信单元和频率产生方法，以缓解、减轻或消除上述一个或多个缺陷。
根据本发明的第一方面，提供一种用于VCO频率调整的电路，包含：频率产生电路，包含锁相环，被设置为产生载波频率；控制器，耦接于所述频率产生电路并被设置为确定由所述频率产生电路输出的一个或多个信号的频率位置，并提供控制信号以调整由所述频率产生电路产生的所述载波频率。其中，所述控制器被设置为与所述锁相环协作以在第一频率方向上的所述产生的载波频率中引入频率偏移；以及在与所述第一频率方向相反的第二频率方向上的基带发射信号中引入补偿频率偏移。
根据本发明可选实施例，所述电路可包括耦接于所述控制器的基带电路，以及所述基带发射信号是数字基带发射信号，并且所述控制器通过发送数字控制信号给所述频率产生电路来在所述产生的载波频率中引入频率偏移。
根据本发明可选实施例，所述控制器可基于以下至少其中之一来确定所述产生的载波频率中的所述频率偏移：发射信号输出功率电平、所述锁相环能够牵引所述产生的载波频率多远的认识。
根据本发明可选实施例，所述控制器引入的所述频率偏移为可被接纳的最小偏移量，使得所述锁相环能够牵引所述载波频率加上所述频率偏移并仍然减少干扰到相邻频带。
根据本发明可选实施例，由所述控制器选择所述引入的频率偏移以执行以下至少其中之一：对于所述载波频率通过选择相邻频带来将4Fmod干扰减少到可接受的功率电平，将所述4Fmod干扰移动到所述频率产生电路的带内。
根据本发明可选实施例，由所述控制器选择所述引入的频率偏移，对于所述载波频率通过选择相邻频带来将LTETM频带13中的所述4Fmod干扰减少到可接受的功率电平。
根据本发明可选实施例，所述控制器被进一步设置为确定对于所选择的频带和所配置的无线承载，所述产生的载波频率至无线承载的中心频率的差是否小于所述引入的频率偏移，使得推移发生。
根据本发明可选实施例，所述控制器包括快速傅立叶变换函数，被设置为在时域和频域至少其中之一来评估所述锁相环的相位误差信号。
根据本发明可选实施例，所述控制器可被设置为基于所述评估的相位误差信号来重新定位至少一个无线承载。
根据本发明可选实施例，所述控制器可被设置为：确定由所述频率产生电路产生的多个频率的位置；确定来自所述多个频率的一个或多个频率，推移发生的位置；以及作为响应，使所述产生的一个或多个频率的一调整达到比具有所述频率偏移的所述产生的载波频率更高的频率。
根据本发明可选实施例，所述控制器可被设置为将基带频谱转换到中频，以引入所述补偿频率偏移，同时应用所述频率偏移以通过相同的中频在相反的方向转移所述产生的载波频率。
根据本发明可选实施例，所述控制器可被设置为通过使用两点调制来在第一频率方向的所述产生的载波频率中引入所述频率偏移。
根据本发明可选实施例，所述频率产生电路可包括数控振荡器，以及所述频率产生电路还可包括Σ-Δ调制器，使得所述两点调制的第一个点被应用至所述数控振荡器的输入以及所述两点调制的第二点被应用至所述Σ-Δ调制器的输入。
根据本发明可选实施例，所述频率产生电路进一步可包括快速傅立叶变换模块，所述快速傅里叶变换模块耦接于所述锁相环并被设置为评估所述锁相环中的相位误差信号。
根据本发明可选实施例，所述快速傅里叶变换模块可被设置为时域功率估计，以估计被应用到所述快速傅里叶变换模块的信号的时间窗口内误差信号的方差。
根据本发明可选实施例，所述快速傅里叶变换模块可被设置为提供包含在所述锁相环内的信号频率分量的误差信号功率的指示。
根据本发明可选实施例，所述控制器可被设置为通过应用频率输入到位于所述锁相环内的Σ-Δ调制器，使用一点调制在第一频率方向的所述产生的载波频率中引入频率偏移。
根据本发明的第二方面，提供一种无线通信单元，包含：频率产生电路，包含锁相环，被设置为产生载波频率；控制器，耦接于所述频率产生电路并被设置为确定由所述频率产生电路输出的一个或多个信号的频率位置，并提供控制信号以调整由所述频率产生电路产生的所述载波频率。所述控制器被设置为：与所述锁相环协作以在第一频率方向上的所述产生的载波频率中引入频率偏移；以及在与所述第一频率方向相反的第二频率方向上的基带发射信号中引入补偿频率偏移。
根据本发明的第三方面，提供一种包含锁相环的频率产生电路的频率产生方法，该方法包含：产生载波频率；确定由所述频率产生电路输出的一个或多个信号的频率位置；提供控制信号给所述频率产生电路以调整由所述频率产生电路产生的所述载波频率；与所述锁相环协作以在第一频率方向上的所述产生的载波频率中引入频率偏移；以及在与所述第一频率方向相反的第二频率方向上的基带发射信号中引入补偿频率偏移。
上述用于VCO频率调整的电路、无线通信单元和频率产生方法避免需要实施谐波抑制混频器和相关LO移相电路，便于减少芯片面积(电路面积)和/或电流消耗。
【附图说明】
图1为已知的基本的PLL 100的简化方框图。
图2为PLL的4Fmod问题的简化频率响应代表。
图3为采用包含PLL的频率产生电路的一部分电子装置300的示范性方框图。
图4为依据本发明实施例的数字基带处理操作的示范性方框图。
图5为减轻单个无线承载的潜在4FMod问题的频率调整的简化频率响应代表。
图6为减轻多个无线承载的潜在4FMod问题的频率调整的简化频率响应代表。
图7为依据本发明实施例的电荷泵和频率调整操作的示范性方框图。
图8为依据本发明实施例的两点调制方案的示范性方框图800。
图9为依据本发明实施例的频率调整操作的示范性流程图900。
【具体实施方式】
本发明的实施方式现在将参照避免射频损害的示范性实施例来描述，例如在LTE的载波频率上，通过相应的偏移量来偏移数字基带(digital baseband，以下简称DBB)信号和本地振荡器(LO)信号两者。在这种方式下，与创建4Fmod杂散信号和频谱退化(由于VCO推移)有关的上述一个或多个问题可以得到减轻。在本发明的示范性实施例中，在特定频率方向上所产生的载波频率中，频率偏移的引入包括一锁相环(PLL)能够牵引或改变或转换(translate)所产生的载波频率。此后，术语“频率调整”可以被认为包括所有这种动作。
一些电信标准，例如无线局域网(WLANTM)提供了足够的时间，以允许PLL通过相应的偏移量重新锁定跟随DBB信号和LO两者的偏移。然而，在LTETM中，重新锁定时间大约是35us。在这种情况下，快速锁定PLL是必需的。一种全数字锁相环通过采用齿轮偏移(gear-shifting)能够在这个时间内锁定。然而，传统的模拟PLL未必能够在这样一个时间周期内锁定。因此，在一些实施例中，为了确保PLL在很短的时间跨度内重新锁定，由相应的偏移量偏移DBB信号和LO两者可能会导致设计考虑困难。PLL的输出的相位也可以从参考基准而变化。在这种情况下，可能也需要检查和补偿相位，例如，该标准是否要求相位不超过有限的频率跃变(frequency jump)量。因此，在一些范例中，由于偏移被同时(concurrentoffset)应用到DBB信号和LO，两点调制方法可适于旁路(bypass)PLL牵引(即通过PLL频率重新调整的操作以对抗“VCO推移”)的影响。
在本发明的例子中，描述了“PLL牵引”的概念，其包括一种PLL重新调整至环路滤波器的输入的机制，以使输出频率返回到乘法器所期望的那样，如FREF*乘数。由于负载变化通常由PLL来处理，这个“PLL牵引”术语不应被误认为是“VCO牵引”(有时被称为“负载牵引”)，“VCO牵引”是与VCO频率运动有关。
本发明实施例提出了一种机制来确定可接受的或最佳频率偏移(frequencyoffset，FO)用于VCO频率，其关于功率放大器(PA)输出功率电平。确定可接受的或最佳的频率的一种方式，也许最简单的方式，是始终保持无线承载(radio bearer，以下简称RB)尽可能远离LO频率。然而，本发明的发明人已经认识和理解到，这在例如LTETM的频带13中可引起4Fmod问题。例如在具有潜在4Fmod问题的LTETM频带13中存在的频谱场景，为了PLL不受所述功率放大器(PA)的输出的影响，可以使用本发明的实施例以确定RB应被放置在远离VCO频率多少的位置，例如当在最大发射输出功率(Pmax)操作时。也就是说，本发明范例的控制器可以选择可接纳的最小偏移量，其中锁相环可以承受由于RB在23dBm输出功率处的推移以避免将4Fmod干扰引入到相邻的频带，例如来自LTETM的频带13的公共安全带。
此外，由于本发明的所示范例可以在大多数情况下，使用本领域技术人员已知的电子元件和电路来实现，为了理解和认识本发明的基本概念以及为了不混淆或偏离本发明的教导，除了如下所述必要的详细信息，将不会在更大程度上解释细节。
本发明实施例描述的电路包括：包含振荡器和PLL的频率产生电路，被配置为产生载波频率。控制器可操作地耦接到所述频率产生电路并被设置为确定由频率产生电路输出的一个或多个信号的频率位置，并提供控制信号来调整由所述频率产生电路产生的载波频率。控制器被配置为与PLL协作，以在第一频率方向上的所产生的载波频率中引入频率偏移；并在与第一频率方向相反的第二频率方向上的基带发射信号中引入补偿频率偏移。在某些情况下，可以理解的是，术语“锁相环”有时可以被认为包括振荡器作为PLL的一部分。在某些情况下，还可以理解的是，术语“锁相环”有时可以被视为PLL提供包含从振荡器输出到输入的反馈路径的控制系统，因此有时可以被视为不包括振荡器。按照设想，这两种可能的解释均覆盖在说明书和权利要求书中，而且不同的解释可以互换使用。
参照图3，其为适于支持本发明实施例的发明概念的一部分电子装置300的简化方框图的范例。电子设备300，在本发明上下文示出的例子中，是无线通信单元，例如包括天线302的移动电话手机。通信单元300包含各种射频元件或电路306，可操作地耦接到天线302，此处不进一步描述。射频电路306包括频率产生电路322，其在所描述的实施例中包括PLL和电荷泵，下文将更详细地说明。通信单元300还包括控制器308。来自控制器308的输出被提供给合适的用户界面(user interface，UI)310，其包括例如显示器、键盘、麦克风、扬声器等。
出于完整性，控制器308可操作地耦接至存储器316，其存储多种操作机制，例如解码/编码功能等，并且可以用例如随机存取存储器(RAM)(易失性)、(非易失性)只读存储器(ROM)、闪存或者这些或其他存储器技术的任意组合的各种技术来实现。计时器318通常被耦接到控制器308以控制通信单元300内的计时操作。
根据本发明的实施例，除其他外，控制器308还包括适于与频率产生电路322协作的至少一个数字基带处理器。在一些范例中，控制器308与锁相环(PLL)协作并确定(或被通知，例如通过访问查找表或存储器316)，一定的发射器输出功率将对由例如频率产生电路322中的压控振荡器(VCO)或数控振荡器(DCO)所产生的频率推移一个给定的频率距离。该信息可以被预存储在存储器316或者可以通过校准发射器链和频率产生电路322的操作来确定。例如，知道所产生的载波频率可被推移多少以响应于特定的发射输出功率，控制器308随后能够避免所产生的载波频率通过预偏移载波频率而被推移得太远。在一些范例中，载波频率的预偏移可以基于发射输出功率，并可取决于如何最有效地使用PLL来对抗VCO或DCO牵引的认识。在一些范例中，控制器308可以在第一频率方向上所产生的载波频率中引入一频率偏移；以及在与第一频率方向相反的第二频率方向上的基带发射信号中引入一补偿频率偏移。
另外，例如响应于控制器308知道一定的发射输出功率将在远离标称频带中心的特定方向上推移由VCO或DCO所产生的载波频率一给定的频率距离，控制器308还能够提供控制信号给频率产生电路322以设定(定位)由频率产生电路322产生的一个或多个潜在的互调产物。例如，由控制器308应用的设定频率产生电路322的载波频率输出的控制信号可以被配置为减少或最小化潜在的互调产物，诸如4Fmod产物。在这种方式下，这种潜在的互调产物的减少或最小化，如此以致输出频谱不造成发射规范违规(emissionspecification violation)。
在一些范例中，这种方法可以仅仅是数字的，由此所产生的VCO或DCO载波频率被配置成使得发射输出功率是在一频率偏移处，其中PLL在对抗强加偏移(imposed offset)方面是足够有效的，以及确保任何潜在互调产物(如4Fmod产物)落入带内或在其功率电平是可接受的偏移处。在一些范例中，信号分量的频率确定可通过控制器308中的算法来获得。以这种方式，控制器308可确定中频(intermediate frequency，以下简称IF)转换是否是必要的，以及它应该被频率调整(如转换)多少量。本发明实施例的指导原则是保持单一的RB远离PLL对抗它们(4Fmod，牵引或推移)有困难的位置。
一种设计选择可以是增加PLL带宽，以帮助减轻VCO牵引。然而，这种PLL带宽的增加降低了噪声抑制，这随后出现在输出频谱并可导致违反输出噪声规范。在某些发射配置中，当单一的RB被放置在VCO或DCO将被推移之处，但是此处PLL无法对抗推移时，建议基带频谱可以被转换为IF频率，同时在相反的方向由相同的IF频率偏移VCO输出。频率偏移是基于传输信号配置来确定的。
代替重新锁定PLL，一些实施例提出使用两点调制，以便在例如少于1us内执行本地振荡器频率的快速转移，而不会干扰PLL。因此，虽然发射输出仍然在相同的载波频率，但VCO或DCO频率和基带IF频率此时被放置为使得PLL能够对抗VCO或DCO牵引。此外，在一些实施例中，IF频率使用一频率偏移(FO)将4Fmod产物放在带内或放在发射频谱没有发生违规的偏移处。
现在参考图4，其为示例性硬件实现的物理层上行链路传输电路的电路图400，例如位于图3的控制器308内。电路图400包括输入信号402，用于通过提供给寄存器组404的以太网协议处理器(Ethernet protocol handler，EPH)接口进行传输。寄存器组404输出控制参数和传输信号用于格式化。传输信号被提供给上行链路控制信息(Uplink ControlInformation，UCI)物理上行链路共享信道(Physical Uplink Shared Channel，PUSCH)编码器408和上行链路控制信息(UCI)物理上行链路控制信道(Physical Uplink ControlChannel，PUCCH)编码器406，它们分别将自己的接收数据编码成适当的格式。从UCI PUCCH编码器406输出的控制信息被提供给PUCCH调制器414，其以适当的格式调制控制信息。从UCI PUSCH编码器408输出的传输数据被提供给PUSCH调制器416，其也以适当的格式调制数据。还经由DMA接口412从直接存储器存取(Direct Memory Access，DMA)中提取数据并提供给物理编码器(图中示为PHY编码器)410，其编码该数据并转发所述已编码数据给PUSCH调制器416。此外，图4中的ZC产生器用于产生ZC序列。
在一个范例中，映射资源，例如以从映射函数(映射至资源)420输出的映射编码符号流的形式，被输入到逆快速傅立叶变换(Inverse Fast Fourier Transform，IFFT)函数422中。IFFT函数422对已编码的符号流执行逆快速傅立叶变换操作，从而将其从频域转换到时域，以便产生用于传输的已编码时域信号。估计上行链路品质的参考信号在PUSCH调制器416中处理。该信息被适当地映射到RB并在IFFT函数422内被转换为单一载波频分多址(carrier frequency division multiple access，SC-FDMA)格式，IFFT函数422后跟随数据格式化器424，其中分别有例如循环前缀(cyclic prefix，CP)插入及其他附加功能。附加的功能，例如符元重发、波升/波降、跟踪区域重叠(Symbol repeat、Ramp UP/Down、TAOverlap)也由与LTETM信号收发(signaling)相关的数据格式化器424支持。输出传输信号被输入到上混频器428，其中该输出乘以包括频率偏移430的LO，以便产生调制器输出信号432用于最终放大并路由到天线430(未示出)。
在采样率调整器426中调整采样率以及可通过应用到控制器308的信号436将频率偏移应用在上混频器428中。
因此，图4为嵌入IF转换的调制器示范性实施例，IF转换将所需的RB立刻(instantaneously)放置在输出频谱的任何地方。特别是，实施例描述了将多个输出RB放在多个频率处，使得它们从LO频率的偏移接近于PLL带宽，例如在后面的射频集成电路(radiofrequency integrated circuit，RFIC)中(未示出)。这引起了频率推移并影响PLL频率输出(LO)的输出频谱。
按照本发明的范例，数字中频(IF)偏移(在一个方向)可以被引入到数字基带(DBB)电路中，特别是在本实施例的控制器308中。在一些例子中，当控制器(或其它电路)确定所得4Fmod信号可能违反无线通信单元的发射频谱时，基带发射信号的IF频率被偏移。为了处理这种违规，基带发射信号的IF频率可以被转换到零IF(或类似零IF)，以便将4Fmod产物转移(shift)至带内。以这种方式，已不再需要谐波抑制混频来满足发射频谱的要求。
因此，在本实施例中并且以这种方式，控制器308修改被应用至上混频器428的IF频率偏移430，以将RB移开，使得这些不影响PLL。如果发生4Fmod补偿，选择最小的偏移量使得所述4Fmod产物落入带内，同时LO和PA输出之间的偏移被最大化。
在这个例子中，在映射函数420中实现数字IF偏移，例如位于图3的控制器308内。在一些实施例中，映射函数420将输入调制控制和数据映射至资源块。在一些实施例中，数字偏移量可以由控制器308(其可以在一些范例中包括信号处理器或信号处理功能(未示出))来控制，如图所示。
在包括两个集成电路(或它们可以被称为“芯片”)的示范性实施例中，诸如数字基带(DBB)和RFIC，DBB可能不具备以期望偏移来充分修改IF频率的能力。因此，在这种情况下，中频转换也许是必要的以使用后续混频级(未示出)来对抗VCO推移。
在一些范例中，调制器的输出信号432可以通过无线适配器接口(radio adaptorinterface)被输入到随后的RFIC(未示出)，其包含例如，数模(D/A)转换、进一步上混频和PA驱动器。PA驱动器提供驱动信号到外部的PA，其对RFIC中将LO馈送到上转换混频器的PLL引起频率推移/牵引。该RFIC可包含数字前端(Digital Front End，DFE)，以执行进一步的信号调节，诸如数字采样率转换以匹配输入采样率至D/A转换器、LO馈通和/或除其他潜在的补偿器之外的IQ失配补偿(一个或多个)(如自适应PA预失真)。
在一些替代实施例中，为了对抗频率推移的用于IF转换的偏移可以由嵌入在射频集成电路(RFIC)(未示出)的DFE中的其他硬件设备所知，并允许RFIC应用该频率偏移(例如，经由频率偏移430)至被应用到上混频器428的本地振荡器(LO)。在这个例子中，在与锁相环一起被控制的RFIC中需要第二IF转换级。RFIC中需要控制器(其可以是图3的另一控制器或控制器308)和其他数字上混频器，并可从DBB来控制以指示任何必要的IF转换，以避免锁相环推移。值得注意的是，在这个例子中，在与RFIC的IF转换中所应用的相同(数字)偏移的相反方向上，所需频率偏移被应用在频域中(即在PLL中，将在随后解释)，如此PA输出保持在相同的频率。数字IF偏移(例如在RFIC中)引入的频率偏移量，取决于其他控制器或控制器308是否旨在解决4Fmod问题或锁相环推移/牵引问题。因此，在本发明的一些实施例中，偏移可经由控制输入436来控制，其被修改来指示RFIC使用IF转换以对抗这些模拟损害。
尽管操控该频率偏移量，在一些实施例中，数字路径和PLL路径的延时也可以被匹配，使得当上混频器428接收频率转换输入时，LO非常密切地及时变化。在一些范例中，PLL输出中的相位偏移可以使用两点调制来控制，使得输出相位偏移是在规范内。在一些范例中，当发生4Fmod问题时，锁相环推移/牵引不是关心的问题，因为RB远离了VCO的中心频率。
现在参考图5，示例频率响应500示出一些由本发明实施例执行的频率调整的代表，例如关于图4的电路图400。示例频率响应500提出一种情形，由此控制器308的目的是转移VCO频率来解决4Fmod问题或VCO推移问题，这取决于RB从LO的偏移fRB 504。
示范性频率响应500包括180KHz单音502的无线承载(RB)代表510，该180KHz单音502位于LTETM信道带宽508内远离LO中心频率频率距离504处。响应于180KHz单音502的无线承载(RB)在LTETM信道带宽508内被频率504偏移，执行单一RB的调整506并示出在代表540。在代表540内，为了使RB重回轨道，频率调整包括通过调整(减少)数字中频(IF)544，以频率距离504减小180KHz单音。在一个实施例中，数字中频544的调整可通过应用数字偏移到图4的DBB电路的映射函数420来实现。可替代地，在另一示例中，数字中频544的调整可在RFIC数字混频器元件中执行(例如图4的上混频器428)。另外，LO频率也由相同的频率距离504偏移542(在此例中增加)，以抵消减少数字中频544引入的方向。代表570接着说明上述频率调整的结果，其是LTETM信道带宽508中心频率上的180KHz单音的RB中心572。如果频率距离504接近于PLL带宽设置，其中LO符合具有良好电流消耗的输出噪声要求，则PA输出将推移PLL。在此情况下，LO频率被调整以获得零IF发射器(即LO被设置成PA输出的中心频率)，从而允许PLL对抗VCO推移。在零中频发射器中没有4Fmod问题。
或者，在另一示例中，控制器308可以设置单音进一步被偏移更远，使得LO和PA输出中心频率之间的偏移增加以及推移消失。然而，这种情况下频率偏移大对于出现4Fmod问题情况是有益的。这里，在一些实施例中，频率偏移可减少到零以为了让PLL处理它(如4Fmod问题)，因为它是在PLL带宽内。在一般情况下，最好的方法是根据需要而让LO和PA输出中心频率之间的频率偏移保持为大，使得没有推移发生。在极端情况下，它总是可以被设置为最大允许间隔。在频带13的情况中，此默认解决方案可创建4Fmod问题(通过选择最小的偏移来解决)，使得牵引不会发生。
现在参考图6，其为多个RB的不对称配置的示例频率响应600，例如用两个RB实现。在这个例子中，多个RB可以被同时偏移，使得LTETM频谱集中在LO。再者，示例性频率响应600可以表示由本发明实施例执行的某些频率调整，例如关于图4的电路图400。示例频率响应600再次提出一种情形，其中控制器308的目的是将VCO频率牵引至一中心LO频率，从而将发射器转换为一个零中频发射器并内在地解决4Fmod问题。示例频率响应600包括具有围绕180KHz的多个单音602的两个RB的代表610，围绕180KHz的单音602远离LTETM信道带宽608的中心频率。响应于具有远离中心频率的围绕180KHz的多个单音602的两个RB，两个RB的调整608是经数字中频(IF)的调整(减少)606和相应的LO调整(增加)604来执行的。在一个示例中，数字IF的调整606可通过应用数字偏移到图4的DBB电路的映射函数420来实现。LO频率也由相同的频率来偏移604，以抵消数字中频的减少606引入的方向，例如在该示例中是通过增加LO频率。代表640接着说明上述频率调整的结果，其是LTETM信道带宽608中心频率上的两个RB的中心644。如果4Fmod问题在特定频带操作中不算一个问题，建议在一些范例中只是将LO转移至更大的偏移，使得没有推移发生。
在一些范例中，例如，为了减轻4Fmod产物的影响，RB的新位置可以被确定为使得4Fmod产物落入带内，或者至少在可接受的频率。4Fmod产物落入带内取决于“带内”发射频谱规范，而不是严格的发射规范，诸如用于公共安全频带。只有少数几个RB(例如多达四个RB)，创建具有大约500kHz PLL带宽的零IF传输并让PLL对抗频率推移/牵引是有可能的。
在存在超过几个RB的实施例中，本发明的实施例提出通过将LO转移到高于该频率偏移(此处观察到推移)来避免推移/牵引问题。以这种方式，没有创建VCO推移/牵引。换言之，引入数字偏移来将RB(一个或多个)放置在PLL带宽内或远离它。如果引入数字偏移来将RB(一个或多个)放置为远离PLL带宽(例如fRB>PLL BW)，则应仔细选择RB频率，以确保4Fmod镜像避免相邻临界频带(critical frequency band)，如关于LTETM系统的公共安全频带。根据本发明的一些范例，选择不会创建推移的最小间隔可能是最好的或最佳的办法，虽然可能需要为每个频带确定该偏移，例如存储在LUT作参考。这确保了4Fmod产物落入带内，同时间隔有足够大，对于推移不会成为问题。或者，本发明的实施例可以选择最大间隔的偏移，用于除频带13以外的所有频带。
参照图7，其为示范性发射器和电荷泵电路更详细表示的电路700的示范性方框图。在一些范例中，电路700可形成至少一部分射频集成电路。发射器包括正交基带输入BB_Qdata 732和BB_Idata 742，它们被传递给各自的正交上混频器734和744。数字控制振荡器(Numerically Controlled Oscillator，以下简称NCO)730提供数字信号给各自的正交上混频器734和744，以应用各自的数字偏移到基带信号。该NCO 730是一种使用累加器的溢出来产生输出信号的计时器。累加器溢出是通过可调节的增量值来控制的，而不只是单一的时钟脉冲或后缩放(post-scaler)增量。这提供的优于简单的计时器驱动计数器之处在于，分频的分辨率不随着比较有限的预分频器/后分频器(prescaler/post-scaler)的分频值而改变。在这个例子中，NCO 730用于以固定的占空比提供频率准确度和高分辨率。
具有由NCO 730应用的各自的数字偏移的基带信号和从各自的正交上混频器734和744的输出被输入到正交上采样器(upsampler)746，其提供数字信号的上采样表示给数模转换器(DAC)748。该数模转换器748将上采样表示的数字信号转换为模拟形式，以及模拟表示的正交基带输入BB_Qdata 732和BB_Idata 742经过滤波器750之后被输入到频率上转换电路754。频率上转换电路754包括各自的正交上混频器752，其接收正交基带输入BB_Qdata 732和BB_Idata 742的滤波后模拟表示以及正交本地振荡器信号，并输出正交基带输入BB_Qdata 732和BB_Idata 742的射频信号版本。来自正交上混频器752的输出在加法器756被组合以及组合后的输出被提供至功率放大器链758，其放大RF信号以产生代表正交基带输入BB_Qdata 732和BB_Idata 742的高功率射频信号760。
支持宽频带的一种已知技术是将受控振荡器的所需频率调谐范围划分成离散的频带。具有许多频带的一个优点是，可覆盖宽调谐范围，同时保持每个频带内相对较低的压控振荡器(VCO)增益。低VCO增益有利于实现低VCO相位噪声。在这样的结构中，频带重叠。如图所示，具有离散调谐频带的振荡器被用在锁相环(PLL)中，其中必须在PLL可以继续进行相位锁定之前选择好期望频带。调谐频带随着被输入到牵引缓解模块(pull-mitigationmodule)704的数字基带控制信号BB_CTL 702而改变。
根据本发明的范例，采用数字专属方法，由此数字偏移“D”被应用到NCO730以及可比较的、但相反的频率偏移被应用到频率上转换电路754。被应用到NCO 730的数字偏移“D”由牵引缓解模块704提供。牵引缓解模块704被设置为重新安置LO，使得信号居中。就这点而言，Kdco需要精确并因此经常被估计。
在本实施例中，牵引缓解模块704为PLL充电泵电路的一部分，被配置为使用两点调制以偏移频域中的LO信号。如果Kdco是精确已知的，则两点调制可以用于根据需要向前或向后移动(或转换)LO。Kdco是单位为Hz/LSB的DCO 720的增益。也就是说，当最低有效位(least significant bit，LSB)电容增加时，可以作出频率降低了多少的决定。所述DCO720增益中的变化可以表示为：
Kdco＝-2*pi^2*L*fo^3*ΔC Hz/LSB. [1]
所以，如果需要以特定量改变输出频率，则输入由Kdco归一化。
在LTETM系统中，在LTE子帧的时隙边界提供40us的周期，这些40us的周期可以被用于将PLL快速锁定到偏移频率。用于LTE设备的最大调整为～20MHz，其需要在～3us至35us内实现，这对于标准的锁相环来说非常具有挑战性。本发明实施例通过引入数字IF偏移以及可比较的、相反的LO频率调整来解决这个问题。
有可能有一种快速锁定的PLL，其可在30us内重新锁定到新的频率。然而，实现这个的附加或替代机制是使用，例如特别用来避免推移/牵引/4Fmod问题的两点调制方案。两点调制是众所周知的方法，在诸如蓝牙TM和GSMTM的恒定包络发射器中执行调制。在这种方法中，实施例提出使用两点调制器来在应用数字控制输入的几纳秒内快速将LO转换至新的频率。
两点调制的第一点被应用在数控振荡器(DCO)720的输入(点“A”)724处。两点调制的第二点被应用在至Σ-Δ调制器708和其后的多模分频器(multi-modulus divider，图中示为MMD)710的输入(点“B”)706处。
在这个例子中，使用时间数字转换器(图中示为TDC)712。TDC 712是一种用于当事件发生时，识别事件并提供时间的数字表示的装置。例如，TDC 712可能输出每个输入脉冲的到达时间。在一个范例中，电荷泵/频率产生电路中使用的校准频带的一种简单做法是通过竞赛(racing)两个计数器，一个计数器与参考时钟FREF 711锁定以及另一个计数器与反馈时钟713锁定，其中反馈时钟713是DCO 720的输出的分频版本。分频发生在被称为多模分频器的块710中。DCO 720的输出也被送入除法器DIV 722。TDC 712中的计数器被强制同时开始并被允许计数到一预定值。以这种方式，可以解释无论哪个首先达到该值的计数器都接收频率更大的时钟。
当PLL被锁定时，环路滤波器具有稳定的输出并且PLL在一个点上振荡。通过在点“A”724应用一输入，有可能以一偏移来移动DCO 720(或VCO)的输出。这是由被设置为从TDC712接收输出的数字环路滤波器716注意到。DCO(或VCO)试图纠正偏移并稳定(settle)到一个新的值，使得所述DCO 720(VCO)返回到原点。然而，为了避免这种情况发生，所示范例在MMD 710中应用相同的偏移，使得环路滤波器并没有看到任何扰动。该两个信号被同时应用是因为VCO的开环响应是几纳秒。这种方式下，PLL保持锁定，并且有可能通过在点“A”724和点“B”706应用相同的输入来以开环方式移动输出频率。因此，PLL不需要重新锁定或稳定。因此，LO频率可以立即被转换，因为该转换对于锁相环是不可见的；因而没有创建瞬态。
由于频率偏移被应用在点“A”724和点“B”706以及将由Δf转换LO，相反的偏移必须在点“D”736在数字基带(DBB)的输入完成(或在其它范例中在数字前端完成，但不是同时两者)，因为PA输出需要保持在相同的频率。
当输出功率增加到最大值和其附近(例如Pmax-3dB)时，频率推移发生在当有RB接近于PLL带宽的特定条件下。在点“A”724和点“B”706的两个信号之间存在的任何误差通常是由于Kdco估计的任何错误。估计Kdco是经由设定一个方向上的频率输入以及测量DCO720的输出频率来通过校准而执行的。接着在相反的方向设置频率输入以及重新测量DCO720的输出频率。两个频率测量的平均值提供了Kdco的估计。因此，如果有错误，则点“A”724和点“B”706的两个信号将不完全匹配并且将在点“C”710观察到该失配，即，点“C”710的信号将从稳态值偏离。观察点“C”710的信号偏离的控制器(如控制器308)可以在时域或使用如图所示FFT模块726来计算其方差，以及(PLL接近的)到牵引缓解模块704的信号潜在地失去锁定。因此，这种操作将创建推移/牵引检测机制。
因此，在这个例子中，在点“C”710的信号，即显示出Kdco估计是错误的，被传递到快速傅里叶变换(FFT)模块726。FFT模块726的输出728提供残余牵引(residual pulling)输入到牵引缓解模块704，并接着被用于调整估计以及一旦已经做出调整，则再次测量点“C”710的信号。以这种方式，由于Kdco估计不准确造成的误差会连续降低或最小化。当没有推移或牵引时，即当输出功率足够低使得推移/牵引不是问题以及错误主要来源于Kdco估计校准误差时，尤其如此。
TDC 712输出710的误差信号的FFT呈现误差功率的频域分布。在时域中，可以测量该信号的方差。在稳态条件下，例如，当PLL稳定以及没有显示推移或牵引时，时域方差会稳定到小于标称值。由于电源电压变化，DCO 720被推移，误差信号的变化将增加并且指出PLL试图对抗频率推移或牵引。这是IF频率转换的选择品质的指标，也是对该Kdco估计仍然是准确的指示。
如果确定IF频率是大的，以及RB被放置在远离PLL的环路带宽的偏移处，并且牵引不是问题，又或者如果输出功率足够低，牵引不是问题，则TDC 712输出710的误差信号的方差将增加，因为Kdco估计变得陈旧，即DCO 720的Kdco估计随时间变化。然而，如果Kdco估计良好，即在没有牵引的情况下误差信号的方差较小以及PA输出功率被带至接近Pmax，则在一些实施例中，可以推断出PLL试图对抗频率推移或牵引。在这种情况下，该测量用来评估是否应该增加IF频率转换以协助PLL。
因此，在一些实施例中，FFT模块726的使用是评估相位误差信号的另一种方式。信号的总功率同时在时域和频率域上保持不变。因此，在一些实施例中，FFT模块726可以被用于只作为时域功率估计(例如估计窗口内的误差信号的方差)。然而，FFT模块726还可以在误差信号功率的频率分量提供进一步的了解。例如，如果较高频率的功率被评估为较大，则DCO 720可以被理解为被显著的推移或牵引攻击。然而，如果大部分的功率驻留在较低的频率，这将意味着锁相环有可能能够对抗攻击信号，因为数字环路滤波器716可以将其趋于稳定。
在其它范例中，与使用两点调制形成对比，设想可以使用单点调制，由此频率输入可以只应用在点“B”706(即点“A”724的值被设定为“0”)。在这种情况下，环路滤波器将衰减输入，因此，通过此整形滤波器响应的倒数，点“B”706必须被预加重(pre-emphasis)，例如在牵引缓解模块704中。
因此，上述发明构思的实施例提供了一种机制，以确定可以接受的、而且在某些情况下是最好的频率偏移(FO)用于VCO或DCO频率，例如关于耦接到频率产生电路的功率放大器的输出功率电平。本发明的实施例可被用于确定为了PLL不被RB影响到，应将RB放置在多远，例如当操作在最大输出功率(Pmax)时。
虽然本发明的实施例是根据避免造成4Fmod干扰到相邻频带来描述，可以设想的是可以采用其他实施例以避免造成与奇次谐波的其它互调产物一起的干扰。本发明的一些实施例避免需要实施谐波抑制混频器和相关LO移相电路。在这种方式下，本发明实施例可以便于减少芯片面积(电路面积)和/或电流消耗。如果4Fmod问题是通过使用谐波抑制混频器来解决，本发明的一些实施例还可以降低VCO的灵敏度来牵引或简化偏移选择至LO和PA输出之间的最大频率间隔。
根据本发明实施例，可转换多少频率有许多可能的解决方案。例如，如果Fmin是维持稳态锁相环的最小频率间隔，即使在最大输出功率(Pmax)，Fmin也可以被选择作为标准转换因子。相比以前总是选择最大的转换来将RB位于尽可能远离LO频率的例子，这是另一个极端情况。
在一些范例中，如果关于避免4Fmod频率的任何频率选择都行不通，则这些可通过监测点“C”710来发现，例如如控制器308所示。例如，在点“C”710监测可以确定当推移/牵引发生时存在更多的变化，这是由于PLL试图对抗干扰源(aggressor)，以及误差上下波动试图使DCO 720的频率适应于保持在一个频率。因此，通过监测FFT模块726的残余牵引输出728，可以使用相位误差(PHE)来确定锁相环是否保持锁定以及选择是否运作良好。以这种方式，追随仔细选择的所采用的偏移频率，可以同时避免4Fmod问题。在某些情况下，PLL的带宽可以被随时增加以对抗频率推移或牵引，同时LO和PA输出中心频率的充足间隔解决了任何推移/牵引问题。在一些范例中，当调整发射器操作为具有更多数量RB的零IF发射器时，其中一些位于PLL带宽的边缘，这可能是有用的。在一些范例中，为对抗推移，这样的第二IF转换可被嵌入在耦接至RFIC的数字基带集成电路(DBB IC)(未示出)中。
现在参考图8，其为根据本发明实施例的两点调制方案的示例性方框图800。图8解释了在z域(离散时间)中作为基带等效相域模型的两点调制。时间数字转换器(例如图7的TDC 712)在806提供一增益，其中发射频率(Trf)为用于PLL的参考频率(对于蜂窝收发器通常为26MHz或38.4MHz)的倒数。一个示范性分频器在826建模为Nc的倒数，其中Nc是分频比。LF(z)808是环路滤波器，其实现在数字域中作为可编程低通滤波器，其中PLL带宽可以通过增加环路滤波器的拐点(corner)频率来可编程地调节。如上所述，可以(可编程地)增加环路滤波器808的拐点频率，以便增加PLL带宽，尽管以更多的噪声馈入到后面的DCO 720为代价。DCO 720在相域中被建模为具有一增益(Kdco)的积分器。两点调制是通过路径PM1824和PM2814显示。所需的频率偏移Δf通过将输入Δf/KDCO加入到PM2814来实现。在PM1824平衡输入被提供作为归一化频率，并通过积分器708被转换至相位。依赖于模拟的唯一参数是KDCO，必须对其进行跟踪和重新校准，使得环路滤波器808没有看到明显的扰动其稳态值，因为应用了PM1824和PM2814。当不需要频率转换或者每当PLL被重新锁定时，这两个输入被保持在零。
图9为根据本发明实施例的频率调整操作的示范性流程图900。在示范性流程图900中使用的符号说明如下：
RB：无线承载。
Rbconf：无线承载配置。
Ppush,Rbconf,band：对于所选频率“频带”和“Rbconf”发生推移时的功率。
ΔfThr,Rbconf,band：对于频率波段“频带”和“Rbconf”超过此频率偏移则没有发生推移。
fRB：从LO频率(fLO)到RB的中心频率的差异。
Δf4Fmod,Rbconf,band：fLO和PA输出的中心频率之间的偏移频率，在此4Fmod违反规范。
Δf：用于对抗推移和4Fmod问题的补偿。
Margin：4Fmod产物远离个人通信服务(Personal communication service，PCS)频带的偏移。
现在参照图9的示范性流程图900，每当RB将被重新配置，数字基带电路，例如或包含图4的DBB电路的控制器308，发送命令到RFIC以产生至少一个载波频率或者无线承载(RB)。控制器在905中决定由频率产生电路输出的一个或多个信号的频率位置。在这个例子中，905中所做决定是关于新的一个或多个RB被放置的位置(即无线承载的频率(fRB))以及该一个或多个RB是什么带宽(Rbconf)和频带。然后在910作出决定，关于一个或多个RB是否要被重新配置，同时PLL保持锁定。本发明的实施例包括控制器308提供控制信号给频率产生电路来调整由所述频率产生电路产生的载波频率。
在910中，如果在PLL被锁定的同时，一个或多个RB不要被重新配置，则在915作出决定PLL是否要被重新锁定。如果PLL在915不要被重新锁定，则流程结束于970。如果PLL在915要被重新锁定，则在920，牵引补偿值Δf被移除并重置为0。否则，可以知道的是对于所选频带和Rbconf，输出功率可以引起推移。在这种情况下，该流程图可以决定新的牵引补偿值Δf。该流程结束于970。在一个替代实施例中，在920牵引补偿Δf值被移除并重置为0之后，流程图循环到910。
在910中，如果在PLL被锁定的同时，一个或多个RB要被重新配置，则该流程移动到925，在这里作出决定关于输出功率Pout是否小于功率(Ppush,Rbconf,band)，对于所选频率“频带”和“Rbconf”在该功率(Ppush,Rbconf,band)处出现推移。如果输出功率是这样的，以致在925中推移不是一个问题，则流程循环到950，在这里作出决定关于是否需要解决4Fmod问题，如可能在频带13中出现。
需要注意的是VCO频率推移仅发生在一定阈值功率之上，在该一定阈值功率处，来自功率放大器输出的干扰能够在VCO电源构成足够的扰动，以在输出频率创建显著的变化。因此，如果输出功率低于该阈值，其中在该阈值处VCO输出开始足够偏移以在输出频谱中创建退化，则我们不需要采取任何对策。PLL容易处理小偏移。因此，如果在925预期或决定有推移，由于输出功率小于对于所选频率“频带”和“Rbconf”出现推移时的功率(Ppush,Rbconf,band)，则在930作出决定从LO频率(fLO)至RB的中心频率的差fRB是否大于或等于用于所选频率“频带”和“Rbconf”的频率偏移ΔfThr,Rbconf,band。在930中如果从LO频率(fLO)至RB中心频率的差大于或等于用于所选频率“频带”和“Rbconf”的频率偏移，则对于所选频率“频带”和“Rbconf”，没有推移发生在超出该频率偏移之处。然后，该流程循环到950，在这里作出决定关于是否需要解决4Fmod问题，如可能出现在LTETM的频带13中。
在930中如果从LO频率(fLO)至RB中心频率的差不大于或不等于用于所选频率“频带”和“Rbconf”的频率偏移，则因此对于所选频率“频带”和“Rbconf”，超出该频率偏移则有推移发生，在935作出决定关于频率是否位于LTETM的频带13(或具有4Fmod或类似问题的未来频带)。在935如果频率不位于LTETM的频带13(或类似)，则流程跳转到945。在935如果频率位于LTETM的频带13(或类似)，则作出决定fLO和PPA输出中心频率之间的偏移频率(Δf4Fmod,Rbconf,band)(在此4Fmod违反规范)是否大于用于所选频率“频带”和“Rbconf”的频率偏移(ΔfThr,Rbconf,band)，其中超过频率偏移(ΔfThr,Rbconf,band)则没有推移发生，如940所示。如果Δf4Fmod,Rbconf,band大于ΔfThr,Rbconf,band，则频率补偿Δf被设定为最小的频率偏移(ΔfThr,Rbconf,band)(其中推移被规避)，或大于该偏移(ΔfThr,Rbconf,band)，如945所示。因此，控制器308在(第二)频率方向上在基带发射信号中引入补偿频率偏移，该(第二)频率方向与(第一)频率方向相反，在该(第一)频率方向上一频率偏移被应用至一个或多个所产生的载波频率，使得所述锁相环能够在该(第一)频率方向牵引所产生的载波频率。然后，该流程在970停止。
然而，在940如果Δf4Fmod,Rbconf,band不大于Δf4Fmod,Rbconf,band，则预期有4Fmod问题。响应于此，在本实施例中，在965中尽可能地增加Δf以设法通过增加(open up)PLL带宽来帮助推移情况。随后流程循环至960。
如果在925没有推移并且在950频率不位于频带13，则不需要做任何事情。在这种情况下，该流程在970停止。
如果在925没有推移并且在950频率位于频带13，则在955作出决定从fLO至RB的中心频率之间的差异fRB是否比Δf4Fmod,Rbconf,band大得多，从而导致潜在的4Fmod问题。如果在955没有4Fmod问题，则流程在970停止。但是，如果在955有4Fmod问题，则应用补偿(Δf)以对抗推移和4Fmod问题。在一些范例中，补偿(Δf)可以是这样的，避免4Fmod问题的最大频率被选择，如在960中。可替代地，控制器308可以依据目前的局面选择操纵零IF发射器并让PLL对抗任何牵引。可以设想许多其它操作选择是可用的并且可以由本领域技术人员采用。然而，本发明的一些实施例采用的配置Δf的方式，使得fLO和PPA输出中心频率完全一样，或者使得它们大于ΔfThr,Rbconf,band。
在前述说明书中，已经参照具体的图示实施例来描述本发明。然而，明显的是，可以在不脱离如所附权利要求书中阐述的本发明范围前提下作出各种修改和改变。
本文所讨论的连接可以是适合于从各个节点、单元或装置或向各个节点、单元或装置传输信号的任何类型的连接，例如经由中间组件。因此，除非暗示或指出，否则所述连接例如可以是直接连接或间接连接。该连接可以根据是单一连接、多个连接、单向连接或双向连接来示出或说明。然而，不同的图示实施例可以改变连接的实现方式。例如，可以使用单独的单向连接，而不是双向连接，反之亦然。另外，多个连接可被替换为以时分复用方式串行传送多个信号的单一连接。同样，携带多个信号的单一连接可以被分离到携带这些信号的子集的各种不同的连接。因此，存在许多选择用于传输信号。
虽然在实施例中已经描述了特定的导电类型或电位极性，应当理解的是，电势的导电类型和极性可以颠倒。
实现相同功能的部件的任何布置是有效地“相关联”的，使得实现期望的功能。因此，不论体系结构或中间部件，这里组合起来以实现特定功能的任何两个组件可以彼此“相关联”，使得实现期望的功能。同样地，两个如此相关联的部件也可以被视为彼此“可操作地连接”，或彼此“可操作地耦接”，以实现所需的功能。
此外，本领域的技术人员将认识到，上述描述的操作之间的边界仅是说明性的。多个操作可被组合成单一的操作，单一操作可以分布在另外的操作中以及多个操作可以在时间上至少部分地重叠执行。此外，替代实施方式可以包括特定操作的多个范例，并且操作的顺序在各种其它实施例中可以改变。
此外，所示范例可以实现为位于单个集成电路或同一设备内的电路。可替代地，所示实施例可以实现为任何数目的单独的集成电路或以合适的方式彼此互连的单独的设备。然而，其他修改、变形和替换也是可能的。因此，说明书和附图应以说明性而非限制性意义来考虑。
应当理解的是，为了清楚的目的，以上说明书已经参考不同功能单元和处理器描述了本发明实施例。然而，显然，可以在不偏离本发明的前提下使用不同功能单元或处理器之间任何适当的功能分配，例如关于电荷泵电路或开关元件。因此，引用特定功能单元仅被视为引用适当的装置来提供所描述的功能，而不是表明严格的逻辑或物理结构或组织。
尽管本发明已经结合一些实施例进行了描述，但并不意在限于这里阐述的特定形式。相反，本发明的范围仅由所附权利要求书限定。此外，虽然特征可能看起来结合特定实施例来描述，本领域的技术人员将认识到，所描述实施例的各种特征可以根据本发明进行组合。在权利要求中，术语“包括”不排除其他元件或步骤的存在。
此外，尽管单独列出，但是多个装置、元件或方法步骤可以由例如单个单元或处理器来实现。另外，尽管各个特征可能包含在不同的权利要求中，但这些可能被有利地组合，并且包含在不同权利要求中并不意味着特征的组合不是可行的和/或有利的。另外，在一个类别的权利要求中包含的特征并不意味着限制于这种类型，而是指示该特征视情况同样适用于其它类别的权利要求。
此外，在权利要求中的特征顺序并不意味着其中必须以任何特定顺序执行特征，并且特别地，方法权利要求中各个步骤的顺序并不意味着这些步骤必须按照该顺序来执行。而是，步骤可以以任何适当的顺序执行。另外，单数引用并不排除多个。因此，提及“一”、“一个”、“第一”、“第二”等不排除多个。
因此，提供了一种改进的无线通信单元、电路，例如，在电荷泵电路中使用的无线通信单元、电路，以及用于调整频率的方法，其中，现有技术的上述缺点得到大幅减轻。

Claims (19)

1.一种用于压控振荡器频率调整的电路，其特征在于，包含：
频率产生电路，包含锁相环，被设置为产生载波频率；
控制器，耦接于所述频率产生电路并被设置为提供控制信号以调整由所述频率产生电路产生的所述载波频率；
其中，调整由所述频率产生电路产生的所述载波频率包括：所述控制器被设置为与所述锁相环协作以在第一频率方向上在所述产生的载波频率中引入频率偏移；
其中，所述控制器进一步被设置为在与所述第一频率方向相反的第二频率方向上在基带发射信号中引入补偿频率偏移。
2.如权利要求1所述的电路，其特征在于，所述电路包括耦接于所述控制器的基带电路，以及所述基带发射信号是数字基带发射信号，并且所述控制器通过发送数字控制信号给所述频率产生电路来在所述产生的载波频率中引入频率偏移。
3.如权利要求1所述的电路，其特征在于，所述控制器基于以下至少其中之一来确定所述产生的载波频率中的所述频率偏移：发射信号输出功率电平、所述锁相环能够牵引所述产生的载波频率多远的认识。
4.如权利要求3所述的电路，其特征在于，所述控制器引入的所述频率偏移为可被接纳的最小偏移量，使得所述锁相环能够牵引所述载波频率加上所述频率偏移，以减少到相邻频带的干扰。
5.如权利要求4所述的电路，其特征在于，由所述控制器选择所述引入的频率偏移以执行以下至少其中之一：将4Fmod干扰减少到可接受的功率电平，将所述4Fmod干扰移动到所述频率产生电路的带内。
6.如权利要求5所述的电路，其特征在于，所述控制器选择所述引入的频率偏移，来将LTETM频带13中的所述4Fmod干扰减少到可接受的功率电平。
7.如权利要求1所述的电路，其特征在于，所述控制器被进一步设置为确定对于所选择的频带和所配置的无线承载，所述产生的载波频率至所述无线承载的中心频率的差是否小于所述引入的频率偏移，以确定推移是否发生。
8.如权利要求1所述的电路，其特征在于，所述控制器包括快速傅立叶变换函数，被设置为在时域和频域至少其中之一来评估所述锁相环的相位误差信号。
9.如权利要求8所述的电路，其特征在于，所述控制器被设置为基于所述评估的相位误差信号来重新定位至少一个无线承载。
10.如权利要求1所述的电路，其特征在于，所述控制器被设置为：
确定由所述频率产生电路产生的多个频率的位置；
确定来自所述多个频率的一个或多个频率，推移发生的位置；以及
作为响应，使所述产生的一个或多个频率的一调整达到比具有所述频率偏移的载波频率更高的频率。
11.如权利要求1所述的电路，其特征在于，所述控制器被设置为将基带频谱转换到中频，以引入所述补偿频率偏移，同时应用所述频率偏移以通过相同的中频在相反的方向转移所述产生的载波频率。
12.如权利要求1所述的电路，其特征在于，所述控制器被设置为通过使用两点调制来在第一频率方向的所述产生的载波频率中引入所述频率偏移。
13.如权利要求12所述的电路，其特征在于，所述频率产生电路包括数控振荡器，以及所述频率产生电路还包括Σ-Δ调制器，使得所述两点调制的第一个点被应用至所述数控振荡器的输入以及所述两点调制的第二点被应用至所述Σ-Δ调制器的输入。
14.如权利要求1所述的电路，其特征在于，所述频率产生电路进一步包括快速傅立叶变换模块，所述快速傅里叶变换模块耦接于所述锁相环并被设置为评估所述锁相环中的相位误差信号。
15.如权利要求14所述的电路，其特征在于，所述快速傅里叶变换模块被设置为时域功率估计，以估计被应用到所述快速傅里叶变换模块的信号的时间窗口内误差信号的方差。
16.如权利要求14所述的电路，其特征在于，所述快速傅里叶变换模块被设置为提供包含在所述锁相环内的信号频率分量的误差信号功率的指示。
17.如权利要求1所述的电路，其特征在于，所述控制器被设置为通过应用频率输入到位于所述锁相环内的Σ-Δ调制器，使用一点调制在第一频率方向的所述产生的载波频率中引入频率偏移。
18.一种无线通信单元，其特征在于，包含：
频率产生电路，包含锁相环，被设置为产生载波频率；
控制器，耦接于所述频率产生电路并被设置为提供控制信号以调整由所述频率产生电路产生的所述载波频率；
其中，调整由所述频率产生电路产生的所述载波频率包括：所述控制器被设置为与所述锁相环协作以在第一频率方向上在所述产生的载波频率中引入频率偏移；
其中，所述控制器进一步被设置为在与所述第一频率方向相反的第二频率方向上在基带发射信号中引入补偿频率偏移。
19.一种包含锁相环的频率产生电路的频率产生方法，其特征在于，该方法包含：
产生载波频率；
提供控制信号给所述频率产生电路以调整由所述频率产生电路产生的所述载波频率；其中，调整由所述频率产生电路产生的所述载波频率包括：与所述锁相环协作以在第一频率方向上在所述产生的载波频率中引入频率偏移；以及
在与所述第一频率方向相反的第二频率方向上在基带发射信号中引入补偿频率偏移。
CN201510711536.9A 2014-10-30 2015-10-28 用于vco频率调整的电路、无线通信单元和频率产生方法 Active CN105577601B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462072984P 2014-10-30 2014-10-30
US62/072984 2014-10-30
US14/920887 2015-10-23
US14/920,887 US9628308B2 (en) 2014-10-30 2015-10-23 Circuit, communication unit and method for VCO frequency adjustment

Publications (2)

Publication Number Publication Date
CN105577601A CN105577601A (zh) 2016-05-11
CN105577601B true CN105577601B (zh) 2018-12-21

Family

ID=54365030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510711536.9A Active CN105577601B (zh) 2014-10-30 2015-10-28 用于vco频率调整的电路、无线通信单元和频率产生方法

Country Status (3)

Country Link
US (1) US9628308B2 (zh)
EP (1) EP3016340B1 (zh)
CN (1) CN105577601B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
CN110430027B (zh) * 2016-03-16 2024-02-02 华为技术有限公司 数据发送方法、发送端设备及存储介质
US10171034B2 (en) 2016-04-08 2019-01-01 Mediatek Inc. Phase-rotated harmonic-rejection mixer apparatus
US10063366B2 (en) * 2016-04-25 2018-08-28 Qualcomm Incorporated Fast frequency hopping phase locked loop
US10419046B2 (en) * 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US10009050B2 (en) * 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression
EP3264607A1 (en) * 2016-07-01 2018-01-03 Intel IP Corporation Method to mitigate undesired oscillator frequency modulation effects inside a synthesizer due to interference signals and synthesizer circuit
US9887784B1 (en) * 2016-09-28 2018-02-06 Intel Corporation Compensation of a frequency disturbance in a digital phase lock loop
CN107329074B (zh) * 2017-07-31 2019-12-17 天津大学 芯片顶层防护层完整性检测装置
US10778143B2 (en) 2017-09-14 2020-09-15 Qualcomm Incorporated Techniques and apparatuses for mitigating voltage controlled oscillator frequency disturbance
US10778407B2 (en) * 2018-03-25 2020-09-15 Nuvoton Technology Corporation Multiplier protected against power analysis attacks
CN108362941B (zh) * 2018-03-29 2023-07-18 珠海迈科智能科技股份有限公司 一种测试Tuner模组晶振频偏的设备及方法
US11128387B2 (en) 2018-04-08 2021-09-21 Nokia Solutions And Networks Oy Wireless data transmission
CN109525298B (zh) * 2018-11-29 2020-11-20 河南飙风信息科技有限公司 一种电子信息通信设备
CN110476352B (zh) * 2018-12-08 2023-06-27 深圳市汇顶科技股份有限公司 压控振荡器牵引的减轻
EP3917038A4 (en) * 2019-03-29 2022-03-02 Huawei Technologies Co., Ltd. TERMINAL DEVICE, TRANSMITTER, BASEBAND CHIP, AND RADIO FREQUENCY SIGNAL GENERATION METHOD
US10998909B1 (en) * 2019-09-12 2021-05-04 Dialog Semiconductor B.V. Sensing device comprising a phase locked loop circuit
CN111077760B (zh) * 2020-01-07 2021-02-26 东南大学 一种时间数字转换器及转换方法
KR20220032365A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 위상 고정 루프 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1636312A (zh) * 2002-02-22 2005-07-06 因芬尼昂技术股份公司 修整两点调制器之方法及具修整装置之两点调制器
CN101359910A (zh) * 2007-07-30 2009-02-04 联发科技股份有限公司 锁相回路、压控振荡器、以及相位频率检测器
CN201821335U (zh) * 2010-10-22 2011-05-04 江苏锦丰电子有限公司 一种稳态锁相误差为零的锁相系统
CN104126283A (zh) * 2012-02-21 2014-10-29 高通股份有限公司 时钟恢复的频率偏移的自动检测和补偿

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850749B2 (en) 2001-05-30 2005-02-01 Rf Micro Devices, Inc. Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
GB2422073B (en) * 2005-01-07 2007-03-28 Toshiba Res Europ Ltd Improved frequency offset tracking
US20110143697A1 (en) 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
KR101467320B1 (ko) * 2013-11-19 2014-12-01 성균관대학교산학협력단 균등 세분된 부분상관함수에 기초한 ｔｍｂｏｃ(6,1,4/33) 신호를 위한 비모호 상관함수 생성 방법, ｔｍｂｏｃ 신호 추적 장치 및 이를 이용한 위성 항법 신호 수신 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1636312A (zh) * 2002-02-22 2005-07-06 因芬尼昂技术股份公司 修整两点调制器之方法及具修整装置之两点调制器
CN101359910A (zh) * 2007-07-30 2009-02-04 联发科技股份有限公司 锁相回路、压控振荡器、以及相位频率检测器
CN201821335U (zh) * 2010-10-22 2011-05-04 江苏锦丰电子有限公司 一种稳态锁相误差为零的锁相系统
CN104126283A (zh) * 2012-02-21 2014-10-29 高通股份有限公司 时钟恢复的频率偏移的自动检测和补偿

Also Published As

Publication number Publication date
US9628308B2 (en) 2017-04-18
US20160127160A1 (en) 2016-05-05
EP3016340B1 (en) 2018-03-14
EP3016340A1 (en) 2016-05-04
CN105577601A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105577601B (zh) 用于vco频率调整的电路、无线通信单元和频率产生方法
US10003414B2 (en) Method for calibrating a frequency synthesiser using two-point FSK modulation
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
CN104160631B (zh) 用于无线设备的以时分双工模式的频率合成器架构
US10063366B2 (en) Fast frequency hopping phase locked loop
EP2800278B1 (en) Transmitter, transceiver, communication device, method and computer program
CN103297366B (zh) 调制系统、调相系统和用于减轻调制误差的方法
EP2592758B1 (en) Wireless transmission
DE102012222952B4 (de) Verfahren und Vermögen, um DCO-Frequenzverzerrungen unter Verwendung eines DPLL zu messen und zu kompensieren
US20080129406A1 (en) Direct Wideband Modulation of a Frequency Synthesizer
US8190111B2 (en) Two-point polar modulator and method for generating a polar-modulated signal based on amplitude information and phase information
KR20080028472A (ko) 직접 변환 송신기 내에서의 주파수 합성을 위한 방법 및장치
CN103731144B (zh) 电路、方法和移动通信设备
DE102013108271A1 (de) Systeme und Verfahren zur Frequenzverschiebung von unerwünschten Signalkomponenten
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
JP2014533467A5 (zh)
US11563452B2 (en) Radio frequency transmitter and signal processing method
CN103178840A (zh) 一种锁相环电路及其工作方法
US8594237B2 (en) GFSK modulator and a method for reducing residual frequency modulation and a digital enhanced cordless telecommunication transmitter including the GFSK modulator
US9553596B1 (en) Frequency synthesizer and method for frequency synthesis
US9509546B2 (en) Semi-polar modulator
US11336314B2 (en) RF transmitter
TWI650948B (zh) 使用鎖相迴路之頻率合成
WO2015144701A1 (de) Funksender mit steuerbarer rampensignalerzeugung
de Beaupre et al. A fully integrated 2.45-GHz frequency synthesizer and FSK modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant