CN110476352B - 压控振荡器牵引的减轻 - Google Patents
压控振荡器牵引的减轻 Download PDFInfo
- Publication number
- CN110476352B CN110476352B CN201980001563.3A CN201980001563A CN110476352B CN 110476352 B CN110476352 B CN 110476352B CN 201980001563 A CN201980001563 A CN 201980001563A CN 110476352 B CN110476352 B CN 110476352B
- Authority
- CN
- China
- Prior art keywords
- signal
- delay
- vco
- component
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1256—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a variable inductance
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
描述了用于减轻压控振荡器(VCO)电路中的频率牵引的技术。一些实施例在具有VCO和功率放大器(PA)的发射器的上下文中操作,其中VCO的谐振组件受到来自PA的谐振组件的磁耦合反馈的影响。VCO和PA经由导致信号路径延迟的一组信号路径组件耦合,使得反馈信号相对于由VCO生成的信号相位延迟。耦合延迟匹配系统用于引入附加的延迟,从而进一步将反馈信号相移到VCO信号的振荡周期的整数倍,因此减轻VCO的频率牵引。
Description
相关申请的交叉引用
本申请要求享有于2018年12月8日递交的、申请号为16/214,038的美国申请的优先权,其通过引用整体并入本文。
技术领域
本发明一般涉及发射器电路。更具体地,本发明实施例涉及通过与发射器电路中的功率放大器的电感组件磁耦合来减轻压控振荡器频率的牵引。
背景技术
各种类型的电子应用可以包括发射器等,该发射器可以包括压控振荡器(voltage-controlled oscillator,VCO)和功率放大器。在这样的电路中,VCO可以用于传输的信号的生成和/或调制(例如,作为时钟电路的一部分,例如锁相环),功率放大器可以用于在传输前对信号施加增益(例如,和/或用于设置输出阻抗等)。通常,VCO和功率放大器包括一个或多个电感器,例如,作为各自电感-电容(inductive-capacitive,LC)振荡器网络的一部分。通过功率放大器的电感器的相对高电流可能倾向于磁耦合回VCO的电感器,这可能倾向于牵引VCO的频率(例如,使VCO的频率失谐)。
传统地,使用多种类型的方法来减轻这种牵引。一类方法设法确保VCO的频率尽可能地接近与功率放大器的频率相同。从概念上来讲,当该频率相同时,来自功率放大器的任何磁耦合应倾向于不牵引VCO的频率(例如,在该共享频率下,该磁耦合反而可以加强VCO的振荡)。第二类方法设法使VCO的频率和功率放大器的频率保持较大间隔(例如,使得功率放大器频率远超出VCO的工作频带)。例如,可以使用附加的调制器电路,使得由VCO输出的信号在被功率放大器接收之前被调制到非常不同的频率。从概念上来讲,使该频率充分分离应有效地避免任何磁耦合。
发明内容
实施例提供了用于减轻压控振荡器(VCO)电路中的频率牵引的电路、设备和方法。一些实施例在具有VCO和功率放大器(PA)的发射器的上下文中操作,其中VCO的谐振组件受到来自PA的谐振组件的磁耦合反馈的影响。VCO和PA经由导致信号路径延迟的一组信号路径组件耦合,使得反馈信号相对于由VCO生成的信号相位延迟。耦合延迟匹配系统用于引入附加的延迟,从而进一步将反馈信号相移到VCO信号的振荡周期的整数倍,因此减轻对VCO的频率牵引。尽管本文中的描述通常涉及反馈信号和由VCO生成的信号之间的非零相位延迟,但应理解,一些所述方式可以通过将反馈信号和由VCO生成的信号相位调整为完全同相(例如,具有零度相位差)或完全异相(例如,具有180度相位差)来减轻频率牵引。因此,本文中使用的诸如“异步”等术语指的是为频率牵引作出贡献的相位延迟,其通常包括除零度和180度之外的相应相位差。
根据一组实施例,提供了一种发射器系统。该系统包括压控振荡器(VCO)、功率放大器(PA)和具有一组信号路径组件和(CDM)子系统的信号路径。VCO具有与VCO输出耦合的第一电感器,使得在所述VCO输出处生成的VCO信号根据所述第一电感器的振荡以VCO周期振荡。PA具有与PA输入耦合的第二电感器,使得所述第二电感器根据在所述PA输入处接收的PA信号的振荡以PA周期振荡。信号路径耦合在VCO输出和PA输入之间,使得PA周期基本上是VCO周期。该组信号路径组件在所述VCO输出和所述PA输入之间引入第一信号延迟。CDM子系统在VCO输出和PA输入之间生成第二信号延迟,第二信号延迟被确定为使得将第一信号延迟和第二信号延迟引入信号路径,导致PA信号相对于VCO信号相移对应于VCO周期的整数倍的量。
根据另一组实施例,提供了一种用于耦合延迟匹配的方法。该方法包括:由可编程延迟组件接收信号,信号以VCO周期振荡,该信号是经由一组信号路径组件从VCO接收的,使得由可编程延迟组件接收的信号相对于由所述VCO输出的信号延迟第一信号延迟,该第一信号延迟是由一组信号路径组件引入的;继接收之后,使用可编程延迟组件将信号延迟第二信号延迟;以及继延迟之后,将信号从可编程延迟组件输出到功率放大器PA,第二信号延迟被确定为使得由PA接收的信号相对于由VCO输出的信号延迟至少第一信号延迟和第二信号延迟,以使由PA接收的信号相移对应于VCO周期的整数倍的量。
根据另一组实施例,提供了一种耦合延迟匹配(CDM)系统。该系统包括输入节点、输出节点以及可编程延迟组件。输入节点经由一组信号路径组件与压控振荡器VCO的输出耦合,使得在输入节点接收的信号相对于由VCO输出的信号延迟第一信号延迟,第一信号延迟是由一组信号路径组件引入的,该信号以VCO周期振荡。输出节点与功率放大器(PA)的输入耦合。可编程延迟组件耦合在输入节点和输出节点之间,使得在输出节点输出的信号相对于在输入节点接收的信号延迟第二信号延迟,第二信号延迟是由可编程延迟组件引入的,第二信号延迟被确定为使得引入第一信号延迟和第二信号延迟导致PA信号相对于VCO信号相移对应于VCO周期的整数倍的量。
附图说明
本文中涉及并构成其一部分的附图示出了本公开的实施例。该附图和说明书一起用于解释本发明的原理。
图1示出了说明性发射器系统,作为各实施例的上下文;
图2示出了表示说明性振荡器的品质因子的曲线图;
图3A和图3B分别示出了表示在具有和没有由耦合延迟匹配(coupling delaymatching,CDM)子系统引入的附加延迟的信号路径延迟的曲线图;
图4示出了根据各实施例的说明性自动CDM系统的框图;以及
图5示出了根据各实施例的用于耦合延迟匹配的说明性方法的流程图。
在附图中,相似组件和/或特征可以具有相同的第一参考标记。进一步地,可以通过在该第一参考标记之后跟随第二参考标记来区分相同类型的各种组件,该第二参考标记区分相似组件。只要在说明书中使用了第一参考标记,该描述适用于具有相同第一参考标记的任一相似组件,而与第二参考标记无关。
具体实施方式
在以下描述中,提供了许多具体细节用于透彻理解本发明。然而,本领域技术人员应理解本发明可以在没有这些细节中的一个或多个的情况下实现。在其他示例中,出于简洁的目的,将不描述本领域中已知的特征和技术。
图1示出了说明性发射器系统100,作为各实施例的上下文。发射器系统100包括压控振荡器(VCO)110、功率放大器(PA)140以及耦合在VCO 110和PA 140之间的信号路径155。例如,VCO 110可以接收数据信号102并且可以调制数据信号102以在VCO 110的输出处生成调制信号115。然后,调制信号115可以通过信号路径155,使得其可以由PA 140接收为PA信号135。然后,PA 140可以使用天线150等传输PA信号135。
如所示的,VCO 110包括第一电感器105,PA 140包括第二电感器145。例如,在VCO110中,第一电感器105可以是第一电感-电容(LC)振荡器电路的一部分,其以对应于该LC电路的电感和电容值的特定振荡频率振荡。在VCO 110的上下文中,该振荡频率可以由控制电压进一步控制。例如,该控制电压可以设置为对应于特定振荡频率的特定水平,该控制电压可以由反馈网络(例如,作为锁相环的一部分等)动态地控制以保持期望的振荡频率,该控制电压可以根据具体应用等变化。尽管特别参考VCO 110描述了实施例,但是本文中描述的技术可以用于任何合适的电感振荡器的上下文中(即,不论该振荡器是否是电压控制的)。
在PA 140中,第二电感器145可以是第二LC振荡器电路的一部分。在一些实现中,第二LC振荡器电路的振荡频率对应于由PA 140接收的PA信号135的频率。例如,接收的PA信号135被放大(即,PA 140对PA信号135施加增益),并且用于驱动第二LC振荡器电路中的振荡,以协助经由天线150进行的传输。通常,相对高的电流流过第二电感器145(例如,由PA140对PA信号135施加的增益造成)。
第二电感器145中的高电感器电流可以引起与第一电感器105的磁耦合,如箭头160所示。该磁耦合可以在第一电感器105中感应出电流,该电流可以实际上(effectively)牵引第一电感器105的频率。此牵引在本文中被称为“VCO牵引”,并且通常意在包括振荡频率的牵引和推动。
例如,图2示出了表示诸如VCO 110的说明性振荡器的品质因子的曲线图200。振荡器的品质因子或“Q因子”通常表示振荡器相对于其中心频率(例如,谐振频率)的带宽。具有高Q因子的振荡器倾向于具有围绕其中心频率的较低的带宽,使得其不易受振荡器牵引的影响。曲线图200示出了作为两个说明性振荡器的频率220的函数的阻抗210。为了说明起见,可以以对应于连续分布的百分之五十的置信水平的阻抗水平(例如,相应最大阻抗215水平的0.707倍)来测量各个带宽235。
由线230a表征的第一振荡器具有相对高的Q因子。相应地,第一振荡器显现出相对高的最大阻抗215a以及围绕其中心频率225的相对低的带宽235a。在所示曲线图中,在阻抗水平处测量带宽。由线230b表征的第二振荡器具有相对低的Q因子。相应地,第二振荡器显现出相对低的最大阻抗215b以及围绕其中心频率225(两个振荡器被示出为具有相同的中心频率225)的相对高的带宽235b。在这样的上下文中,第二振荡器很可能更易受VCO牵引的影响。
某些传统方法通常用于减轻VCO牵引。一种传统方法是将PA和VCO隔开足够远,以最小化PA对VCO的磁耦合效应。然而,许多应用不能支持用于这种方法的组件之间的所需距离量,这样的方法在这些应用中是不切实际的。另一种传统方法设法使VCO的振荡频率和PA的振荡频率保持较大间隔。例如,某些发射器包括附加的调制器电路,该调制器电路将从VCO输出的信号重调制到另一频率,使得由PA接收的信号处于远超出VCO的工作频带的频率。通过充分分离该频率,任何磁耦合将不会影响VCO的电感器的振荡。然而,这样的方法可能不是期望的或实际的,例如,在不期望包括附加的调制器电路的情况下(例如,其可能涉及附加的时钟等)和/或在不期望使用不同频率的情况下。此外,即使当使用不同频率时,在这些频率的谐波间可能存在重叠,使得在这些谐波频率下,VCO牵引仍可能由于磁耦合而存在。另一种方法设法确保VCO的振荡频率与PA的振荡频率相同。这样的方法是建立在传统假设的基础上,即当该频率相同时,来自PA的磁耦合应不造成任何VCO牵引,而在该共享频率下,此磁耦合反而可以增强VCO的振荡。
返回图1,如图所示,信号路径155包括一组(即,一个或多个)信号路径组件120,例如缓冲器、滤波器等。在发射器系统100操作期间,每个信号路径组件120可以潜在地将延迟引入信号路径155。如上所述,传统上假设可以通过确保VCO 110的振荡频率与PA 140的振荡频率相同来避免VCO牵引。与此传统假设相反,即使是VCO 110振荡频率与PA 140振荡频率相同(例如,或与被认为是相同足够接近),仍然可能由信号路径155的延迟引起的相位差而引起VCO牵引。
即使信号频率在信号路径155上保持不变,引入到信号路径155的延迟也可以显现为由VCO 110生成的调制信号115(也被称为VCO信号115)间的相移,以及通过来自第二电感器145的磁耦合实际上从PA 140反馈到VCO 110的信号的实例。相应地,在由VCO 110电路产生的第一电感器105中的振荡电流与由磁耦合引起的第一电感器105中的振荡电流之间可以存在相位异步。此异步可以显现为VCO牵引。
如图所示,实施例包括耦合延迟匹配(CDM)子系统130。CDM子系统130的实施例产生附加的信号延迟(除了由一组信号路径组件120引入的延迟之外)到信号路径155中。如本文中所述,附加的信号延迟的量被确定为使得将第一信号延迟和第二信号延迟一起引入到信号路径155中导致由PA 140接收的信号(被称为PA信号135)相对于VCO信号相移对应于VCO周期的整数倍的量。相应地,经由磁耦合(由箭头160表示)反馈的信号的实例也类似地进行相移。由于该附加的延迟,由VCO 110电路产生的第一电感器105中的振荡电流以及由磁耦合感应出的第一电感器105中的振荡电流有效地偏移整数个周期(并且该电流以基本相同的周期振荡),使得在具有减轻的(或没有)VCO牵引的情况下,电流在第一电感器105中有利地加强。
例如,图3A和图3B分别示出了表示在具有和没有由CDM子系统引入的附加延迟的信号路径延迟的曲线图。每个曲线图300示出了VCO信号115和反馈信号325(即,从第二电感器145磁耦合回第一电感器105的信号)的说明性实例的随时间320的振幅310。如图所示,VCO信号115和反馈信号325可以具有相同的频率(或近似相同的频率),并且由于PA140施加的增益,反馈信号325可以具有与VCO信号115不同(例如,通常更大)的振幅。
首先转到图3A,曲线图300a仅示出了由一组信号路径组件120引起的上述第一延迟330。如图所示,第一延迟330通常对应于VCO信号115的振荡周期(以及反馈信号325的振荡周期)的很小的一部分。如上所述,CDM子系统130用于引入附加的延迟。转到图3B,曲线图300b示出了第一延迟330以及由说明性CDM子系统130引入的附加的第二延迟340。如图所示,CDM子系统130可以被配置,使得第一延迟330和第二延迟340合在一起近似地对应于VCO信号115(以及反馈信号325)的周期(或N个周期,其中N是整数)。
图4示出了根据各实施例的说明性自动耦合延迟匹配(CDM)系统400的框图。CDM系统400可以是图1的CDM子系统130的实现。为了上下文起见,CDM系统400被示出为位于图1的信号路径155的节点125和节点135之间,从而CDM系统400(在节点125处)接收由一组信号路径组件120输出的信号,并将信号(PA信号135)输出到PA 140。尽管如此示出,但是这并不旨在限制实施例的位置或操作,并且实施例可以替代地以具有类似效果的其他配置来实现。例如,CDM系统400可以耦合在图1的节点115和节点125之间。在这样的配置中,CDM系统400可以接收VCO信号115,引入第二信号延迟,并在节点125处将已延迟的信号传递给一组信号路径组件120(即,一组信号路径组件120然后可以在将具有第一和第二延迟的信号传递到PA 140之前引入第一信号延迟)。
如图所示,CDM系统400可变延迟组件410和延迟控制器420。可变延迟组件410用于引入上述第二信号延迟。在一些实现中,可变延迟组件410是可编程延迟放大器(例如,射频放大器),其经由延迟控制器420编程以产生第二信号延迟。例如,在(例如,图1的发射器系统100的)仿真、台架测试、操作期间或任何其他的合适时间,可以确定适当的第二信号延迟。可以将确定的延迟编程到(例如,硬编码、软编码等)延迟控制器420,延迟控制器420将可变延迟组件410配置为将第二信号延迟引入到信号路径155中。在某些实现中,可变延迟组件410和延迟控制器420被集成为单个组件。例如,延迟控制器420可以实现为与可变延迟组件410耦合的一组可调节电路组件,从而延迟控制器420设置可变延迟组件410的延迟参数。
在一些实例中,工程、温度和/或其他因素的变化可能会阻碍静态编程可变延迟组件410的尝试。在其他实例中,可以调整VCO 110的振荡频率和/或发射器环境的其他参数,使得简单的、静态编程的延迟设置可能不可用于特定应用。例如,在可变频率振荡器、可调谐发射器等的上下文中,VCO 110的振荡频率很可能随时间变化,这可能会影响VCO信号115和磁耦合的反馈信号间的相移量。
相应地,各实施例包括支持可变延迟组件410的非静态编程的组件。在一些这样的实施例中,延迟控制器420用于接收指令,通过该指令改变由可变延迟组件410引入的延迟的量。例如,延迟控制器420和/或可变延迟组件410可以包括一个或多个可变电流源、一个或多个可变电容器等,并且调整一个或多个电流和/或电容可以产生对第二信号延迟的调整。可以以任何合适的方式来接收该指令,例如通过一个或多个数字或模拟信号或电平改变。
在其他这样的实施例中,CDM系统400包括查找表(lookup table,LUT)430。LUT430可以存储有多个可选择的延迟设置。例如,在仿真、测试期间或任何合适时间,可以针对多个条件(例如,多个过程、电压、温度或其他这样的条件;多个频率设置或其他这样的条件等)确定多个延迟设置选项。这样的设置选项中的一些或全部可以存储到LUT 430。在检测到某些条件后(例如,检测特定条件,接收来自一个或多个人工或自动系统的信令等),延迟控制器420可以选择存储在LUT 430中的设置选项中的适当的一项,并且设置选项中所选的一项可以用于将可变延迟组件410配置为引入对应于所检测到的条件的期望的第二信号延迟。
在其他这样的实施例中,CDM系统400进一步包括延迟检测器440。延迟检测器440的实施例(例如,直接地或间接地)检测PA信号135和VCO信号115之间(或VCO信号115和磁耦合反馈信号之间)的相位延迟。由延迟检测器440检测到的相位延迟可以被延迟控制器420用于动态地将可变延迟组件410配置为引入对应于检测到的相位延迟的量的第二信号延迟。在一些实施例中,延迟检测器440是动态反馈系统的一部分,使得延迟检测器440动态地检测条件的改变,并且响应于检测到的条件的改变,第二信号延迟被动态地调整。
在一些这样的实现中,延迟检测器440可以将测试信号(例如,信标信号、具有已知数据或其他属性的信号等)注入到信号路径155,随后接收测试信号(例如通过从遍历信号路径155的其他信号解析注入的信号),然后延迟检测器440可以检测注入的测试信号实例和接收的测试信号实例之间的相位延迟。这样的技术可以与其他技术结合。例如,该测试信号方法可以被延迟检测器440用于动态地或周期性地检查操作条件的改变(例如,或者作为启动例程,测试例程,跨温度变化等的一部分),并且检测到的改变可以驱动延迟控制器420对LUT 430中存储的选项的选择。
包括上述那些CDM系统的CDM系统可以用于执行各种方法。图5示出了根据各实施例的用于耦合延迟匹配的说明性方法500的流程图。方法500的实施例通过由可编程的延迟组件接收信号开始于阶段508。接收的信号以VCO周期振荡。在一些情况下,可以经由一组信号路径组件从压控振荡器(VCO)接收该信号,并且由可编程延迟组件接收的信号相对于由VCO输出的信号延迟了第一信号延迟,该第一信号延是由一组信号路径组件引入的。在其他情况下,可以从VCO接收该信号,并且随后信号被延迟由一组信号路径组件引入的第一信号延迟。继阶段508的接收之后,在阶段512,实施例可以使用可编程延迟组件将信号延迟第二信号延迟。然后,继该延迟之后,在阶段516,该信号可以从可编程延迟组件输出到功率放大器。
在一些实施例中,方法500通过确定第二信号延迟开始于阶段504。如本文中所述,可以以这样的方式确定第二信号延迟:使得由功率放大器接收的信号相对于由VCO输出的信号延迟至少第一信号延迟和第二信号延迟,以使其相移对应于VCO周期的整数倍的量。在一些这样的实施例中,(例如,在接收前)根据该确定编程可编程延迟组件,使得第二信号延迟是响应于阶段504的检测引入的。其他这样的实施例可以(例如,直接地或间接地)监测VCO的电感器的振荡和PA的电感器的振荡之间的相位延迟,并且可以响应于该监测动态地控制第二信号延迟以使相位延迟保持在对应于VCO周期的整数倍的量。其他这样的实施例可以以任何合适的方式检测相位延迟。例如,实施例可以通过将测试信号注入信号路径,随后从信号路径接收测试信号,并检测注入的测试信号和接收的测试信号之间的相位延迟(即,作为直接检测PA信号和VCO信号间的相位延迟的模拟),来检测PA信号和VCO信号之间的相位延迟。在这样的实施例中,可以根据检测的相位延迟设置第二信号延迟,使得阶段512的延迟响应于该确定和设置来进行。
应理解,当元件或组件在本文中被称为“连接到”或“耦合到”其他元件或组件时,其可以连接或耦合到该其他元件或组件,或者也可以存在介于中间的元件或组件。与之相对的,当元件或组件被称为“直接连接到”或“直接耦合到”另一元件或组件时,它们之间不存在介于中间的元件或组件。应理解,尽管属于“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、组件,这些元件、组件不应被这些属于限制。这些属于仅用于将一个元件、组件与另一个元件、组件区分开。因此,在不脱离本发明教导的情况下,本文中讨论的第一元件、第一组件可以被称为第二元件、第二组件。如本文中使用的,术语“逻辑低”、“低状态”、“低电平”、“逻辑低电平”、“低”或“0”可以交互换使用。术语“逻辑高”、“高状态”、“高电平”、“逻辑高电平”、“高”或“1”可以互换使用。
如本文中所使用,术语“一”、“一个”和“该”可以包括单数和复数引用。应进一步理解,当在本说明书中使用时,术语“包括”、“包含”、“具有”以及它们的变体指代所述的特征、步骤、操作、元件和/或组件,但不排除一个或多个其他特征、步骤、操作、元件、组件及其组合的存在或添加。与之相对的,当在本说明书中使用时,术语“由……组成”指代所述的特征、操作、元件和/或组件,并排除附加的特征、步骤、操作、元件和/或组件。此外,如本文中所使用,术语“和/或”可以指代并包含列出的项目中的一个或多个的任何可能的组合。
虽然本文中参考说明性实施例描述了本发明,但是该描述并不旨在以限制意义来解释。相反的,说明性实施例的目的是使本领域技术人员更好地理解本发明的精神。为了不使本发明的范围模糊不清,公知过程或制造技术的许多细节被省略。参考本说明书后,说明性实施例以及其他实施例的各种修改对于本领域技术人员将是显而易见的。因此,本申请旨在包含任何这样的修改。
此外,可以有利地使用本发明的优选实施例的部分特征,而无需相应地使用其他特征。因此,前面的描述应被理解为仅是对本发明的原理的说明,而非对其进行限制。本领域技术人员将理解落入本发明的范围内的上述实施例的变体。所以,本发明不限于上文讨论的特定实施例和图示,而是由所附权利要求及其等同物限制。
Claims (20)
1.一种发射器系统,包括:
压控振荡器VCO,具有与VCO输出耦合的第一电感器,使得在所述VCO输出处生成的VCO信号根据所述第一电感器的振荡以VCO周期振荡;
功率放大器PA,具有与PA输入耦合的第二电感器,使得所述第二电感器根据在所述PA输入处接收的PA信号的振荡以PA周期振荡;以及
信号路径,耦合在所述VCO输出和所述PA输入之间,使得所述PA周期基本上是所述VCO周期,所述信号路径包括:
一组信号路径组件,在所述VCO输出和所述PA输入之间引入第一信号延迟;
耦合延迟匹配CDM子系统,耦合至所述一组信号路径组件的输出,用于在所述VCO输出和所述PA输入之间生成第二信号延迟,所述第二信号延迟被确定为使得将所述第一信号延迟和所述第二信号延迟引入所述信号路径,导致所述PA信号相对于所述VCO信号相移对应于所述VCO周期的整数倍的量。
2.根据权利要求1所述的发射器系统,其中所述CDM子系统包括用于生成所述第二信号延迟的可变延迟组件。
3.根据权利要求2所述的发射器系统,其中所述可变延迟组件是编程为生成所述第二信号延迟的可编程延迟射频放大器。
4.根据权利要求2所述的发射器系统,其中所述CDM子系统还包括:
查找表,其上存储有多个可选择延迟设置;以及
延迟控制器,与所述查找表和所述可变延迟组件耦合,所述延迟控制器用于接收设置指令、根据所述设置指令从所述查找表中检索所述可选择延迟设置中的一个、并且通过应用所述可选择延迟设置中的所述检索到的一个来配置所述可变延迟组件生成所述第二信号延迟。
5.根据权利要求2所述的发射器系统,其中所述CDM子系统还包括:
延迟检测器,用于检测所述PA信号和所述VCO信号之间的相位延迟;以及
延迟控制器,与所述延迟检测器和所述可变延迟组件耦合,所述延迟控制器用于将所述可变延迟组件配置为根据所述检测到的相位延迟生成所述第二信号延迟。
6.根据权利要求5所述的发射器系统,其中:
所述延迟检测器动态地检测所述PA信号和所述VCO信号之间的所述相位延迟;并且
所述延迟控制器动态地将所述可变延迟组件配置为响应于所述动态地检测到的相位延迟生成所述第二信号延迟。
7.根据权利要求5所述的发射器系统,其中:
所述延迟检测器通过将测试信号注入所述信号路径,随后从所述信号路径接收所述测试信号,并检测所述注入的测试信号和所述接收的测试信号之间的相位延迟,来检测所述PA信号和所述VCO信号之间的所述相位延迟。
8.根据权利要求1所述的发射器系统,其中所述一组信号路径组件是单个组件。
9.一种用于耦合延迟匹配的方法,所述方法包括:
由可编程延迟组件接收信号,所述信号以压控振荡器VCO周期振荡,所述信号是经由一组信号路径组件从VCO接收的,使得由所述可编程延迟组件接收的所述信号相对于由所述VCO输出的信号延迟第一信号延迟,所述第一信号延迟是由所述一组信号路径组件引入的;
继所述可编程延迟组件接收所述信号之后,使用所述可编程延迟组件将所述信号延迟第二信号延迟;以及
继所述可编程延迟组件将所述信号延迟所述第二信号延迟之后,将所述信号从所述可编程延迟组件输出到功率放大器PA,
所述第二信号延迟被确定为使得由所述PA接收的信号相对于由所述VCO输出的信号延迟至少所述第一信号延迟和所述第二信号延迟,以使由所述PA接收的信号相移对应于所述VCO周期的整数倍的量。
10.根据权利要求9所述的方法,还包括:
确定所述第二信号延迟;以及
在所述可编程延迟组件接收所述信号之前,根据所述确定对所述可编程延迟组件进行编程。
11.根据权利要求9所述的方法,还包括:
监测所述VCO的电感器的振荡和所述PA的电感器的振荡之间的相位延迟;以及
响应于所述监测,动态地控制所述第二信号延迟,以使所述相位延迟保持在对应于所述VCO周期的整数倍的所述量。
12.根据权利要求9所述的方法,还包括:
通过以下方式检测所述PA信号和所述VCO信号之间的相位延迟:
将测试信号注入耦合在所述VCO输出和所述PA输入之间的信号路径;
随后从所述信号路径接收所述测试信号;以及
检测所述注入的测试信号和所述接收的测试信号之间的所述相位延迟;以及
根据所述检测到的相位延迟设置所述第二信号延迟。
13.一种耦合延迟匹配CDM系统,包括:
输入节点,经由一组信号路径组件与压控振荡器VCO的输出耦合,使得在所述输入节点接收的信号相对于由所述VCO输出的信号延迟第一信号延迟,所述第一信号延迟是由所述一组信号路径组件引入的,在所述输入节点接收的所述信号以VCO周期振荡;
输出节点,与功率放大器PA的输入耦合;以及
可变延迟组件,耦合在所述输入节点和所述输出节点之间,使得在所述输出节点输出的信号相对于在所述输入节点接收的所述信号延迟第二信号延迟,所述第二信号延迟是由所述可变延迟组件引入的,
所述第二信号延迟被确定为使得引入所述第一信号延迟和所述第二信号延迟导致PA信号相对于VCO信号相移对应于所述VCO周期的整数倍的量。
14.根据权利要求13所述的CDM系统,其中所述可变延迟组件是预编程以生成所述第二信号延迟的可编程延迟射频放大器。
15.根据权利要求13所述的CDM系统,还包括:
查找表,其上存储有多个可选择延迟设置;以及
延迟控制器,与所述查找表和所述可变延迟组件耦合,所述延迟控制器用于接收设置指令、根据所述设置指令从所述查找表中检索所述可选择延迟设置中的一个、并且通过应用所述可选择延迟设置中的所述检索到的一个来配置所述可变延迟组件生成所述第二信号延迟。
16.根据权利要求13所述的CDM系统,还包括:
延迟检测器,用于检测所述PA信号和所述VCO信号之间的相位延迟;以及
延迟控制器,与所述延迟检测器和所述可变延迟组件耦合,所述延迟控制器用于将所述可变延迟组件配置为根据所述检测到的相位延迟生成所述第二信号延迟。
17.根据权利要求16所述的CDM系统,其中:
所述延迟检测器动态地检测所述PA信号和所述VCO信号之间的所述相位延迟;并且
所述延迟控制器动态地将所述可变延迟组件配置为生成响应于所述动态地检测到的相位延迟的所述第二信号延迟。
18.根据权利要求16所述的CDM系统,其中:
所述延迟检测器通过将测试信号注入耦合在所述VCO输出和所述PA输入之间的信号路径,随后从所述信号路径接收所述测试信号,并检测所述注入的测试信号和所述接收的测试信号之间的相位延迟,来检测所述PA信号和所述VCO信号之间的所述相位延迟。
19.根据权利要求13所述的CDM系统,其中所述可变延迟组件的延迟是通过调整控制电流来改变的。
20.根据权利要求13所述的CDM系统,其中所述可变延迟组件的延迟是通过调整负载电容器的电容来改变的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/214,038 | 2018-12-08 | ||
US16/214,038 US10574186B1 (en) | 2018-12-08 | 2018-12-08 | Voltage controlled oscillator pulling reduction |
PCT/CN2019/094607 WO2020113953A1 (en) | 2018-12-08 | 2019-07-03 | Voltage controlled oscillator pulling reduction |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110476352A CN110476352A (zh) | 2019-11-19 |
CN110476352B true CN110476352B (zh) | 2023-06-27 |
Family
ID=68516963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980001563.3A Active CN110476352B (zh) | 2018-12-08 | 2019-07-03 | 压控振荡器牵引的减轻 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110476352B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12028024B2 (en) * | 2019-12-06 | 2024-07-02 | Silicon Laboratories Inc. | System and method of mitigating interference caused by coupling from power amplifier to voltage-controlled oscillator |
US11159186B2 (en) | 2020-01-09 | 2021-10-26 | Shenzhen GOODIX Technology Co., Ltd. | Transmitter with compensation of VCO pulling |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6321074B1 (en) * | 1999-02-18 | 2001-11-20 | Itron, Inc. | Apparatus and method for reducing oscillator frequency pulling during AM modulation |
EP2503699A1 (en) * | 2011-03-21 | 2012-09-26 | Research In Motion Limited | Electronic device with VCO pulling compensation circuit for an input baseband signal and associated methods |
CN105871389A (zh) * | 2016-04-07 | 2016-08-17 | 杭州中科微电子有限公司 | 一种电流型发射机结构 |
CN107332523A (zh) * | 2017-06-09 | 2017-11-07 | 中山大学 | 一种抑制频率牵引效应的功率放大器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3858021B2 (ja) * | 2003-12-26 | 2006-12-13 | 松下電器産業株式会社 | 変調器、半導体集積回路、有線および無線通信装置 |
KR100689837B1 (ko) * | 2005-08-02 | 2007-03-08 | 삼성전자주식회사 | 지연 동기 회로 |
US20120244824A1 (en) * | 2007-02-12 | 2012-09-27 | Texas Instruments Incorporated | Minimization of rms phase error in a phase locked loop by dithering of a frequency reference |
US20100283665A1 (en) * | 2009-05-05 | 2010-11-11 | Imran Bashir | Mitigation of RF Oscillator Pulling through Adjustable Phase Shifting |
US20140191812A1 (en) * | 2013-01-09 | 2014-07-10 | Broadcom Corporation | Integrated circuit with calibrated pulling effect correction |
US9628308B2 (en) * | 2014-10-30 | 2017-04-18 | Mediatek Inc. | Circuit, communication unit and method for VCO frequency adjustment |
-
2019
- 2019-07-03 CN CN201980001563.3A patent/CN110476352B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6321074B1 (en) * | 1999-02-18 | 2001-11-20 | Itron, Inc. | Apparatus and method for reducing oscillator frequency pulling during AM modulation |
EP2503699A1 (en) * | 2011-03-21 | 2012-09-26 | Research In Motion Limited | Electronic device with VCO pulling compensation circuit for an input baseband signal and associated methods |
CN105871389A (zh) * | 2016-04-07 | 2016-08-17 | 杭州中科微电子有限公司 | 一种电流型发射机结构 |
CN107332523A (zh) * | 2017-06-09 | 2017-11-07 | 中山大学 | 一种抑制频率牵引效应的功率放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN110476352A (zh) | 2019-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10651793B1 (en) | Voltage controlled oscillator pulling reduction | |
US7755443B2 (en) | Delay-based modulation of RF communications signals | |
US7940129B1 (en) | Low KVCO phase-locked loop with large frequency drift handling capability | |
EP1583220B1 (en) | An oscillating circuit having a noise reduction circuit | |
CN110476352B (zh) | 压控振荡器牵引的减轻 | |
WO2020215619A1 (en) | Post-compensation for crystal oscillator thermal drift | |
EP2384546B1 (en) | Phase-locked loop | |
US7728679B2 (en) | Calibration of voltage controlled oscillators | |
JP2010119074A (ja) | 制御回路 | |
US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
KR20190134474A (ko) | 가변 듀티 사이클을 갖는 기준 발진기, 기준 발진기를 갖는 주파수 합성기 및 신호 수신기 | |
JP2011009849A (ja) | Pll周波数シンセサイザ | |
US8179294B2 (en) | Apparatus and method for the calibration of delta-sigma modulators | |
US10205455B2 (en) | Universal oscillator | |
US7391275B2 (en) | Circuits and methods for a ring oscillator with adjustable delay and/or resonator tank stage | |
US7911283B1 (en) | Low noise oscillator and method | |
US20230188314A1 (en) | Multi-phase clock signal generation circuitry | |
US10461758B2 (en) | Ring oscillator having a flat frequency characteristic curve | |
US20190097577A1 (en) | Multi-Stage Oscillator with Current Voltage Converters | |
US10629755B1 (en) | Staggered-bias varactor | |
US11689207B1 (en) | Wide frequency range voltage controlled oscillators | |
JP5777700B2 (ja) | レベルシフタを備えたループフィルタバッファ | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
JP2008301410A (ja) | 発振回路 | |
CN105450222A (zh) | 一种vco摆幅自动校准的电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |