CN104126283A - 时钟恢复的频率偏移的自动检测和补偿 - Google Patents

时钟恢复的频率偏移的自动检测和补偿 Download PDF

Info

Publication number
CN104126283A
CN104126283A CN201380010030.4A CN201380010030A CN104126283A CN 104126283 A CN104126283 A CN 104126283A CN 201380010030 A CN201380010030 A CN 201380010030A CN 104126283 A CN104126283 A CN 104126283A
Authority
CN
China
Prior art keywords
coupled
frequency
output
phase
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380010030.4A
Other languages
English (en)
Inventor
X·孔
Z·朱
N·V·丹恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104126283A publication Critical patent/CN104126283A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Abstract

用于在点对点通信中对频率偏移进行自动检测和补偿的系统和方法。一种突发模式时钟和数据恢复(CDR)系统包括以第一频率接收的输入数据以及以第二频率操作的参考时钟。包括第一选通压控振荡器(GVCO)的主锁相环(PLL)被配置成将参考时钟的相位与输入数据的相位对齐并且提供相位误差信息和经恢复的时钟。由经恢复的时钟来控制第二GVCO以对输入数据进行采样。包括从第二GVCO到主PLL的反馈路径的频率对齐环路被配置成使用相位误差信息来校正第一频率和第二频率之间的频率偏移。在第二实施例中主PLL的时钟被供给由相位误差信息控制的内插器。

Description

时钟恢复的频率偏移的自动检测和补偿
公开领域
所公开的各实施例涉及点对点通信中的时钟恢复和同步。更具体地，各示例性实施例涉及检测发射机端和接收机端处的时钟之间的频率偏移以及发射机/接收机系统内的频率偏移并且自动补偿该频率偏移。
背景
一般而言，点对点数据通信将要求时钟/数据频率在发射机端和接收机端之间要同步。例如，参考图1A，通过发射机101和接收机102来解说单向发射机-接收机系统100。数据在信道103中传送。发射机101以从参考时钟105导出的频率来操作，而接收机102以从参考时钟106导出的频率来操作。尽管在理想情形情景中，参考时钟105和106两者将以相同频率F振荡，但这一理想情形场景由于系统100的设计和制造中固有的工艺变动是很少实现的。相应地，参考时钟105可以数据103被传送的参考频率F+ΔF来操作，而接收机端处的参考时钟106可以参考频率F来操作，其中ΔF可以是正值或负值。这一变动或偏移ΔF会阻止接收机102处接收到的数据103在接收机端处完全同步。在高速数据通信中，即便是微小的ΔF值也可能导致高的比特误码率，而这可能是无法接受的。
在如图1B的系统110中所解说的采用收发机111和112的双向通信中同样可见以上问题。如所示出的，收发机111(包括发射机TX1和接收机RX1)处的参考时钟115可以频率F+ΔF来操作，而收发机112(包括发射机TX2和接收机RX2)处的参考时钟116可以频率F来操作。从而，从收发机111传达到112的数据113以及从收发机112传达到111的数据114将遭受非完全同步。
在系统100和110两者中，由于使用分开的时钟作为数据通信两端处的参考时钟，用于同步的已知技术(诸如具有嵌入式时钟的数据传输)是低效的并且由于频率偏移ΔF招致昂贵的设计成本。此外，以上所提及的参考时钟易于遭受由老化、温度变动等引起的频率漂移(其可进一步加剧频率偏移)。频率偏移可通过降低时钟抖动的容差边界来进一步使系统性能和比特误码率降级。从而，频率偏移可能导致与数据传输和接收相关联的质量和成本的显著降级。
现在参照图2A-2C，解说了用于对抗频率偏移效应的常规技术，并且将通过参考附图来讨论它们的缺点。首先，图2A解说了基于锁相环(PLL)的闭环模拟时钟和数据恢复(CDR)系统200。系统200可被集成在接收机端处(诸如系统100的接收机102或系统110的收发机111和112)以便将收到数据(诸如103、113或114)与本地参考时钟同步。在系统200中，收到的数据(输入数据)是模拟非归零(NRZ)信号，其是对相位检测器202的输入。相位检测器202跟踪NRZ输入数据的相位并且生成去往频率变换器203的信号Up(向上)和Dn(向下)，频率变换器203进而生成穿过低通滤波器204并且到达压控振荡器(VCO)205的响应。VCO 205的输出被反馈至相位检测器202以完成环路207。环路207形成PLL，PLL帮助将本地参考时钟的相位与输入数据的相位对齐，从而在VCO 205的输出处生成经恢复的时钟。经恢复的时钟可由缓冲器206缓冲并且被采样器201用来对输入数据进行采样以生成经恢复的数据。系统200在其应用中是过时的，因为其主要在模拟域中被配置。此外，尽管由环路207形成的PLL帮助相位对齐，但它无法有助于将输入数据的频率与本地参考时钟的频率同步。因此，系统200在克服频率偏移的上述缺点方面并不是有效的。
现在参考图2B，解说了基于相位内插器(PI)的闭环数字CDR系统210。在系统210中，以频率Fref来操作的本地参考时钟与主PLL(MPLL)218中的数据相位对齐。处于频率Fref的参考时钟穿过MPLL 218并且被馈送至相位内插器(PI)217。PI 217还接收来自CDR环路219的另一输入，CDR环路219包括开关式(bang-bang)相位检测器(！！PD)214、数字环路滤波器214、Σ-Δ调制器215以及解码器216。与系统200相比，开关式相位检测器213生成二进制数字输出向上(Up)和向下(Down)，这有助于将系统210的CDR方案带入数字域。使用环路CDR 219(尤其是Σ-Δ调制器215和解码器216)，经恢复时钟的相位信息被馈送至PI 217，藉由此PI 217使用相位信息连同从MPLL 218导出的参考时钟频率来改变经恢复时钟的相位。收到数据(输入数据)被馈送通过均衡器211，均衡器211的模拟数据输出被采样器212使用来自PI 217的相位输入进行采样，这使得采样器212能够在正确的位置并且在正确的时间对输入数据进行采样。然而，如果输入数据的频率和Fref具有频率偏移，则CDR环路219将不是有效的。此外，如果频率偏移是高的，则CDR环路219的组件块将严重负担过重，从而导致系统210的性能降级。
现在参考图2C，解说了常规突发模式开环CDR系统220。系统220被配置成用于收到数据(输入数据)，收到数据可伴随有由于诸如信道交换等事件引起的暂停的突发地来接收。以频率Fref来操作的本地参考时钟被输入到相位频率检测器(PFD)221，其向频率变换器(CP)222输出向上/向下信号。与系统200类似，频率跟踪块229包括由PFD 221、CP 222、滤波器223、共享GVCO 224和分频器225形成的PLL。共享GVCO 224与系统200的VCO 205的不同之处在于其包括选通的VCO(GVCO)。GVCO可被配置成选通VCO，从而实现由边沿或电平触发的选通信号进行控制。分频器225被配置成对共享GVCO 225的频率输出进行N分频以便使相位差降低，其中N可以是合适选择的整数或分数。因而在点226处从频率跟踪块229的PLL恢复的时钟被用来控制副本GVCO 227。
在理想情形中，副本GVCO 227将被设计成与共享GVCO 224相同，以使得副本GVCO 112的振荡可以匹配稳定状态下共享GVCO 224的振荡。然而，片上波动和工艺变动可能导致与这一理想情形的微小偏离，从而导致在共享GVCO 224和副本GVCO227的振荡频率之间出现频率偏移ΔF2。这一频率偏移ΔF2可能是除可能已经存在于收到的数据(输入数据)和Fref之间的频率偏移之外的频率偏移。
继续参考图2C，由副本GVCO 227对输入数据进行采样以生成经恢复时钟，该经恢复时钟控制D触发器(DFF)228的时钟输入。随后可以由DFF 228对作为串行数据接收的输入数据进行串并行转换以生成输出(经恢复的数据)。然而，由于以上提及的非理想情形，频率偏移ΔF和ΔF2可能导致系统220的误差和性能降级。此外，也取决于频率偏移ΔF和ΔF2的系统220的抖动容差也将相应地降低。
因此，可以看到，在上述常规CDR系统200、210和220中的每一系统中，不足以解决与频率偏移有关的问题。其它已知技术使用昂贵的高质量晶体振荡器来试图改善参考时钟的准确性，但这可能得到过高的成本并且仍然是不足的。寻求将估算的频率偏移纳入到定制的参考时钟内以便补偿频率偏移的一些定制设计在本领域内也是已知的。然而，这样的定制设计的准确性随着传输频率的增大而严重降低。
因此，在本领域中存在对能够克服与频率偏移相关联的上述问题的CDR系统的需要。
发明内容
本发明的各示例性实施例涉及用于对点对点通信中的频率偏移进行自动检测和补偿的系统和方法。
例如，一示例性实施例涉及一种突发模式时钟和数据恢复(CDR)系统，包括：以第一频率接收的输入数据；以第二频率操作的参考时钟；包括第一选通压控振荡器(GVCO)的主锁相环(PLL)，用以将参考时钟的相位与输入数据的相位对齐，并且提供相位误差信息和经恢复的时钟；第二GVCO，其由经恢复的时钟控制以对输入数据进行采样；以及频率对齐环路，包括从第二GVCO到主PLL的反馈路径以使用相位误差信息来校正第一频率和第二频率之间的频率偏移。
另一示例性实施例涉及一种基于相位内插器(PI)的数字时钟和数据恢复(CDR)系统，包括：以第一频率接收的输入数据；以第二频率操作的参考时钟；主锁相环(PLL)，用于将参考时钟的相位和输入数据的相位对齐；耦合到主PLL的输出的相位内插器；以及频率对齐环路，其包括从相位内插器到主PLL的反馈路径以校正第一频率和第二频率之间的频率偏移。
另一示例性实施例涉及时钟和数据恢复(CDR)系统，包括：以第一频率接收的输入数据；以第二频率操作的参考时钟；用于检测输入数据和参考时钟之间的相位误差信息的装置；用于使用所检测的相位误差信息来检测第一频率和第二频率之间的频率偏移的装置；以及用于消除该频率偏移的装置。
另一示例性实施例涉及一种在接收机处执行时钟和数据恢复的方法，该方法包括：以第一频率从发射机接收输入数据；基于接收机中集成的参考时钟以第二频率来操作接收机；检测输入数据和参考时钟之间的相位误差信息；使用所检测的相位误差信息来检测第一频率和第二频率之间的频率偏移；以及消除该频率偏移以使第一频率和第二频率同步。
另一示例性实施例涉及一种配置突发模式时钟和数据恢复(CDR)系统的方法，该方法包括：以第一频率接收输入数据；以第二频率操作参考时钟；配置包括第一选通压控振荡器(GVCO)的主锁相环(PLL)以将参考时钟的相位与输入数据的相位对齐，并且提供相位误差信息和经恢复的时钟；配置第二GVCO，其由经恢复的时钟控制以对输入数据进行采样；以及配置频率对齐环路，其包括从第二GVCO到主PLL的反馈路径以使用相位误差信息来校正第一频率和第二频率之间的频率偏移。
另一示例性实施例涉及一种配置基于相位内插器(PI)的数字时钟和数据恢复(CDR)系统的方法，该方法包括：以第一频率接收输入数据；以第二频率操作参考时钟；配置主锁相环(PLL)以将参考时钟的相位和输入数据的相位对齐；将相位内插器耦合到主PLL的输出；以及配置频率对齐环路，其包括从相位内插器到主PLL的反馈路径以校正第一频率和第二频率之间的频率偏移。
附图简述
给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1A解说了单向发射机-接收机系统100。
图1B解说了双向收发机系统110。
图2A解说了基于PLL的闭环模拟CDR系统200。
图2B解说了基于PI的闭环数字CDR系统210。
图2C解说了突发模式开关CDR系统220。
图3解说了包括根据各示例性实施例来配置的频率对齐环路的突发模式CDR系统300。
图4解说了包括根据各示例性实施例来配置的频率对齐环路的基于PI的数字CDR系统400。
图5解说了其中可有利地采用本公开的实施例的示例性无线通信系统500。
图6是解说根据各示例性实施例的配置突发模式时钟和数据恢复(CDR)系统的操作流程的流程图。
详细描述
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例并不必然被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
各示例性实施例包括用于在点对点数据通信中对频率偏移进行低成本的自动检测以及对频率偏移进行准确且自动的补偿以使误差最小化的系统。各实施例可集成到包括用于接收机、收发机等中的CDR的串行化器-串并行转换器(SerDes)架构的系统中。
参考图3，解说了根据各示例性实施例来配置的突发模式CDR系统300。在呈现对系统300的配置的详细描述之前，一般地要注意到，与图2C的常规突发模式CDR系统200相比，系统300包括附加的频率对齐环路360。更具体地，在系统220中，在共享GVCO 224与副本GVCO 224之间不存在环路连接(即存在开环)。另一方面，在系统300中，在MPLL块324与副本GVCO 322之间提供频率对齐环路360。如下文将进一步说明的，频率对齐环路360消除或实质上减少频率偏移，诸如如上所述的ΔF和ΔF2。
继续参考图3，系统300可被纳入到接收机339中，接收机339可从发射机338接收输入数据340。发射机338可按从参考时钟336导出的频率F+ΔF来操作。数据340可以首先被输入到均衡器302。均衡器302可被配置成使数据340的高频部分比低频部分放大更多，以便补偿在发射机338和接收机339之间承载数据340的通信信道的低通行为。均衡器302的输出随后可以被馈送进入边沿检测器306，边沿检测器306被配置成检测数据转换的上升沿/下降沿。如所示的，均衡器302的输出还被馈送进入相位对齐块304，藉由此进入相位对齐环路350。
相位对齐环路350可以补偿和校正均衡器302的输出到采样器310的数据输入的相位与时钟输入到采样器310的相位之间的本地相位偏移。相位对齐环路350可以使用相位误差信息来协助频率对齐环路360的操作，以便校正频率偏移，诸如发射机338和接收机339之间的ΔF以及由于接收机339内本地生成的频率失配造成的ΔF2。
必须注意到，相位对齐环路350可被启用以设置初始条件，并且之后在稳定状态中，相位对齐环路350可被禁用。如所示的，相位对齐环路350至少包括相位对齐块304、线性相位检测器(PD)308、模数(A2D)转换器318、数字环路滤波器(DLF)312、积分器Σ314以及控制编码块316。另外，相位对齐环路350还可包括分支，该分支包括馈送进入DLF 312的支路的频率检测器320。DLF 312可包括如所示出的加法器和积分器，加法器和积分器是本领域公知的并且在此处将不再详细描述。在所解说的配置中，相位对齐环路350的各种上述组件可以形成PLL以在初始条件期间或者在诸如信道切换之类的转换期间将收到数据流322的相位与副本GVCO 322的振荡对齐。之后，一旦达成相位对齐，相位对齐环路350可以是不必要的，并且相位对齐环路350可被禁用或者从频率对齐环路360解耦合。
现在转向频率对齐环路260，其中的各组件可被配置成补偿频率偏移ΔF和ΔF2。以频率F操作的接收机339的参考时钟334可以是嵌入在与系统300相同的芯片上的本地参考时钟。该参考时钟334可驱动被指为324的块，块324可包括包含GVCO的主PLL(MPLL)。换言之，块324可包括与如所示的系统220的频率跟踪块229中相似的逻辑。如先前所提及的，系统300显著不同于常规系统200的地方在于：系统300中的去往副本GVCO 322的连接从副本GVCO 322的输出环回以反馈进入具有GVCO的主PLL块324。
因而，具有GVCO的主PLL 224可以控制副本GVCO 322的频率。然而，由于频率对齐环路360，可能存在于具有GVCO的主PLL 324与副本GVCO 322之间的任何频率偏移可被自动补偿。换言之，频率对齐环路360消除了或实质上减少了频率偏移ΔF2。现在将描述频率对齐环路360的各种其它所解说的块。
现在转向Σ-Δ调制器(SDM)326，Σ-Δ(ΣΔ)调制涉及将高分辨率的模拟信号输入转换成较低分辨率的数字信号输出并且用二进制逻辑来编码该数字信号输出。该转换可使用误差反馈来完成，其中可以使用输入和输出信号之差来改善转换。经编码数字信号输出可因而为块324的PLL提供分频因子(类似于系统220的分频器225)。去往SDM 326的模拟信号输入可以从加法器328获取，加法器328可以将低通滤波器LPF 330的输出与外部频率设置控制342相组合。将注意到，SDM 326可以是常规接收机架构中预先存在的块，并且因此在各示例性实施例中包括如所示出的SDM 326将不会招致配置系统300时的附加成本。
现在参考低通滤波器LPF 330，LPF 330可被配置成将频率对齐环路360中的频率范围限制于较小的频带。阈值块332可以可任选地耦合到LPF 330。阈值块332可以限制将被补偿的最小频率偏移ΔF。换言之，阈值块332可以定义容差水平，以使得低于预定阈值的频率偏移值可被忽略，而仅仅超过预定阈值的频率偏移值将在频率对齐环路360中被自动补偿。控制对阈值块332的可任选纳入的一种方式是通过控制预定阈值，以使得如果预定阈值被设置为“零”，则阈值块332被有效地排除。频率对齐环路360可以如所示的通过从DLF 312导出去往阈值块332的输入来完成。再一次注意到，LPF 330和阈值块332也可是常规接收机架构中预先存在的逻辑组件，并且因此按上述方式来配置系统300将不会招致附加成本。换言之，通过频率对齐环路360配置各示例性实施例可仅仅涉及与按照上述方式重新配置或重新连线预先存在的逻辑块以便减少或消除频率偏移相关联的最小开销。
因此，上述相位对齐环路350和频率对齐环路360的组合效果在于补偿和消除被示为阻碍常规CDR系统200、210和220的两种类型的频率偏移ΔF和ΔF2。所述各实施例可以被恰适地配置成在系统300的校准阶段期间以及在正常操作模式期间调谐各种块并且设置有关的振荡频率。
现在参考图4，解说了在基于PI的数字CDR系统400中配置的具有如上的频率对齐环路的另一示例性实施例。将认识到，可以通过将频率对齐环路460添加到常规的基于PI的数字CDR系统(诸如图2B的系统210)来配置系统400。如所示的，系统400可被嵌入到按从参考时钟434导出的频率F来操作的收发机或主机439中。可以从按从参考时钟436导出的参考频率F+ΔF来操作的发射机或任何设备438接收数据440。此外，系统400还可被配置成消除或实质上减少与使用复用器378和驱动器380从主机439到设备438的在反方向上传送的数据441有关的任何频率偏移，从而扩展了此处的技术而不丢失对任何双向通信系统的通用性。
一般地，可以按照如上文参考通过添加频率对齐环路260从常规系统220来配置系统300相似的方式，通过将频率对齐环路460添加到常规系统210来配置系统400。更具体地，系统400可包括相位对齐环路450和频率对齐环路460。
相位对齐环路450可以从接收数据440的均衡器402导出输入。均衡器402的输出可以通过采样器x8474，采样器x8474可以对均衡器474生成的数据流输出选择性地进行采样。采样器x8474的输出可以穿过！！PD和抽取器476、DLF 412、积分器块Σ414、控制编码块416以及相位内插器472以完成相位对齐环路450。鉴于先前参照系统210的环路219所提供的说明以及本领域普通技术人员的能力，出于简洁的目的将省略相位对齐环路450的进一步细节。
现在来到频率对齐环路460，DLF 412的输出穿过阈值块432和低通滤波器LPF 430。可以在加法器428中将LPF 430的输出与外部频率设置控制442相组合，并且加法器428的输出可被馈送进入SDM 426作为模拟输入信号。SDM 426的输出的二进制经编码数字信号可构成MPLL 424的分频因子，其可为系统400设置振荡频率。再一次，考虑到先前讨论的系统300的频率对齐环路360与系统400的频率对齐环路460的相似性，出于简洁的目的此处将避免进一步的说明。在系统220中，MPLL 218和PI 217缺少闭环连接，系统400中的频率对齐环路460提供了从相位内插器472回到MPLL 424的这样的环路，从而消除或实质上减少了相应的频率偏移。
参考图5，描绘了根据各示例性实施例来配置的包括多核处理器的无线设备的特定解说性实施例并将其一般地标示为500的框图。设备500包括数字信号处理器(DSP)564，数字信号处理器(DSP)564可包括图3的接收机339，其中接收机339可以从耦合到DSP 564的任何设备/组件接收输入数据340，如所示出的并且在下文进一步描述的。DSP 564耦合到存储器532。图5还示出耦合到DSP 564以及耦合到显示器528的显示器控制器526。编码器/解码器(CODEC)534(例如音频和/或语音CODEC)可被耦合至DSP 564。还解说了其它组件，诸如无线控制器540(其可包括调制解调器)。扬声器536和话筒538可耦合至CODEC 534。图5还指示无线控制器540可耦合至无线天线542。在一特定实施例中，将DSP 564、显示器控制器526、存储器532、CODEC 534以及无线控制器540包括在系统级封装或片上系统设备522中。
在特定实施例中，输入设备530和电源544被耦合至片上系统设备522。此外，在特定实施例中，如图5中所解说的，显示器528、输入设备530、扬声器536、话筒538、无线天线542和电源544在片上系统设备522的外部。然而，显示器528、输入设备530、扬声器536、话筒538、无线天线542和电源544中的每一者可被耦合至片上系统设备522的组件，诸如接口或控制器。
应当注意到，尽管图5描绘了无线通信设备，但DSP 564和存储器532也可集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置的数据单元或计算机中。处理器(例如DSP 564)也可集成到这样的设备中。
相应地，本发明的实施例可包括实施用于CDR系统中自动检测和校正频率偏移的方法的计算机可读介质。因此，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
此外，将领会，各实施例包括用于执行本文中所公开的过程、功能和/或算法的各种方法。例如，如图6所解说的，一实施例可包括一种配置突发模式时钟和数据恢复(CDR)系统的方法，该方法包括：以第一频率(例如F+ΔF)接收输入数据(例如340)——框602；以第二频率(例如F)操作参考时钟(例如334)——框604；配置包括第一选通压控振荡器(GVCO)的主锁相环(PLL)(例如334)，其以将参考时钟的相位与输入数据的相位对齐，并且提供相位误差信息和经恢复的时钟(334的输出)——框606；配置第二GVCO(例如322)，其由经恢复的时钟控制以对输入数据(例如使用310)进行采样——框608；以及配置频率对齐环路(例如360)，其包括从第二GVCO到主PLL的反馈路径以使用相位误差信息来校正第一频率和第二频率之间的频率偏移——框610。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (24)

1.一种突发模式的时钟和数据恢复(CDR)系统，包括：
以第一频率接收的输入数据；
以第二频率操作的参考时钟；
包括第一选通压控振荡器(GVCO)的主锁相环(PLL)，用以将所述参考时钟的相位与所述输入数据的相位对齐并且提供相位误差信息和经恢复的时钟；
第二GVCO，由所述经恢复的时钟控制以对所述输入数据进行采样；以及
包括从所述第二GVCO到所述主PLL的反馈路径的频率对齐环路，被配置成使用所述相位误差信息来校正所述第一频率和所述第二频率之间的频率偏移。
2.如权利要求1所述的突发模式的CDR系统，其特征在于，所述反馈路径包括：
耦合至所述第二GVCO的输出的采样器和线性相位检测器；
耦合至所述线性相位检测器的输出的模数转换器；
耦合至所述模数转换器的输出的数字环路滤波器；
耦合至所述数字环路滤波器的输出的阈值块；
耦合至所述阈值块的输出的低通滤波器；
耦合至所述低通滤波器的输出的加法器的第一输入，以及耦合至外部频率控制的所述加法器的第二输入；以及
耦合至所述加法器的输出的Δ-Σ调制器，其中所述Δ-Σ调制器的输出耦合至所述主PLL。
3.如权利要求1所述的突发模式的CDR系统，其特征在于，进一步包括相位对齐环路，用以将所述第二GVCO的输出的相位与所述输入数据的相位对齐，所述相位对齐环路包括：
耦合至所述输入数据的相位对齐块；
耦合至所述相位对齐块的输出以及所述第二GVCO的输出的线性相位检测器；
耦合至所述线性相位检测器的输出的模数转换器；
耦合至所述模数转换器的输出的数字环路滤波器；
耦合至所述数字环路滤波器的输出的积分器；以及
耦合至所述积分器的输出的控制编码块，其中所述控制编码块的输出耦合至所述相位对齐块。
4.如权利要求3所述的突发模式的CDR系统，其特征在于，所述输入数据通过均衡器耦合至所述相位对齐块。
5.如权利要求4所述的突发模式的CDR系统，其特征在于，进一步包括耦合至所述均衡器的输出的边沿检测器，其中所述边沿检测器的输出耦合至所述第二GVCO。
6.如权利要求1所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到接收机中，其中所述输入数据由发射机来传送。
7.如权利要求1所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到半导体管芯中。
8.如权利要求1所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到从包括以下各项的组中选择的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元，以及计算机。
9.一种基于相位内插器(PI)的数字时钟和数据恢复(CDR)系统，包括：
以第一频率接收的输入数据；
以第二频率操作的参考时钟；
用以将所述参考时钟的相位和所述输入数据的相位对齐的主锁相环(PLL)；
耦合至所述主PLL的输出的相位内插器；以及
包括从所述相位内插器到所述主PLL的反馈路径的频率对齐环路，用以校正所述第一频率和所述第二频率之间的频率偏移。
10.如权利要求9所述的基于PI的数字CDR系统，其特征在于，所述反馈路径包括：
耦合至所述相位内插器的输出的采样器；
耦合至所述采样器的输出的开关式相位检测器和抽取器；
耦合至所述开关式相位检测器和抽取器的输出的滤波器；
耦合至所述滤波器的输出的阈值块；
耦合至所述阈值块的输出的低通滤波器；
耦合至所述低通滤波器的输出的加法器的第一输入，以及耦合至外部频率控制的所述加法器的第二输入；以及
耦合至所述加法器的输出的Δ-Σ调制器，其中所述Δ-Σ调制器的输出耦合至所述主PLL。
11.如权利要求10所述的基于PI的数字CDR系统，其特征在于，进一步包括耦合至所述输入数据的均衡器，其中所述均衡器的输出耦合至所述采样器。
12.如权利要求9所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到接收机中，其中所述输入数据由发射机来传送。
13.如权利要求9所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到半导体管芯中。
14.如权利要求9所述的突发模式的CDR系统，其特征在于，所述突发模式的CDR系统被集成到从包括以下各项的组中选择的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元，以及计算机。
15.一种时钟和数据恢复(CDR)系统，包括：
以第一频率接收的输入数据；
以第二频率操作的参考时钟；
用于检测所述输入数据和所述参考时钟之间的相位误差信息的装置；
用于使用所检测的相位误差信息来检测所述第一频率和所述第二频率之间的频率偏移的装置；以及
用于消除所述频率偏移的装置。
16.一种在接收机处执行时钟和数据恢复的方法，所述方法包括：
以第一频率从发射机接收输入数据；
基于所述接收机中集成的参考时钟以第二频率来操作所述接收机；
检测所述输入数据和所述参考时钟之间的相位误差信息；
使用所检测的相位误差信息来检测所述第一频率和所述第二频率之间的频率偏移；以及
消除所述频率偏移以使所述第一频率和所述第二频率同步。
17.一种配置突发模式的时钟和数据恢复(CDR)系统的方法，所述方法包括：
以第一频率接收输入数据；
以第二频率操作参考时钟；
配置包括第一选通压控振荡器(GVCO)的主锁相环(PLL)以将所述参考时钟的相位与所述输入数据的相位对齐并且提供相位误差信息和经恢复的时钟；
配置由所述经恢复的时钟控制的第二GVCO以对所述输入数据进行采样；以及
配置包括从所述第二GVCO到所述主PLL的反馈路径的频率对齐环路以使用所述相位误差信息来校正所述第一频率和所述第二频率之间的频率偏移。
18.如权利要求17所述的方法，其特征在于，形成所述反馈路径包括：
将采样器耦合至所述第二GVCO的输出；
将数字环路滤波器耦合至所述采样器的输出；
将阈值块耦合至所述数字环路滤波器的输出；
将低通滤波器耦合至所述阈值块的输出；
将加法器的第一输入耦合至所述低通滤波器的输出，以及将所述加法器的第二输入耦合至外部频率控制；
将Σ-Δ调制器耦合至所述加法器的输出；以及
将所述Σ-Δ调制器的输出耦合至所述主PLL。
19.如权利要求17所述的方法，其特征在于，进一步包括配置相位对齐环路以将所述第二GVCO的输出的相位与所述输入数据的相位对齐，其中配置所述相位对齐环路包括：
将相位对齐块耦合至所述输入数据；
将线性相位检测器耦合至所述相位对齐块的输出以及所述第二GVCO的输出；
将模数转换器耦合至所述线性相位检测器的输出；
将数字环路滤波器耦合至所述模数转换器的输出；
将积分器耦合至所述数字环路滤波器的输出；
将控制编码块耦合至所述积分器的输出；以及
将所述控制编码块的输出耦合至所述相位对齐块。
20.如权利要求19所述的方法，其特征在于，进一步包括通过均衡器将所述输入数据耦合至所述相位对齐块。
21.如权利要求20所述的方法，其特征在于，进一步包括：
将边沿检测器耦合至所述均衡器的输出，以及
将所述边沿检测器的输出耦合至所述第二GVCO。
22.一种对基于相位内插器(PI)的时钟和数据恢复(CDR)系统进行配置的方法，所述方法包括：
以第一频率接收输入数据；
以第二频率操作参考时钟；
配置主锁相环(PLL)以将所述参考时钟的相位和所述输入数据的相位对齐；
将相位内插器耦合至所述主PLL的输出；以及
配置包括从所述相位内插器到所述主PLL的反馈路径的频率对齐环路以校正所述第一频率和所述第二频率之间的频率偏移。
23.如权利要求22所述的方法，其特征在于，形成所述反馈路径包括：
将采样器耦合至所述相位内插器的输出；
将开关式相位检测器和抽取器耦合至所述采样器的输出；
将滤波器耦合至所述开关式相位检测器和抽取器的输出；
将阈值块耦合至所述滤波器的输出；
将低通滤波器耦合至所述阈值块的输出；
将加法器的第一输入耦合至所述低通滤波器的输出，以及将所述加法器的第二输入耦合至外部频率控制；
将Σ-Δ调制器耦合至所述加法器的输出；以及
将所述Σ-Δ调制器的输出耦合至所述主PLL。
24.如权利要求23所述的方法，其特征在于，进一步包括：
将均衡器的输入耦合至所述输入数据；以及
将所述均衡器的输出耦合至所述采样器。
CN201380010030.4A 2012-02-21 2013-02-20 时钟恢复的频率偏移的自动检测和补偿 Pending CN104126283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/401,020 US9077349B2 (en) 2012-02-21 2012-02-21 Automatic detection and compensation of frequency offset in point-to-point communication
US13/401,020 2012-02-21
PCT/US2013/026923 WO2013126440A2 (en) 2012-02-21 2013-02-20 Automatic detection and compensation of frequency offset in point-to-point communication

Publications (1)

Publication Number Publication Date
CN104126283A true CN104126283A (zh) 2014-10-29

Family

ID=47843422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010030.4A Pending CN104126283A (zh) 2012-02-21 2013-02-20 时钟恢复的频率偏移的自动检测和补偿

Country Status (7)

Country Link
US (1) US9077349B2 (zh)
EP (1) EP2817914A2 (zh)
JP (1) JP2015513831A (zh)
KR (1) KR20140126388A (zh)
CN (1) CN104126283A (zh)
TW (1) TW201338427A (zh)
WO (1) WO2013126440A2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104506170A (zh) * 2015-01-15 2015-04-08 中国科学技术大学先进技术研究院 一种采样电压求和的相位插值型时钟恢复电路
CN105577601A (zh) * 2014-10-30 2016-05-11 联发科技股份有限公司 用于vco频率调整的电路、无线通信单元和频率产生方法
CN105786746A (zh) * 2015-01-12 2016-07-20 美国亚德诺半导体公司 用于时钟和数据恢复的装置和方法
CN109104204A (zh) * 2017-06-20 2018-12-28 希捷科技有限公司 用于混合定时恢复的装置、系统和方法
CN109218237A (zh) * 2017-07-07 2019-01-15 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
CN109495106A (zh) * 2017-09-12 2019-03-19 默升科技集团有限公司 用于SerDes的基于小数N分频PLL的时钟恢复
CN109565481A (zh) * 2016-08-25 2019-04-02 英特尔公司 用于校准高速串行接收机模拟前端和相位检测器的设备和方法
CN110235408A (zh) * 2017-02-01 2019-09-13 高通股份有限公司 具有非均匀时钟跟踪的时钟数据恢复
CN111754949A (zh) * 2019-03-27 2020-10-09 三星显示有限公司 源极驱动器及包括其的显示装置
CN114647598A (zh) * 2020-12-18 2022-06-21 马来西亚瑞天芯私人有限公司 一种时钟系统和时钟同步的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI2759081T1 (sl) * 2011-09-22 2017-01-31 Aviat Networks, Inc. Sistem in postopek za sinhronizacijo urnih signalov
US20130216003A1 (en) * 2012-02-16 2013-08-22 Qualcomm Incorporated RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS
WO2013137863A1 (en) 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
US9036755B2 (en) * 2012-09-28 2015-05-19 Liming Xiu Circuits and methods for time-average frequency based clock data recovery
US8948332B2 (en) * 2012-11-16 2015-02-03 Analog Devices, Inc. Method of static phase offset correction for a linear phase detector
US9106504B1 (en) 2013-10-16 2015-08-11 Altera Corporation Methods and apparatus for aligning signals in transceiver circuitry
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
US9520965B2 (en) 2014-12-31 2016-12-13 Ciena Corporation Monitoring and control of reference clocks to reduce bit error ratio
US20160218734A1 (en) * 2015-01-23 2016-07-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Dual threshold automatic gain control system and method
US9673826B2 (en) * 2015-03-11 2017-06-06 Kabushiki Kaisha Toshiba Receiving device
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
US9356775B1 (en) 2015-07-09 2016-05-31 Xilinx, Inc. Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system
US9590640B1 (en) * 2015-12-16 2017-03-07 Realtek Semiconductor Corporation Clock and data recovery apparatus and method of the same
US9992049B1 (en) * 2016-06-17 2018-06-05 Xilinx, Inc. Numerically controlled oscillator for fractional burst clock data recovery applications
CN107800427B (zh) * 2016-09-05 2021-04-06 创意电子股份有限公司 时脉数据回复模块
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
EP3480954B1 (en) * 2017-11-06 2020-10-14 Qorvo US, Inc. Phase detector
US10581421B2 (en) * 2017-11-06 2020-03-03 Qorvo Us, Inc. Phase detector
KR102471531B1 (ko) * 2017-12-21 2022-11-28 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
US11349485B2 (en) 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method
CN112187256B (zh) * 2019-07-04 2023-08-25 智原微电子(苏州)有限公司 时钟数据恢复装置及其操作方法
TWI746295B (zh) * 2020-01-16 2021-11-11 聯發科技股份有限公司 時鐘和資料恢復電路及其信號處理方法
TWI733434B (zh) * 2020-05-06 2021-07-11 瑞昱半導體股份有限公司 訊號處理電路及其訊號處理方法
CN112583469B (zh) * 2020-11-18 2023-07-14 郑州大学 一种基于mf-tdma体制的卫星通信系统时钟同步方法
CN115800997B (zh) * 2023-01-31 2023-04-28 上海韬润半导体有限公司 一种全新的采样锁相环电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133885B2 (ja) 1993-12-24 2001-02-13 富士通株式会社 Ｐｌｌ回路を有する信号処理装置
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
JP4657662B2 (ja) * 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US20060083343A1 (en) * 2004-10-19 2006-04-20 Kawasaki Microelectronics, Inc. Clock generation using phase interpolators
TWI242929B (en) 2004-12-01 2005-11-01 Ind Tech Res Inst Clock and data recovery apparatus and method thereof
TWI277302B (en) * 2004-12-28 2007-03-21 Ind Tech Res Inst Clock and data recovery circuit
US7512203B2 (en) 2005-03-30 2009-03-31 Silicon Laboratories Inc. Data cleaning with an asynchronous reference clock
US7542533B2 (en) * 2005-07-07 2009-06-02 Agere Systems Inc. Apparatus and method for calibrating the frequency of a clock and data recovery circuit
JP4971861B2 (ja) * 2007-04-13 2012-07-11 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US8228126B2 (en) * 2007-04-19 2012-07-24 Mediatek Inc. Multi-band burst-mode clock and data recovery circuit
US7929654B2 (en) * 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
US8509371B2 (en) * 2009-09-29 2013-08-13 Analog Devices, Inc. Continuous-rate clock recovery circuit
JP2012049863A (ja) * 2010-08-27 2012-03-08 Renesas Electronics Corp 半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577601A (zh) * 2014-10-30 2016-05-11 联发科技股份有限公司 用于vco频率调整的电路、无线通信单元和频率产生方法
CN105577601B (zh) * 2014-10-30 2018-12-21 联发科技股份有限公司 用于vco频率调整的电路、无线通信单元和频率产生方法
CN105786746A (zh) * 2015-01-12 2016-07-20 美国亚德诺半导体公司 用于时钟和数据恢复的装置和方法
CN105786746B (zh) * 2015-01-12 2019-09-17 美国亚德诺半导体公司 用于时钟和数据恢复的装置和方法
CN104506170A (zh) * 2015-01-15 2015-04-08 中国科学技术大学先进技术研究院 一种采样电压求和的相位插值型时钟恢复电路
CN104506170B (zh) * 2015-01-15 2017-08-11 中国科学技术大学先进技术研究院 一种采样电压求和的相位插值型时钟恢复电路
CN109565481A (zh) * 2016-08-25 2019-04-02 英特尔公司 用于校准高速串行接收机模拟前端和相位检测器的设备和方法
CN109565481B (zh) * 2016-08-25 2022-03-29 英特尔公司 用于校准高速串行接收机模拟前端和相位检测器的设备和方法
CN110235408A (zh) * 2017-02-01 2019-09-13 高通股份有限公司 具有非均匀时钟跟踪的时钟数据恢复
CN110235408B (zh) * 2017-02-01 2021-08-06 高通股份有限公司 具有非均匀时钟跟踪的时钟数据恢复
CN109104204A (zh) * 2017-06-20 2018-12-28 希捷科技有限公司 用于混合定时恢复的装置、系统和方法
CN109218237A (zh) * 2017-07-07 2019-01-15 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
CN109495106A (zh) * 2017-09-12 2019-03-19 默升科技集团有限公司 用于SerDes的基于小数N分频PLL的时钟恢复
CN109495106B (zh) * 2017-09-12 2022-05-17 默升科技集团有限公司 用于SerDes的基于小数N分频PLL的时钟恢复
CN111754949A (zh) * 2019-03-27 2020-10-09 三星显示有限公司 源极驱动器及包括其的显示装置
CN111754949B (zh) * 2019-03-27 2023-05-23 三星显示有限公司 源极驱动器及包括其的显示装置
CN114647598A (zh) * 2020-12-18 2022-06-21 马来西亚瑞天芯私人有限公司 一种时钟系统和时钟同步的方法

Also Published As

Publication number Publication date
JP2015513831A (ja) 2015-05-14
EP2817914A2 (en) 2014-12-31
KR20140126388A (ko) 2014-10-30
WO2013126440A3 (en) 2013-10-31
US9077349B2 (en) 2015-07-07
US20130216014A1 (en) 2013-08-22
TW201338427A (zh) 2013-09-16
WO2013126440A2 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
CN104126283A (zh) 时钟恢复的频率偏移的自动检测和补偿
US9270287B2 (en) Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
US6429693B1 (en) Digital fractional phase detector
US8509371B2 (en) Continuous-rate clock recovery circuit
US7864911B2 (en) System and method for implementing a phase detector to support a data transmission procedure
EP1202458B1 (en) Method and apparatus for retiming an asynchronous clock
US8634503B2 (en) Fast lock clock-data recovery for phase steps
JPH11168376A (ja) 連続的に調整可能な遅延ロック・ループ
EP1661289A1 (en) Phase detector
US8873693B2 (en) Phase averaging-based clock and data recovery
JP5093216B2 (ja) 発振回路
WO2017141258A1 (en) Method for achieving higher jitter tolerance in a cdr circuit and the cdr circuit thereof
CN113839669A (zh) 时钟数据恢复电路、振荡电路和用于时钟数据恢复的方法
US20080169849A1 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
EP1547284A1 (en) Techniques to reduce transmitted jitter in communication system
US20220385444A1 (en) Pam-4 receiver with jitter compensation clock and data recovery
TWI783751B (zh) 時脈資料回復電路
CN202841098U (zh) 高速输入输出接口及其接收电路
WO2004068712A1 (en) Frequency locked loop with improved stability
KR101046651B1 (ko) 고정시간을 최소화하기 위한 클록 데이터 복원장치
JP3603071B2 (ja) クロックリカバリ回路
KR101298416B1 (ko) 클록 데이터 복원 장치
KR101623248B1 (ko) 동일 펄스 폭의 출력들을 실현하는 위상 검출기 및 이를 사용하는 클록-데이터 복원 회로
CN116073821A (zh) 时钟数据恢复电路
JPH10233768A (ja) デジタルクロック再生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141029