CN109565481B - 用于校准高速串行接收机模拟前端和相位检测器的设备和方法 - Google Patents
用于校准高速串行接收机模拟前端和相位检测器的设备和方法 Download PDFInfo
- Publication number
- CN109565481B CN109565481B CN201780046426.2A CN201780046426A CN109565481B CN 109565481 B CN109565481 B CN 109565481B CN 201780046426 A CN201780046426 A CN 201780046426A CN 109565481 B CN109565481 B CN 109565481B
- Authority
- CN
- China
- Prior art keywords
- coupled
- output
- clock
- afe
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/29—Performance testing
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
提供了一种设备,包括:放大器;第一限幅器,该第一限幅器耦合到放大器;解串器,该解串器耦合到第一限幅器的输出;多路复用器,该多路复用器可操作用于选择数据或测试信号中的一个以用于放大器;滤波器,该滤波器耦合到多路复用器的输入以提供测试信号;以及频率调制器,该频率调制器耦合到滤波器,其中频率调制器可操作用于调制测试信号的频率。还提供了一种设备,包括:模拟多路复用器,该模拟多路复用器具有用于接收串行数据的第一输入并且具有第二输入;模拟前端(AFE),该模拟前端(AFE)耦合到模拟多路复用器的输出;以及滤波器,该滤波器耦合到模拟多路复用器的第二输入。
Description
优先权要求
本申请要求于2016年8月25日提交的名称为“APPARATUS AND METHOD FORCALIBRATING HIGH SPEED SERIAL RECEIVER ANALOG FRONT END AND PHASE DETECTOR(用于校准高速串行接收机模拟前端和相位检测器的设备和方法)”的第15/247,715号美国专利申请的优先权,并且所述美国专利申请通过引用以其全文结合。
背景技术
高速串行接收机性能对难以观测的接收机参数(诸如模拟前端(AFE)传递函数以及相位检测器传递函数)中的单元到单元的变化敏感。通过适当的自动校准,可以对这些参数进行准确、自动和快速的测量,从而优化接收机的性能。然而,执行这些测量是具有挑战性的,因为它们要么是需要特殊测试设备的输入数据相关的,要么是极高速信号(诸如,相位检测器响应)相关的。
附图说明
通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例,然而,不应当将其认为是将本公开限于特定实施例,而是仅用于解释和理解。
图1示出了根据本公开的一些实施例的可操作用于对模拟前端(AFE)及其相关电路进行自测试的设备。
图2示出了根据本公开的一些实施例的示出管芯上可测试性设计(DFT)电路的细节的设备,该管芯上可测试性设计(DFT)电路用于表征AFE的传递函数并且用于表征耦合到AFE的相位检测器的传递函数。
图3示出了根据本公开的一些实施例的示出使用管芯上DFT电路获得的AFE的传递函数的曲线图。
图4示出了根据本公开的一些实施例的示出使用管芯上DFT电路获得的相位检测器的传递函数的曲线图。
图5示出了根据本公开的一些实施例的用于使用管芯上DFT电路获得AFE的传递函数的方法的流程图。
图6示出了根据本公开的一些实施例的用于获得耦合到AFE的相位检测器的传递函数的方法的流程图。
图7示出了根据一些实施例的具有管芯上DFT电路的智能设备或计算机系统或SoC(片上系统),该管芯上DFT电路用于获得AFE和相位检测器的传递函数。
具体实施方式
各种实施例公开了与接收机中的模拟前端(AFE)及其相关电路相关联的管芯上可测试性设计(DFT)电路。在一些实施例中,提供了一种设备(例如,AFE,AFE的相关电路以及管芯上DFT电路),所述设备包括:放大器(例如,AFE的一部分);耦合到放大器的第一限幅器;以及耦合到第一限幅器的输出的解串器。在一些实施例中,所述设备进一步包括多路复用器(例如,管芯上DFT的一部分),多路复用器可操作用于选择数据或测试信号中的一个以用于AFE放大器。在一些实施例中,所述设备包括耦合到多路复用器的输入以提供测试信号的滤波器。在一些实施例中,该设备包括耦合到滤波器的频率调制器,其中频率调制器可操作用于调制测试信号的频率。在一些实施例中,放大器耦合到均衡器,并且其中放大器和均衡器的组合耦合到第一限幅器的输入。在一些实施例中,解串器的输出由芯片的引脚接收。在一些实施例中,频率调制器包括分频器。在一些实施例中,滤波器是谐波滤波器。
在一些实施例中,所述设备包括耦合到频率调制器的输入的相位内插器,其中相位内插器的输出耦合到第一限幅器。在一些实施例中,所述设备包括用于向相位内插器的输入提供时钟的时钟发生器,其中相位内插器以延迟时钟的一个或多个边沿进行变化。在一些实施例中,所述设备包括耦合到放大器的第二限幅器,其中由第二限幅器接收时钟。在一些实施例中,所述设备包括耦合到第二限幅器的输出的相位检测器。在一些实施例中,所述设备包括耦合到相位检测器的输出和芯片的引脚的低通滤波器。在一些实施例中,第一限幅器和第二限幅器包括时钟比较器。在一些实施例中,所述设备包括耦合到第一限幅器的参考电压节点。
各种实施例的管芯上DFT电路对于接收和采样传入数据的正常操作实际上是透明的,但允许表征AFE和与AFE相关联的相位检测器的传递函数。因此,AFE可以继续在高频下操作,从而和试图仅使用管芯外测试设备来捕获AFE和相位检测器的传递函数相比,允许管芯上DFT电路以较高的精度和较低的成本来捕获AFE和相位检测器的传递函数。从管芯上DFT获得的测量允许以高置信度来精细调谐接收机的操作。在一些实施例中,表征在通电事件之际或在测试模式下执行。
在下面的描述中,讨论了许多细节以提供本公开的多个实施例的更彻底的解释。然而,对于本领域的技术人员将明显的是,本公开的实施例可在没有这些具体细节的情况下实践。在其他实例中,以框图形式而非详细地示出了众所周知的结构和设备以避免模糊本公开的实施例。
注意,在实施例的相应附图中,信号用线条表示。某些线条可能更粗从而指示更多的成分信号路径,和/或在一端或多端具有箭头从而指示主要信息流动方向。这种指示并非旨在是限制性的。而是,这种线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。(如设计需要或偏好指示的)任何表示的信号实际上可以包括可以在任一方向上传播的一个或多个信号,并且可以利用任何合适类型的信号方案来实现。
在整个说明书中,以及在权利要求书中,术语“连接(connected)”指已连接的物体之间的直接连接(比如,电、机械、或磁性连接),不存在任何中介设备。术语“耦合(coupled)”指直接或间接连接,例如已连接的物体之间的直接电、机械、或磁性连接,或者通过一个或多个无源或有源中介设备的间接连接。术语“电路(circuit)”或“模块(module)”可以指被安排用于彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号(signal)”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述”的意义包括复数引用。“在……中”(“in”)的意思包括“在……中”(“in”)和“在……上”(“on”)。
术语“缩放(scaling)”通常指代将设计(原理图和布局)从一种处理技术转换到另一种处理技术,并且随后减少布局面积。术语“缩放(scaling)”通常还指代缩小相同的技术节点内的布局和设备。术语“缩放(scaling)”还可以指相对于另一个参数(例如,电源电平)而调整(例如,减慢或加速,即分别按比例缩小、或按比例放大)信号频率。术语“基本上(substantially)”、“接近(close)”、“大约(approximately)”、“近似(near)”和“约(about)”通常指在目标值的+/-10%内。
除非另有说明,使用序数形容词“第一(first)”、“第二(second)”、“第三(third)”等来描述共同的对象,仅仅指示相同对象的不同实例被提及,并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。
为了本公开的目的,短语“A和/或B”以及“A或B”是指(A)、(B)或(A和B)。出于本公开的目的,短语“A,B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C),或(A,B和C)。本说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”等,如果有的话,该术语用于描述目的而不一定用于描述永久相对位置。
出于实施例的目的,此处描述的各个电路和逻辑框中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物,其中MOS晶体管包括漏极、源极、栅极和体端子(bulkterminal)。所述晶体管和/或MOS晶体管衍生物还包括三栅极和鳍式FET(FinFET)晶体管、环栅圆柱形晶体管(Gate All Around Cylindrical Transistors)、隧道FET(TFET)、方线、或矩形带状晶体管、铁电FET(FeFET)或实现与碳纳米管或自旋电子设备类似的晶体管功能的其他器件。MOSFET对称的源极端子和漏极端子即为完全相同的端子并且在此可互换地使用。另一方面,TFET器件具有非对称的源极端子和漏极端子。本领域的技术人员将理解的是,在不背离本公开的范围的情况下,可以使用其他晶体管(例如,双极结型晶体管—BJTPNP/NPN、BiCMOS、CMOS等)。术语“MN”表示n型晶体管(例如,NMOS、NPN BJT等),并且术语“MP”指示p型晶体管(例如,PMOS、PNP BJT等)。
图1示出了根据本公开的一些实施例的可操作用于对模拟前端(AFE)及其相关电路进行自测试的设备100。在一些实施例中,设备100包括处理器101(例如,片上系统(SOC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程阵列(FPGA)、存储器芯片、通用处理器、图形处理器等)以及用于对从处理器获得的测量进行后处理的测试设备102。在一些实施例中,处理器101包括接收机103、输入-输出(IO)引脚104和105、AFE及其相关的数字电路106(也称为框106)、时钟发生器107和管芯上可测试性设计(DFT)电路108。
在一些实施例中,时钟发生器107向AFE和数字电路106提供时钟信号和相位内插时钟(一起标记为109)。在一些实施例中,管芯上DFT电路108将经频率调制的测试信号110提供给框106的AFE。在一些实施例中,引脚104提供对相位检测器(例如,框106的一部分)的(多个)输出的访问。在一些实施例中,相位检测器传递函数与相位内插器(PI)的延迟步数一样精确。随着PI的输出改变,测试信号110的相位改变。随着PI的延迟步数被调整,相位检测器输出改变(因为测试信号110的相位改变),并且该输出用于确定相位检测器(例如,框106的一部分)的传递函数。通过实现相位检测器的精确传递函数,可以针对每个接收机和/或每个处理器优化时钟数据恢复(CDR)环路参数(例如,滤波器系数、电荷泵电流、相位检测器增益等)。
在一些实施例中,引脚105用于接收常规数据(例如,高速串行数据)。在一些实施例中,另一引脚用于提供包括框106的AFE的传递函数信息的串行数据。在一些实施例中,通过调整时钟分频器的分频比来调制测试信号110的频率。随着测试信号110的频率改变,框106中的AFE的幅度改变。幅度的这种变化被数字化为解串器的输出。然后从引脚读取解串器的输出。在一些实施例中,测试设备102是与引脚104和其他引脚(未示出)接口并且分析DFT数据并产生所需的(多个)传递函数的任何设备。
图2示出了根据本公开的一些实施例的设备200,该设备200示出管芯上可测试性设计(DFT)电路的细节,该管芯上可测试性设计(DFT)电路用于表征AFE的传递函数并且用于表征耦合到AFE的相位检测器的传递函数。应指出的是,图2的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行,但不限于这样的方式。
设备200(例如,接收机的一部分)包括多路复用器201、AFE 202、漫游限幅器203、数据限幅器204、相位检测器205、解串器206、信号处理逻辑(例如,CDR)207、参考发生器208、时钟源/发生器209、分频器210,相位内插器211、分频器212、滤波器213、电阻器R1和R2,以及电容器C1和C2。如虚线所示,DFT电路108可以包括多路复用器201、电阻器R1和R2、电容器C1和C2,分频器212和滤波器213。如虚线所示,时钟发生器107包括时钟源/发生器209、分频器210以及相位内插器211。这些虚线被示出用于描述各种实施例,并且不限制某些框或边界中的某些逻辑和电路。可以以任何合适的方式重新布置电路,以执行参考各种实施例的传递函数表征。
在一些实施例中,多路复用器201是模拟多路复用器。在一些实施例中,使用传输门(pass-gates)来实现模拟多路复用器以用于将信号从多路复用器201的输入节点传输到多路复用器201的输出节点,其中传输门由测试模式信号和从测试模式信号导出的信号(例如,测试模式信号的反相)控制。在一些实施例中,在正常模式期间(例如,在非测试模式中),多路复用器201选择来自发射器(未示出)的输入数据(例如,串行模拟数据)并将该输入数据提供给AFE 202。在一些实施例中,AFE 202包括高速放大器,高速放大器通过参考参考信号将接收到的模拟输入转换为数字输出。在一些实施例中,AFE 202还包括耦合到放大器的输出的线性均衡级。可以使用任何合适的线性均衡器来实现所述线性均衡级。
在一些实施例中,AFE 202的输出216被提供给漫游限幅器203(也称为第一限幅器)和数据限幅器204(也称为第二限幅器)。在一些实施例中,漫游限幅器203和数据限幅器204被实现为钟控比较器和/或触发器。在一些实施例中,漫游限幅器203经由参考发生器208接收参考电压217。通过漫游限幅器203将输出216与参考电压217进行比较以采样数据216。在一些实施例中,漫游限幅器203从相位内插器211接收采样时钟215。在一些实施例中,采样时钟215的采样边沿由相位内插器211调整,以在其眼睛的中心附近采样数据216。
在一些实施例中,漫游限幅器203的输出是被输入到解串器206的数字输出,解串器206将漫游限幅器203的串行输出转换为并行输出218。在一些实施例中,输出218由信号处理逻辑207处理。在一些实施例中,输出218也由扫描链(或测试电路的任何设计)接收,以将该输出传送到外部芯片引脚以进行分析。然后,来自处理逻辑207的输出219可被用于任何目的。
在一些实施例中,数据限幅器204从分频器210接收时钟信号214。该时钟信号214对传入数据216进行采样并将其提供给相位检测器205。在一些实施例中,相位检测器205是时钟数据恢复(CDR)电路(例如,框207的一部分)的构建框,并且用于从输入数据216恢复时钟。任何合适的高速相位检测器(或相位频率检测器)可用于实现相位检测器205。相位检测器205的输出是指示经恢复的时钟相位和/或频率是需要在一个方向还是另一个方向上调整(例如,向前移动相位、拉入相位、增加时钟频率、降低时钟频率等)的上升(Up)信号和下降(Down)信号。在此,对信号和节点的引用被可互换地使用。例如,术语“上升(Up)”可以指代根据句子的上下文的节点上升(Up)或信号上升(Up)。
在一些实施例中,滤波器被耦合到上升(Up)节点和下降(Down)节点。在一些实施例中,滤波器包括电阻器R1和R2,以及电容器C1和C2。在一些实施例中,电阻器R1具有耦合到上升(Up)的一个端子和耦合到引脚104中的一个的另一端子。在一些实施例中,电容器C1耦合到电阻器R1和地。在一些实施例中,电阻器R2具有耦合到Down的一个端子和耦合到引脚104中的一个的另一端子。在一些实施例中,电容器C2耦合到电阻器R2和地。
在一些实施例中,时钟/源发生器209接收参考时钟(Ref Clk)并生成高频锁相时钟。在一些实施例中,时钟/源发生器209是锁相环(PLL)。在一些实施例中,时钟/源发生器209的输出由分频器210分频,分频器210为数据限幅器204和相位内插器211生成时钟214。在一些实施例中,时钟214的频率可通过调整分频器210的分频比来调制。在一些实施例中,分频器210被实现为约翰逊计数器(Johnson Counter)。在其他实施例中,其他类型的计数器可用于实现分频器210。
在一些实施例中,时钟214被接收作为相位内插器211的输入,相位内插器211可操作用于调整或调制时钟214的相位。在一些实施例中,相位内插器211被实现为延迟反相器和多路复用器的树,延迟反相器和多路复用器接收时钟214并生成具有与时钟214的相位不同的相位的时钟215。在一些实施例中,相位内插器211可操作用于以非常精细的增量来调整时钟214的相位。在一些实施例中,相位内插器211被实现为流控内插器。在一些实施例中,相位内插器是压控内插器。用于相位内插的任何合适的电路可用于内插时钟214的相位。在一些实施例中,通过调整时钟215的相位来调整时钟215的采样边沿。
在一些实施例中,时钟215由分频器212接收。在一些实施例中,分频器212生成频率低于时钟215的频率的时钟。在一些实施例中,可以通过调整分频器22的分频比来调制时钟215的频率。在一些实施例中,分频器212被实现为约翰逊计数器(Johnson Counter)。在其他实施例中,其他类型的计数器可用于实现分频器212。
在一些实施例中,分频器212的输出由滤波器213滤波。在一些实施例中,滤波器213是使用无源器件(例如,(多个)电阻器和(多个)电容器)实现的谐波滤波器。可以使用有源和/或无源器件的任何合适的布置来实现滤波器213。在一些实施例中,滤波器213的输出217(也称为测试信号217)由多路复用器201接收。在一些实施例中,在测试模式期间,多路复用器201选择测试信号217并将其提供给AFE 202。在一些实施例中,在测试模式下,参考电压217被调整。
在一些实施例中,为了表征AFE 202(例如,以生成AFE 202的传递函数),分频器212的分频比一次调整一个比率,并且监视输出218。在一些实施例中,为了表征AFE 202,相位内插器211提供测试信号217的设定的输出和频率,然后通过调整频率时钟215来调制测试信号217的频率。图3图示根据本公开的一些实施例使用管芯上DFT电路获得的AFE 202的传递函数的曲线图300。在此,x轴是频率(例如,测试信号217的频率),y轴是从输出218提取的AFE 202的输出幅度。在此,虚线上的各个点是分频器212的不同分频比的输出幅度。然后,可以通过连接这些点来形成曲线,以产生传递函数。
返回参见图2,在一些实施例中,为了表征相位检测器205,分频器210和212的分频比是固定的,并且时钟215的相位被调制。例如,相位内插器211改变时钟215的相位,然后在引脚104上监视信号上升(Up)和信号下降(Down)。图4示出了根据本公开的一些实施例示出使用管芯上DFT电路获得的相位检测器205的传递函数的曲线图400。在此,x轴是由相位内插器211引起的采样时钟215的延迟,并且y轴是在引脚104上检测到的上升(Up)信号和下降(Down)信号之间的差。
图5示出了根据本公开的一些实施例的用于使用管芯上DFT电路来获得AFE 202的传递函数的方法的流程图500。应指出的是,图5的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行,但不限于这样的方式。
在框501处,为了进入DFT模式以表征AFE 202,选择测试模式,其中向AFE 202提供测试信号而不是常规输入数据。在一些实施例中,测试模式信号由多路复用器201接收,多路复用器201选择来自滤波器213的测试信号217作为AFE 202的输入。在框502处,参考发生器208向漫游限幅器203提供参考电压217。在一些实施例中,在测试模式期间可以调整参考电压217用于表征AFE 202。例如,可以针对不同的参考电压217获得AFE 202的不同传递函数。
在框503处,通过改变分频器212的分频比来调制(或改变)测试信号217的频率。对于每个频率改变,漫游限幅器203的输出改变。这样,在框504处,将解串器206的输出218存储(例如,在存储器中),并且然后(例如,通过测试设备102)进行分析。在一些实施例中,用于存储输出218的存储器驻留在处理器101中。在一些实施例中,用于存储输出218的存储器在处理器101外部。在一些实施例中,用于存储输出218的存储器驻留在测试设备102中。
在框505处,确定是否已对测试信号217进行了所有期望的频率改变。例如,确定是否完成对所有分频比的改变(例如,已经行使分频比的所有选项或所有预期选项)。如果确定需要进行更多的分频比改变以进一步调制测试信号217的频率,则过程进行到框503。在一些示例中,对于分频比的每个改变,就获得曲线300上的一个点。
当已经行使了所有期望的分频比时,过程进行到框506。在框506,绘制AFE 202的传递函数。在一些实施例中,针对来自相位内插器211的时钟215的不同时钟相位设置绘制了多个传递函数。在一些实施例中,针对参考电压217的不同参考电压电平绘制了多个传递函数。因此,AFE 202被表征。该表征可用于调谐与AFE 202相关联的各种参数(例如,参考电压217的参考电压电平、AFE 202中的放大器的放大器偏移、时钟215的采样边沿相位)。
图6示出了根据本公开的一些实施例的用于获得耦合到AFE 202的相位检测器205的传递函数的方法的流程图600。应指出的是,图6的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行,但不限于这样的方式。
在框601处,为了进入DFT模式以表征相位检测器205,选择测试模式,在该测试模式中向AFE 202提供测试信号而不是常规输入数据。在一些实施例中,测试模式由多路复用器201接收,多路复用器201选择来自滤波器213的测试信号217作为AFE 202的输入。在框602处,相位内插器211接收输入时钟214,调整其相位并将经修改的时钟215提供给分频器212。在一些实施例中,从分频器212的输出过滤高频谐波,并且将经滤波的测试信号217提供给多路复用器201。
在框603处,相位检测器205根据数据限幅器204的输出生成上升(Up)信号和下降(Down)信号。对于时钟215的相位的每次改变,上升(Up)信号和下降(Down)信号改变。在框604处,通过电阻器R1和R2以及电容器C1和C2对上升(Up)信号和下降(Down)信号进行滤波。在引脚104处读取经滤波的上升(Up)信号和下降(Down)信号。在一些实施例中,测试设备102存储从引脚104读取的数据。
在框605处,确定是否已经完成了相位内插器211的所有期望的相移。如果要对时钟215进行更多相位改变,则过程进行到框602,否则过程进行到框606.在框606处,绘制曲线图400并分析相位检测器205的特性。在一些实施例中,相位检测器205的传递函数可用于调谐CDR参数(例如,电荷泵电流、环路滤波器电容等)。在一些实施例中,期望相位检测器205的增益(例如,曲线图400的斜率)与电荷泵电流(Icp)除以环路滤波器电容的乘积为常数以实现恒定响应。如果相位检测器205的增益大于预期,那么该信息可用于减小电荷泵电流(Icp)。同样,如果相位检测器205的增益小于预期,那么该信息可用于增加电荷泵电流(Icp)。这样,可以改善CDR 207的性能。
在一些实施例中,DFT电路的操作(例如,表征AFE 106的操作)由有限状态机(FSM)控制或管理。在一些实施例中,图5-6中的流程图由有限状态机和/或软件(例如,操作系统)控制。
尽管以特定顺序示出了参考图5至图6的流程图中的框,但可以修改动作的顺序。因此,所示实施例可以以不同顺序执行,并且一些动作/框可以并行执行。根据某些实施例,图5至图6中列出的一些框是可选的。所呈现的框的编号是为了清楚起见,并不旨在规定各个框必须出现的操作的顺序。此外,可以采用各种组合来利用来自各流程的操作。
图7示出了根据一些实施例的具有管芯上DFT电路的智能设备或计算机系统或SoC(片上系统),所述管芯上DFT电路用于获得AFE和相位检测器的传递函数。应指出的是,图7的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行,但不限于这样的方式。
图7示出了可以使用平整表面接口连接器的移动设备的实施例的框图。在一些实施例中,计算设备2100表示移动计算设备(诸如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器或其他无线移动设备)。应当理解的是,总体地示出了某些组件,在计算设备2100中没有示出这种装置的全部组件。
在一些实施例中,根据所讨论的一些实施例,计算设备2100包括具有管芯上DFT电路的第一处理器2110,该管芯上DFT电路用于获得AFE和相位检测器的传递函数。根据一些实施例,计算设备2100的其他框还可以包括用于获得AFE和相位检测器的传递函数的管芯上DFT电路。本公开的各种实施例还可以包括2170内的网络接口(诸如无线接口)使得系统实施例可以合并到无线设备(例如,蜂窝电话或个人数字助理)中。
在一个实施例中,处理器2110(和/或处理器2190)可以包括一个或多个物理设备,如微处理器、应用处理器、微控制器、可编程逻辑器件、或其他处理装置。由处理器2110执行的处理操作包括操作平台或操作系统的执行,应用程序和/或设备功能在该操作平台或操作系统上执行。处理操作包括与人类用户或与其他设备的I/O(输入/输出)相关的操作、与电源管理相关的操作,和/或与将计算设备2100连接到另一设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中,计算设备2100包括音频子系统2120,该音频子系统2120表示与向计算设备提供音频功能相关联的硬件(例如,音频硬件和音频电路)和软件(例如,驱动器、编解码器)组件。音频功能可包括扬声器和/或耳机输出,以及麦克风输入。用于这些功能的设备可以集成到计算设备2100中,或者连接到计算设备2100。在一个实施例中,用户通过提供由处理器2110接收和处理的音频命令来与计算设备2100交互。
显示子系统2130表示为用户提供视觉和/或触觉显示以与计算设备2100交互的硬件(例如,显示设备)和软件(例如,驱动器)组件。显示子系统2130包括显示接口2132,该显示接口2132包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中,显示器接口2132包括与处理器210分离以执行与显示器相关的至少一些处理的逻辑。在一个实施例中,显示子系统2130包括向用户提供输出和输入的触摸屏(或触摸板)设备。
I/O控制器2140表示与用户的交互相关的硬件设备和软件组件。I/O控制器2140可操作用于管理作为音频子系统2120和/或显示子系统2130的一部分的硬件。另外,I/O控制器2140示出连接至计算装置2100的附加装置的连接点,用户可以通过所述连接点与所述系统进行交互。例如,可以附接到计算设备2100的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键区设备、或者用于特定应用(诸如读卡器或其他设备)的其他I/O设备。
如上所述,I/O控制器2140可以与音频子系统2120和/或显示子系统2130交互。例如,通过麦克风或其他音频设备的输入可以为计算设备2100的一个或多个应用或功能提供输入或命令。另外,替代显示输出或除了显示输出之外,还可以提供音频输出。在另一示例中,如果显示子系统2130包括触摸屏,则该显示设备还充当输入设备,所述输入设备可以通过I/O控制器2140至少部分地进行管理。在计算设备2100上还可以有附加的按钮或开关用于提供由I/O控制器2140管理的I/O功能。
在一些实施例中,I/O控制器2140管理诸如加速度度计、相机、光传感器或其它环境传感器这样的设备,或(可以包括在计算装置2100中的)其它硬件。输入可以是直接用户交互的一部分,以及向系统提供环境输入以影响其操作(诸如过滤噪声、调整显示以用于亮度检测、将闪光灯应用于相机或者其他特征)。
在一些实施例中,计算设备2100包括电源管理2150,该电源管理2150对电池电力使用、电池充电以及与节电操作有关的特征进行管理。存储器子系统2160包括用于将信息存储在计算设备2100中的存储器设备。存储器可以包括非易失性存储器设备(如果存储器设备断电则状态不改变)和/或易失性(如果存储器设备断电则状态不确定)存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据,以及与计算装置2100的应用和功能的执行有关的系统数据(无论长期的还是临时的)。
还提供了多个实施例的元件作为存储计算机可执行指令(例如,用于实现本文所讨论的任何其他过程的指令)的机器可读介质(例如,存储器2160)。机器可读介质(例如,存储器2160)可以包括但不限于:闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如,本公开的实施例可以被下载作为计算机程序(例如,BIOS),所述计算机程序可以经由通信链路(例如,调制解调器或网络连接)以数据信号的方式从远程计算机(例如,服务器)被传送至进行请求的计算机(例如,客户端)。
连接2170包括硬件设备(例如,无线和/或有线连接器以及通信硬件)和软件组件(例如,驱动器、协议栈),以使计算设备2100能够与外部设备进行通信。计算设备2100可以是单独的设备(诸如其他计算设备、无线接入点或基站)以及外围设备(如耳机、打印机或其它设备)。
连接2170可以包括多种不同类型的连接。出于概括,以蜂窝连接2172和无线连接2174展示了计算设备2100。蜂窝连接2172总体上指的是由无线运营商提供的蜂窝网络连接,如,经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其他蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)2174指非蜂窝的无线连接,并且可以包括个域网(诸如,蓝牙、近场等)、局域网(诸如,Wi-Fi)和/或广域网(例如,WiMAX),或者其他无线通信。
外围连接2180包括用于进行外围连接的硬件接口和连接器,以及软件部件(例如,驱动器、协议栈)。应理解的是,计算设备2100可以是去往其他计算设备(“去往”2182)的外围设备,并且可以具有与其连接的外围设备(“来自”2184)。计算设备2100通常具有用于连接到其他计算设备的“对接”连接器,以用于诸如管理(例如,下载和/或上传、更改、同步)计算设备2100上的内容的目的。另外,对接连接器可以允许计算设备2100连接到允许计算设备2100控制内容输出的某些外围设备,例如,视听系统或其他系统。
除了专用的对接连接器或其他专用连接硬件以外,计算设备2100可以经由公共或基于标准的连接器进行外围连接1680。公共类型可包括通用串行总线(USB)连接器(其可包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清多媒体接口(HDMI)、火线(Firewire)或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的引用意味着结合实施例描述的特定特征、构造或特性包括在至少一些实施例中,但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述组件、特征、构造或特性“可以”、“可能”、或“能够”被包括,则不需要包括该特定组件、特征、构造或特性。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素,则并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加”要素,则那并不排除存在多于一个的附加要素。
此外,在一个或多个实施例中,可以以任何适当的方式来组合特定特征、结构、功能或特性。例如,第一实施例可以与第二实施例在任何地方进行组合,其中,与这两个实施例相关联的具体特征、结构、功能或特性不相互排斥。
虽然已经结合本公开的具体实施例描述了本公开,但是根据前述描述,这些实施例的许多替代、修改和变化对于本领域普通技术人员将是明显的。本公开的实施例旨在涵盖落入所附权利要求书的宽范围内的全部此类替代方案、修改和改变。
另外,为了简化图示和讨论以及为了不使本公开模糊,可以在所呈现的附图中示出或不示出到集成电路(IC)芯片和其他组件的公知的电源/接地连接。此外,布置可以以框图的形式示出,以避免模糊本公开,并且还鉴于以下事实:关于完成这样的框图布置的实现方式的细节高度依赖于在其中实现本公开的平台(即,这样的细节应当完全处在本领域技术人员的视界中)。具体细节(例如,电路)被阐述以便描述本公开的示例性实施例,对本领域技术人员来说应当显而易见的是:本公开可以在无需这些细节或者采用这些实施例细节的变化的情况下被实践。因此,描述被认为是说明性的,而非限制性的。
以下示例涉及其他的实施例。可在一个或多个实施例中的任何地方使用这些示例中的细节。还可以关于方法或过程实现本文所描述的设备的所有可选特征。
例如,提供了一种设备,包括:放大器;第一限幅器,该第一限幅器耦合到放大器;解串器,该解串器耦合到第一限幅器的输出;多路复用器,该多路复用器可操作用于选择数据或测试信号中的一个以用于放大器;滤波器,该滤波器耦合到多路复用器的输入以提供测试信号;以及频率调制器,该频率调制器耦合到滤波器,其中频率调制器可操作用于调制测试信号的频率。在一些实施例中,放大器耦合到均衡器,并且其中放大器和均衡器的组合耦合到第一限幅器的输入。在一些实施例中,解串器的输出由芯片的引脚接收。在一些实施例中,频率调制器包括分频器。在一些实施例中,滤波器是谐波滤波器。
在一些实施例中,所述设备包括:相位内插器,相位内插器耦合到频率调制器的输入,其中相位内插器的输出耦合到第一限幅器。在一些实施例中,所述设备包括用于向相位内插器的输入提供时钟的时钟发生器,其中相位内插器以延迟时钟的一个或多个边沿进行变化。在一些实施例中,所述设备包括耦合到放大器的第二限幅器,其中由第二限幅器接收时钟。在一些实施例中,所述设备包括耦合到第二限幅器的输出的相位检测器。在一些实施例中,所述设备包括耦合到相位检测器的输出和芯片的引脚的低通滤波器。在一些实施例中,第一限幅器和第二限幅器包括时钟比较器。在一些实施例中,所述设备包括耦合到第一限幅器的参考电压节点。
在另一示例中,提供了一种系统,其包括:存储器;处理器,该处理器耦合到存储器,该处理器具有接收机,该接收机包括根据上述设备的设备;以及无线接口,该无线接口用于允许处理器与另一设备通信。
在另一示例中,提供了一种设备,其包括:模拟多路复用器,该模拟多路复用器具有用于接收串行数据的第一输入,以及用于接收测试信号的第二输入;模拟前端(AFE),该模拟前端(AFE)耦合到模拟多路复用器的输出;以及滤波器,该滤波器耦合到模拟多路复用器的第二输入,其中滤波器用于过滤测试信号中的谐波。在一些实施例中,所述设备包括耦合到滤波器的频率调制器,其中频率调制器用于调制测试信号的频率。在一些实施例中,所述设备包括耦合到频率调制器的输入的相位内插器。
在一些实施例中,所述设备包括:时钟发生器,该时钟发生器用于向相位内插器提供时钟,其中相位内插器以延迟时钟的一个或多个边沿进行变化。在一些实施例中,所述设备包括:第一限幅器,该第一限幅器包括时钟节点、数据节点、参考节点和输出,其中,该时钟节点耦合到相位内插器的输出,该数据节点耦合到AFE的输出,该参考节点用于接收参考电压;以及解串器,该解串器耦合到第一限幅器的输出。在一些实施例中,所述设备包括:第二限幅器,该第二限幅器包括数据节点和时钟节点,其中,该数据节点耦合到AFE的输出,该时钟节点用于接收时钟;相位检测器,该相位检测器耦合到第二限幅器的输出;以及低通滤波器,该低通滤波器耦合到相位检测器的输出,其中低通滤波器的输出耦合到芯片的至少一个引脚。
在另一示例中,提供了一种系统,其包括:存储器;处理器,该处理器耦合到存储器,该处理器具有接收机,该接收机包括根据上述设备的设备;以及无线接口,该无线接口用于允许处理器与另一设备通信。在一些实施例中,解串器的输出由芯片的引脚接收。
在另一示例中,提供了一种用于表征传递函数的方法,其中该方法包括:选择测试模式以向模拟前端(AFE)提供测试信号;向耦合到AFE的限幅器提供参考电压;通过改变分频比来调制测试信号的频率;以及对于分频比的每个变化,存储耦合到限幅器的解串器的输出。在一些实施例中,所述方法包括:向限幅器提供时钟。在一些实施例中,所述方法包括:响应于改变分频比而对测试信号进行滤波。
在另一示例中,提供了一种方法,包括:选择测试模式以向模拟前端(AFE)提供测试信号;修改向耦合到AFE的限幅器提供的时钟信号的相位;根据限幅器的输出产生上升信号和下降信号;并对上升信号和下降信号进行滤波。在一些实施例中,所述方法包括:划分时钟信号的频率以生成已调时钟信号;对已调时钟信号进行滤波并提供经滤波的已调时钟信号作为测试信号。
在另一示例中,提供了一种设备,其包括:用于选择测试模式以向模拟前端(AFE)提供测试信号的装置;用于向耦合到AFE的限幅器提供参考电压的装置;用于通过改变分频比来调制测试信号的频率的装置;以及用于对于分频比的每个变化、存储耦合到限幅器的解串器的输出的装置。在一些实施例中,该设备包括用于向限幅器提供时钟的装置。在一些实施例中,该设备包括用于响应于改变分频比而对测试信号进行滤波的装置。
在另一示例中,提供了一种系统,其包括:存储器;处理器,该处理器耦合到存储器,该处理器具有接收机,该接收机包括根据上述设备的设备;以及无线接口,该无线接口用于允许处理器与另一设备通信。
在另一示例中,提供了一种设备,其包括:用于选择测试模式以向模拟前端(AFE)提供测试信号的装置;用于修改向耦合到AFE的限幅器提供的时钟信号的相位的装置;用于根据限幅器的输出产生上升信号和下降信号的装置;以及用于对上升信号和下降信号进行滤波的装置。在一些实施例中,所述设备包括:用于划分时钟信号的频率以生成已调时钟信号的装置;以及用于对已调时钟信号进行滤波的装置和用于提供经滤波的已调时钟信号作为测试信号的装置。
在另一示例中,提供了一种系统,其包括:存储器;处理器,该处理器耦合到存储器,该处理器具有接收机,该接收机包括根据上述设备的设备;以及无线接口,该无线接口用于允许处理器与另一设备通信。
提供了将允许读者确定本技术性公开的本质和主旨的摘要。基于本摘要将不被用于限制权利要求书的范围或者含义的理解来提交本摘要。据此将以下权利要求结合到具体实施方式中,其中每一项权利要求独立地代表一个单独的实施例。
Claims (25)
1.一种用于校准高速串行接收机的设备,所述设备包括:
放大器;
第一限幅器,所述第一限幅器耦合到所述放大器;
解串器,所述解串器耦合到所述第一限幅器的输出;
多路复用器,所述多路复用器可操作用于为所述放大器选择数据或测试信号中的一个;
滤波器,所述滤波器耦合到所述多路复用器的输入端,以提供所述测试信号;以及
频率调制器,所述频率调制器耦合到所述滤波器,其中所述频率调制器可操作用于调制所述测试信号的频率。
2.如权利要求1所述的设备,其特征在于,所述放大器耦合到均衡器,并且其中所述放大器和所述均衡器的组合耦合到所述第一限幅器的输入。
3.如权利要求1所述的设备,其特征在于,所述解串器的输出是由芯片的引脚接收。
4.如权利要求1所述的设备,其特征在于,所述频率调制器包括分频器。
5.根据权利要求1至4中任一项所述的设备,其特征在于,所述滤波器是谐波滤波器。
6.如权利要求1所述的设备,包括:相位内插器,所述相位内插器耦合到所述频率调制器的输入,其中所述相位内插器的输出耦合到所述第一限幅器。
7.如权利要求6所述的设备,包括:时钟发生器,所述时钟发生器用于向所述相位内插器的输入提供时钟,其中所述相位内插器以延迟所述时钟的一个或多个边沿进行变化。
8.如权利要求7所述的设备,包括:第二限幅器,所述第二限幅器耦合到所述放大器,其中由所述第二限幅器接收所述时钟。
9.如权利要求8所述的设备,包括:相位检测器,所述相位检测器耦合到所述第二限幅器的输出。
10.如权利要求9所述的设备,包括:低通滤波器,所述低通滤波器耦合到所述相位检测器的输出和芯片的引脚。
11.如权利要求8所述的设备,其特征在于,所述第一限幅器和所述第二限幅器包括时钟比较器。
12.如权利要求1所述的设备,包括:参考电压节点,所述参考电压节点耦合到所述第一限幅器。
13.一种用于校准高速串行接收机的设备,所述设备包括:
模拟多路复用器,所述模拟多路复用器具有用于接收串行数据的第一输入,以及用于接收测试信号的第二输入;
模拟前端AFE,所述AFE直接耦合到所述模拟多路复用器的输出;以及
滤波器,所述滤波器耦合到所述模拟多路复用器的第二输入,其中所述滤波器用于滤波所述测试信号中的谐波。
14.如权利要求13所述的设备,包括:频率调制器,所述频率调制器耦合到所述滤波器,其中所述频率调制器用于调制所述测试信号的频率。
15.如权利要求14所述的设备,包括:相位内插器,所述相位内插器耦合到所述频率调制器的输入。
16.如权利要求15所述的设备,包括:时钟发生器,所述时钟发生器用于向所述相位内插器提供时钟,其中所述相位内插器以延迟时钟的一个或多个边沿进行变化。
17.如权利要求16所述的设备,包括:
第一限幅器,所述第一限幅器包括耦合到所述相位内插器的输出的时钟节点,耦合到所述AFE的输出的数据节点,用于接收参考电压的参考节点;和输出;以及
解串器,所述解串器耦合至所述第一限幅器的输出。
18.如权利要求17所述的设备,包括:
第二限幅器,所述第二限幅器包括耦合到所述AFE的输出的数据节点,以及用于接收所述时钟的时钟节点;
相位检测器,所述相位检测器耦合到所述第二限幅器的输出;以及
低通滤波器,所述低通滤波器耦合到所述相位检测器的输出,其中所述低通滤波器的输出耦合到芯片的至少一个引脚。
19.一种用于校准高速串行接收机的系统,包括:
存储器;
处理器,所述处理器耦合到所述存储器,所述处理器具有接收机,所述接收机包括根据权利要求1至12中的任一项所述的设备;以及
无线接口,所述无线接口用于允许所述处理器与另一设备通信。
20.如权利要求19所述的系统,其特征在于,所述解串器的输出是由芯片的引脚接收。
21.一种用于表征传递函数的方法,所述方法包括:
选择测试模式以向模拟前端AFE提供测试信号;
向耦合到所述AFE的限幅器提供参考电压,其中,所述AFE的输出被提供给所述限幅器;
通过改变分频比来调制所述测试信号的频率;以及
对于分频比的每个变化,存储耦合到所述限幅器的解串器的输出。
22.如权利要求21所述的方法,包括:
向限幅器提供时钟;
响应于改变所述分频比而滤波所述测试信号。
23.一种用于表征传递函数的方法,所述方法包括:
选择测试模式以向模拟前端AFE提供测试信号;
修改提供给耦合到所述AFE的限幅器的时钟信号的相位;
根据所述限幅器的输出生成上升信号以及下降信号;以及
将所述上升信号以及下降信号进行滤波。
24.如权利要求23所述的方法,包括:
划分所述时钟信号的频率以产生经调制的时钟信号;以及
将所述经调制的时钟信号进行滤波并提供所述经滤波的经调制的时钟信号作为所述测试信号。
25.一种用于表征传递函数的设备,包括:用于执行权利要求21或22的方法的装置,或用于执行权利要求23或24的方法的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/247,715 | 2016-08-25 | ||
US15/247,715 US10139438B2 (en) | 2016-08-25 | 2016-08-25 | Apparatus and method for calibrating high speed serial receiver analog front end and phase detector |
PCT/US2017/043526 WO2018038838A1 (en) | 2016-08-25 | 2017-07-24 | Apparatus and method for calibrating high speed serial receiver analog front end and phase detector |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109565481A CN109565481A (zh) | 2019-04-02 |
CN109565481B true CN109565481B (zh) | 2022-03-29 |
Family
ID=61242235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780046426.2A Active CN109565481B (zh) | 2016-08-25 | 2017-07-24 | 用于校准高速串行接收机模拟前端和相位检测器的设备和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10139438B2 (zh) |
CN (1) | CN109565481B (zh) |
WO (1) | WO2018038838A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155848A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 受信装置及び受信方法 |
JP7273670B2 (ja) * | 2019-09-18 | 2023-05-15 | キオクシア株式会社 | 半導体集積回路、受信装置、及び半導体集積回路の制御方法 |
CN112713906B (zh) * | 2020-12-22 | 2022-07-22 | 北京奕斯伟计算技术有限公司 | 噪声滤除电路以及噪声滤除方法 |
CN112737710B (zh) * | 2020-12-24 | 2023-02-17 | 重庆航天火箭电子技术有限公司 | 一种pcm-dpsk-fm安控接收机指标测试方法 |
CN112636720B (zh) * | 2020-12-24 | 2022-11-25 | 海光信息技术股份有限公司 | 输入输出信号的占空比校准电路、高速接口电路及处理器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001099285A1 (en) * | 2000-06-19 | 2001-12-27 | Advanced Micro Devices, Inc. | Programmable gain amplifier for use in a data network |
CA2608216A1 (en) * | 2005-05-20 | 2006-11-23 | Hydro-Quebec | Detection, localization and interpretation of partial discharge |
CN102349232A (zh) * | 2009-03-10 | 2012-02-08 | 泰科电子海底通信有限责任公司 | 具有数据模式相关信号失真的信号中的数据检测 |
CN103354493A (zh) * | 2013-06-26 | 2013-10-16 | 华为技术有限公司 | 一种时钟恢复电路、光接收机及无源光网络设备 |
CN104126283A (zh) * | 2012-02-21 | 2014-10-29 | 高通股份有限公司 | 时钟恢复的频率偏移的自动检测和补偿 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974363A (en) * | 1997-04-09 | 1999-10-26 | Lucent Technologies Inc. | Self-testing of smart line cards |
US6493396B1 (en) | 1999-01-11 | 2002-12-10 | Tellabs Operations, Inc | Phase shift key burst receiver having improved phase resolution and timing and data recovery |
US20030112896A1 (en) * | 2001-07-11 | 2003-06-19 | Raghavan Sreen A. | Multi-channel communications transceiver |
US7289543B2 (en) | 2002-08-06 | 2007-10-30 | Broadcom Corporation | System and method for testing the operation of a DLL-based interface |
US7583946B2 (en) * | 2003-09-29 | 2009-09-01 | Silicon Laboratories, Inc. | Wireless communication system and method using clock swapping during image rejection calibration |
US20050254569A1 (en) * | 2004-05-14 | 2005-11-17 | Afshin Momtaz | System and method for generating equalization coefficients |
US7746969B2 (en) | 2006-03-28 | 2010-06-29 | Entropic Communications, Inc. | High definition multi-media interface |
US7610046B2 (en) * | 2006-04-06 | 2009-10-27 | Adc Telecommunications, Inc. | System and method for enhancing the performance of wideband digital RF transport systems |
TWI332771B (en) * | 2006-09-04 | 2010-11-01 | Via Tech Inc | Receiver and test method therefor |
US7900098B2 (en) * | 2008-04-01 | 2011-03-01 | Intel Corporation | Receiver for recovering and retiming electromagnetically coupled data |
US8837626B2 (en) * | 2011-12-09 | 2014-09-16 | Lsi Corporation | Conditional adaptation of linear filters in a system having nonlinearity |
US8368435B2 (en) | 2010-08-13 | 2013-02-05 | Mindspeed Technologies, Inc. | Method and apparatus for jitter reduction |
CN202282775U (zh) * | 2011-11-17 | 2012-06-20 | 四川蓝讯宝迩电子科技有限公司 | 一种x波段宽带高分辨率数字信道化接收机 |
US9621330B2 (en) * | 2011-11-30 | 2017-04-11 | Maxlinear Asia Singapore Private Limited | Split microwave backhaul transceiver architecture with coaxial interconnect |
US9800350B2 (en) * | 2012-01-23 | 2017-10-24 | Intel Corporation | Increased density SFP connector |
US8743945B2 (en) * | 2012-03-02 | 2014-06-03 | Lsi Corporation | Shift register based downsampled floating tap decision feedback equalization |
WO2012103856A2 (zh) * | 2012-04-20 | 2012-08-09 | 华为技术有限公司 | 通信校正装置及方法 |
US8860467B2 (en) | 2013-03-15 | 2014-10-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Biased bang-bang phase detector for clock and data recovery |
US9143367B2 (en) * | 2013-07-12 | 2015-09-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Clock and data recovery architecture with adaptive digital phase skew |
JP6151361B2 (ja) * | 2013-08-23 | 2017-06-21 | 株式会社東芝 | 無線通信装置、集積回路および無線通信方法 |
US9209842B2 (en) * | 2013-09-09 | 2015-12-08 | Texas Instruments Incorporated | Method and circuitry for transmitting data |
US9473259B2 (en) | 2014-11-21 | 2016-10-18 | Intel Corporation | Techniques for testing receiver operation |
US9331822B1 (en) * | 2015-07-08 | 2016-05-03 | Ncku Research And Development Foundation | Clock and data recovery circuit and method for estimating jitter tolerance thereof |
-
2016
- 2016-08-25 US US15/247,715 patent/US10139438B2/en active Active
-
2017
- 2017-07-24 CN CN201780046426.2A patent/CN109565481B/zh active Active
- 2017-07-24 WO PCT/US2017/043526 patent/WO2018038838A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001099285A1 (en) * | 2000-06-19 | 2001-12-27 | Advanced Micro Devices, Inc. | Programmable gain amplifier for use in a data network |
CA2608216A1 (en) * | 2005-05-20 | 2006-11-23 | Hydro-Quebec | Detection, localization and interpretation of partial discharge |
CN102349232A (zh) * | 2009-03-10 | 2012-02-08 | 泰科电子海底通信有限责任公司 | 具有数据模式相关信号失真的信号中的数据检测 |
CN104126283A (zh) * | 2012-02-21 | 2014-10-29 | 高通股份有限公司 | 时钟恢复的频率偏移的自动检测和补偿 |
CN103354493A (zh) * | 2013-06-26 | 2013-10-16 | 华为技术有限公司 | 一种时钟恢复电路、光接收机及无源光网络设备 |
Non-Patent Citations (1)
Title |
---|
基于MCU实现的可编程OFDM信号发生器;杨曙辉等;《微计算机信息》;20100705(第19期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
US20180059156A1 (en) | 2018-03-01 |
WO2018038838A1 (en) | 2018-03-01 |
CN109565481A (zh) | 2019-04-02 |
US10139438B2 (en) | 2018-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109565481B (zh) | 用于校准高速串行接收机模拟前端和相位检测器的设备和方法 | |
US10686582B1 (en) | Clock phase compensation apparatus and method | |
US9998125B2 (en) | Clock calibration using asynchronous digital sampling | |
CN106575964B (zh) | 用于适应性共模噪声分解和调谐的装置以及方法 | |
US20210143803A1 (en) | Apparatus and method for improving lock time | |
CN108475524B (zh) | 可重配置时钟控制装置和系统 | |
US9735813B2 (en) | Method and apparatus for signal edge boosting | |
US20210049307A1 (en) | Apparatus for autonomous security and functional safety of clock and voltages | |
US9209821B2 (en) | Apparatus for generating quadrature clock phases from a single-ended odd-stage ring oscillator | |
US10979055B2 (en) | Adaptive aging tolerant apparatus | |
JP7059255B2 (ja) | 適応終端インピーダンスを有する高速ドライバ | |
US10320430B2 (en) | Transmitter with power supply rejection | |
CN111512556A (zh) | 用于改进锁频环的锁定时间的装置 | |
US11188117B2 (en) | Low latency analog adaptive clocking | |
US20160285436A1 (en) | Quadrature divider | |
US10425123B2 (en) | Parts-per-million detection apparatus and method | |
US10333504B2 (en) | Low power clamp for electrical overstress protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |