CN104506170B - 一种采样电压求和的相位插值型时钟恢复电路 - Google Patents
一种采样电压求和的相位插值型时钟恢复电路 Download PDFInfo
- Publication number
- CN104506170B CN104506170B CN201510021777.0A CN201510021777A CN104506170B CN 104506170 B CN104506170 B CN 104506170B CN 201510021777 A CN201510021777 A CN 201510021777A CN 104506170 B CN104506170 B CN 104506170B
- Authority
- CN
- China
- Prior art keywords
- circuit
- sampling
- summation
- phase interpolation
- holding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 111
- 230000000630 rising effect Effects 0.000 claims abstract description 56
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提出的一种采样电压求和的相位插值型时钟恢复电路，包括：CLKI输入端、CLKQ输入端、第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路、第二下降沿采样保持电路、第一求和电路、第二求和电路和相位插值电路；CLKI输入端分别连接至第一上升沿采样保持电路、第一下降沿采样保持电路和相位插值电路；第一上升沿采样保持电路和第一下降沿采样保持电路均连接至第一求和电路输入端，第一求和电路输出端连接至相位插值电路。本发明通过在采样保持电路和相位插值电路之间增加求和电路，输入到相位插值电路的是数据上下边沿变化量的平均值，因此抖动变小，提高了恢复时钟的相位稳定性。
Description
技术领域
本发明涉及时钟恢复技术领域，尤其涉及一种采样电压求和的相位插值型时钟恢复电路。
背景技术
高速串行IO链路中，为减少管脚数和导线数量、消除高频时钟信号在信道传输中对相邻信号产生的干扰，发送机与接收机之间仅传递融合时钟信息的数据。因此接收机中需要有时钟数据恢复电路，从接收到的数据中恢复出时钟信号，并用恢复出的时钟信号对输入数据再采样得到恢复数据。由于输入的时钟数据具有抖动噪声，因此需要时钟数据恢复电路具备良好的抑制输入数据抖动的能力，才能正确地恢复出稳定的时钟和数据信息。图1所示为目前常用的一种典型相位插值型时钟数据恢复电路。
B.Abiri等人提出一种相位插值型(PI)突发模式时钟恢复电路，如图2所示，使用数据边沿触发一对双边沿采样保持电路，包括上升沿采样保持电路(S/H_rise)和下降沿采样保持电路(S/H_fall)，对正交时钟(CLKI、CLKQ)进行采样，并利用该采样电压在相位插值电路(PI)中与正交时钟相乘，输出与数据边沿对齐的恢复时钟信号。由于采样电压在数据边沿触发获得，因此任何输入数据信号中的抖动都会引起采样电压的变化，进而导致恢复时钟相位发生变化。
发明内容
基于背景技术存在的技术问题，本发明提出了一种采样电压求和的相位插值型时钟恢复电路，可降低突发模式相位插值型时钟恢复电路恢复时钟的抖动。
本发明提出的一种采样电压求和的相位插值型时钟恢复电路，包括：CLKI输入端、CLKQ输入端、第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路、第二下降沿采样保持电路、第一求和电路、第二求和电路和相位插值电路；
CLKI输入端分别连接至第一上升沿采样保持电路、第一下降沿采样保持电路和相位插值电路；第一上升沿采样保持电路和第一下降沿采样保持电路均连接至第一求和电路输入端，第一求和电路输出端连接至相位插值电路；
CLKQ输入端分别连接至第二上升沿采样保持电路、第二下降沿采样保持电路和相位插值电路；第二上升沿采样保持电路和第二下降沿采样保持电路均连接至第二求和电路输入端，第二求和电路输出端连接至相位插值电路；
第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路、第二下降沿采样保持电路均接收输入数据作为触发信号；
当输入数据上升沿时，第一上升沿采样保持电路采样并保持CLKI信号电压并传递给第一求和电路，第二上升沿采样保持电路采样并保持CLKQ信号电压并传递给第二求和电路；当输入数据下降沿时，第一下降沿采样保持电路采样并保持CLKI信号电压并传递给第一求和电路，第二下降沿采样保持电路采样并保持CLKQ信号电压并传递给第二求和电路；第一求和电路和第二求和电路对采样电压进行加法运算后将信号传递给相位插值电路，相位插值电路通过运算分析输出相应的时钟(Rec_Clk_ana)。
输入数据为差分对输入数据Data+和Data-，Data+和Data-触发第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路和第二下降沿采样保持电路对正交时钟CLKI、CLKQ进行采样并输出采样电压到第一求和电路和第二求和电路，第一求和电路和第二求和电路对数据上下边沿采样电压进行相加并输出结果到相位插值电路与正交时钟CLKI、CLKQ进行相乘运算，获得输出恢复时钟信号Rec_CLK_ana。
第一求和电路和第二求和电路均包括输入端In_rise+、输入端In_rise-、输入端In_fall+、输入端In_fall-和输出端；第一求和电路通过其输入端In_rise+、输入端In_rise-连接第一上升沿采样保持电路，通过其输入端In_fall+、输入端In_fall-连接第一下降沿采样保持电路，并通过其输出端连接相位插值电路；第二求和电路通过其输入端In_rise+、输入端In_rise-连接第二上升沿采样保持电路，通过其输入端In_fall+、输入端In_fall-连接第二下降沿采样保持电路，并通过其输出端连接相位插值电路。
第一上升沿采样保持电路和第二上升沿采样保持电路电路结构相同；第一下降沿采样保持电路和第二下降沿采样保持电路电路结构相同。
第一求和电路和第二求和电路采用相同的电路结构。
所述采样电压求和的相位插值型时钟恢复电路的工作原理为：设Δt为时钟抖动引入的时间误差，N表示连续0或连续1的个数，T表示时钟周期；输入数据在上升沿to时刻、下降沿to+Δt+N*T时刻分别触发第一上升沿采样保持电路和第二上升沿采样保持电路、第一下降沿采样保持电路和第二下降沿采样保持电路，采样正交时钟电压CLKI和CLKQ，分别得到采样电压α和β，其中：
α＝sin(2πfto)+sin[2πf(to+N*T+Δt)]＝sin(2πfto)+sin[2πf(to+Δt)]
β＝cos(2πfto)+cos[2πf(to+N*T+Δt)]＝cos(2πfto)+cos[2πf(to+Δt)]，
α和β信号在相位插值电路PI中实现乘积运算，得到：
本发明提供的采样电压求和的相位插值型时钟恢复电路通过在采样保持电路和相位插值电路之间增加求和电路，输入到相位插值电路的是数据上下边沿变化量的平均值，因此抖动变小，提高了恢复时钟的相位稳定性。
本发明中，上升沿与下降沿采样电压相加，相当于对时钟抖动变化量进行了平均滤波，降低了采样电压由于输入数据抖动引起的变化，从而有效地降低了输出恢复时钟相位的变化，达到了更好地稳定输出恢复时钟相位的效果。
附图说明
图1典型相位插值型时钟数据恢复电路的整体结构；
图2传统突发模式相位插值型时钟恢复电路的一种结构示意图；
图3本发明提出的相位插值型时钟恢复电路的整体结构；
图4根据本发明实施例，实现图3中求和电路的一种结构示意图；
图5本发明与传统型的恢复时钟相位变化量对比图；
图6本发明与传统型恢复时钟眼图对比。
具体实施方式
参照图3，本发明提出的一种采样电压求和的相位插值型时钟恢复电路，包括：CLKI输入端、CLKQ输入端、第一上升沿采样保持电路1、第一下降沿采样保持电路2、第二上升沿采样保持电路3、第二下降沿采样保持电路4、第一求和电路5、第二求和电路6和相位插值电路7。
CLKI输入端、CLKQ输入端分别用于输入正交时钟的CLKI信号、CLKQ信号。
第一求和电路5和第二求和电路6采用相同的电路结构，包括输入端In_rise+、输入端In_rise-、输入端In_fall+、输入端In_fall-和输出端。
本实施方式中，为便于表达，将第一求和电路5和第二求和电路6定义为求和电路，参照图4，求和电路采用两个NMOS管和四个PMOS管实现。其中，第一NMOS管15的漏极分别连接第一NMOS管15的栅极、第一PMOS管11的漏极、第三PMOS管13的漏极以及输出端负极out-；第二NMOS管16的漏极分别连接第二NMOS管16的栅极、第二PMOS管12的漏极、第四PMOS管14的漏极以及输出端正极out+；第一NMOS管15的源极与第二NMOS管16的源极均接地；第一PMOS管11的栅极连接输入端In_rise+、第二PMOS管12的栅极连接输入端In_rise-、第三PMOS管13的栅极连接输入端In_fall+、第四PMOS管14的栅极连接输入端In_fall-；第一PMOS管11的源极、第二PMOS管12的源极、第三PMOS管13的源极、第四PMOS管14的源极均连接至VDD。
本实施方式中，第一NMOS管15和第二NMOS管16型号相同，第一PMOS管11、第二PMOS管12、第三PMOS管13和第四PMOS管14型号相同。如此，有利于增加第一求和电路和第二求和电路的稳定性，提高运算的精确性。
CLKI输入端分别连接至第一上升沿采样保持电路1、第一下降沿采样保持电路2和相位插值电路7以传输CLKI信号。第一上升沿采样保持电路1连接至第一求和电路5的输入端In_rise+、输入端In_rise-。第一下降沿采样保持电路2连接至第一求和电路5输入端In_fall+、输入端In_fall-。第一求和电路5输出端连接至相位插值电路7。
CLKQ输入端分别连接至第二上升沿采样保持电路3、第二下降沿采样保持电路4和相位插值电路7以传输CLKQ信号。第二上升沿采样保持电路3连接至第二求和电路6的输入端In_rise+、输入端In_rise-。第二下降沿采样保持电路4连接至第二求和电路6输入端In_fall+、输入端In_fall-。第二求和电路6输出端连接至相位插值电路7。
第一上升沿采样保持电路1、第一下降沿采样保持电路2、第二上升沿采样保持电路3、第二下降沿采样保持电路4均接收输入数据Data作为触发信号。
输入数据Data为差分对输入数据Data+和Data-，Data+和Data-触发第一上升沿采样保持电路1、第一下降沿采样保持电路2、第二上升沿采样保持电路3和第二下降沿采样保持电路4对正交时钟CLKI、CLKQ进行采样。当输入数据Data上升沿时，第一上升沿采样保持电路1采样并保持CLKI信号电压并传递给第一求和电路5，第二上升沿采样保持电路3采样并保持CLKQ信号电压并传递给第二求和电路6；当输入数据Data下降沿时，第一下降沿采样保持电路2采样并保持CLKI信号电压并传递给第一求和电路5，第二下降沿采样保持电路4采样并保持CLKQ信号电压并传递给第二求和电路6。第一求和电路5和第二求和电路6对数据上下边沿采样电压进行相加并输出结果到相位插值电路7与正交时钟CLKI、CLKQ进行相乘运算，获得输出恢复时钟信号Rec_CLK_ana。
该采样电压求和的相位插值型时钟恢复电路通过在采样保持电路和相位插值电路之间增加求和电路(sum)，输入到相位插值电路的是数据上下边沿变化量的平均值，相当于对时钟抖动变化量进行了平均滤波，因此抖动变小，提高了恢复时钟的相位稳定性。
在具体实施时，第一上升沿采样保持电路1和第二上升沿采样保持电路3采用结构相同的电路；第一下降沿采样保持电路2和第二下降沿采样保持电路4采用结构相同的电路。如此，配合第一求和电路和第二求和电路的相同结构，通过对称的电路结构有利于采样运算过程的稳定性，从而进一步提高恢复时钟的相位稳定性。
以下结合具体实施方式对本发明减小时钟抖动的工作原理作进一步解释。
设Δt为时钟抖动引入的时间误差，N表示连续0或连续1的个数，T表示时钟周期。输入数据在上升沿to时刻、下降沿to+Δt+N*T时刻分别触发第一上升沿采样保持电路1和第二上升沿采样保持电路3、第一下降沿采样保持电路2和第二下降沿采样保持电路4，采样正交时钟电压CLKI和CLKQ，分别得到采样电压α和β，其中：
α＝sin(2πfto)+sin[2πf(to+N*T+Δt)]＝sin(2πfto)+sin[2πf(to+Δt)]
β＝cos(2πfto)+cos[2πf(to+N*T+Δt)]＝cos(2πfto)+cos[2πf(to+Δt)]，
α和β信号在相位插值电路PI中实现乘积运算，得到：
上式表明，恢复时钟clk相位抖动只为输入数据的一半，减小了由于输入数据抖动引起恢复时钟相位的变化量。
图5为本恢复时钟电路与传统型恢复时钟相位变化量对比图，其中，实线表示的是传统结构的恢复时钟相位变化量，其斜率为1；虚线表示的是本恢复时钟相位变化量，其斜率为0.5。本发明与传统型恢复时钟眼图对比，见图6。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种采样电压求和的相位插值型时钟恢复电路，其特征在于，包括：CLKI输入端、CLKQ输入端、第一上升沿采样保持电路(1)、第一下降沿采样保持电路(2)、第二上升沿采样保持电路(3)、第二下降沿采样保持电路(4)、第一求和电路(5)、第二求和电路(6)和相位插值电路(7)；
CLKI输入端分别连接至第一上升沿采样保持电路(1)、第一下降沿采样保持电路(2)和相位插值电路(7)；第一上升沿采样保持电路(1)和第一下降沿采样保持电路(2)均连接至第一求和电路(5)输入端，第一求和电路(5)输出端连接至相位插值电路(7)；
CLKQ输入端分别连接至第二上升沿采样保持电路(3)、第二下降沿采样保持电路(4)和相位插值电路(7)；第二上升沿采样保持电路(3)和第二下降沿采样保持电路(4)均连接至第二求和电路(6)输入端，第二求和电路(6)输出端连接至相位插值电路(7)；
第一上升沿采样保持电路(1)、第一下降沿采样保持电路(2)、第二上升沿采样保持电路(3)、第二下降沿采样保持电路(4)均接收输入数据Data作为触发信号；
当输入数据Data上升沿时，第一上升沿采样保持电路(1)采样并保持CLKI信号电压并传递给第一求和电路(5)，第二上升沿采样保持电路(3)采样并保持CLKQ信号电压并传递给第二求和电路(6)；当输入数据Data下降沿时，第一下降沿采样保持电路(2)采样并保持CLKI信号电压并传递给第一求和电路(5)，第二下降沿采样保持电路(4)采样并保持CLKQ信号电压并传递给第二求和电路(6)；第一求和电路(5)和第二求和电路(6)对采样电压进行加法运算后将信号传递给相位插值电路(7)，相位插值电路(7)通过运算输出相应的时钟Rec_Clk_ana；
所述的采样电压求和的相位插值型时钟恢复电路的工作原理为：设Δt为时钟抖动引入的时间误差，N表示连续0或连续1的个数，T表示时钟周期；输入数据在上升沿to时刻、下降沿to+Δt+N*T时刻分别触发第一上升沿采样保持电路(1)和第二上升沿采样保持电路(3)、第一下降沿采样保持电路(2)和第二下降沿采样保持电路(4)，采样正交时钟电压CLKI和CLKQ，分别得到采样电压α和β，其中：
α＝sin(2πfto)+sin[2πf(to+N*T+Δt)]＝sin(2πfto)+sin[2πf(to+Δt)]
β＝cos(2πfto)+cos[2πf(to+N*T+Δt)]＝cos(2πfto)+cos[2πf(to+Δt)]，
α和β信号在相位插值电路PI中实现乘积运算，得到：
2.如权利要求1所述的采样电压求和的相位插值型时钟恢复电路，其特征在于，输入数据Data为差分对输入数据Data+和Data-，Data+和Data-触发第一上升沿采样保持电路(1)、第一下降沿采样保持电路(2)、第二上升沿采样保持电路(3)和第二下降沿采样保持电路(4)对正交时钟CLKI、CLKQ进行采样并输出采样电压到第一求和电路(5)和第二求和电路(6)，第一求和电路(5)和第二求和电路(6)对数据上下边沿采样电压进行相加并输出结果到相位插值电路(7)与正交时钟CLKI、CLKQ进行相乘运算，获得输出恢复时钟信号Rec_CLK_ana。
3.如权利要求1或2所述的采样电压求和的相位插值型时钟恢复电路，其特征在于，第一求和电路(5)和第二求和电路(6)均包括输入端In_rise+、输入端In_rise-、输入端In_fall+、输入端In_fall-和输出端；
第一求和电路(5)通过其输入端In_rise+、输入端In_rise-连接第一上升沿采样保持电路(1)，通过其输入端In_fall+、输入端In_fall-连接第一下降沿采样保持电路(2)，并通过其输出端连接相位插值电路(7)；
第二求和电路(6)通过其输入端In_rise+、输入端In_rise-连接第二上升沿采样保持电路(3)，通过其输入端In_fall+、输入端In_fall-连接第二下降沿采样保持电路(4)，并通过其输出端连接相位插值电路(7)。
4.如权利要求3所述的采样电压求和的相位插值型时钟恢复电路，其特征在于，第一上升沿采样保持电路(1)和第二上升沿采样保持电路(3)电路结构相同；第一下降沿采样保持电路(2)和第二下降沿采样保持电路(4)电路结构相同。
5.如权利要求4所述的采样电压求和的相位插值型时钟恢复电路，其特征在于，第一求和电路(5)和第二求和电路(6)采用相同的电路结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510021777.0A CN104506170B (zh) | 2015-01-15 | 2015-01-15 | 一种采样电压求和的相位插值型时钟恢复电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510021777.0A CN104506170B (zh) | 2015-01-15 | 2015-01-15 | 一种采样电压求和的相位插值型时钟恢复电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104506170A CN104506170A (zh) | 2015-04-08 |
| CN104506170B true CN104506170B (zh) | 2017-08-11 |
Family
ID=52947894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510021777.0A Active CN104506170B (zh) | 2015-01-15 | 2015-01-15 | 一种采样电压求和的相位插值型时钟恢复电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104506170B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379880B1 (en) * | 2015-07-09 | 2016-06-28 | Xilinx, Inc. | Clock recovery circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309484A (en) * | 1992-09-01 | 1994-05-03 | Motorola, Inc. | Method and apparatus for asynchronous timing recovery using interpolation filter |
| KR20060102822A (ko) * | 2005-03-25 | 2006-09-28 | 연세대학교 산학협력단 | 듀티 싸이클 왜곡에 강한 버스트 모드 클럭/데이터 복원 회로 |
| CN104126283A (zh) * | 2012-02-21 | 2014-10-29 | 高通股份有限公司 | 时钟恢复的频率偏移的自动检测和补偿 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8243869B2 (en) * | 2006-11-28 | 2012-08-14 | Broadlight Ltd. | Burst mode clock and data recovery circuit and method |
-
2015
- 2015-01-15 CN CN201510021777.0A patent/CN104506170B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309484A (en) * | 1992-09-01 | 1994-05-03 | Motorola, Inc. | Method and apparatus for asynchronous timing recovery using interpolation filter |
| KR20060102822A (ko) * | 2005-03-25 | 2006-09-28 | 연세대학교 산학협력단 | 듀티 싸이클 왜곡에 강한 버스트 모드 클럭/데이터 복원 회로 |
| CN104126283A (zh) * | 2012-02-21 | 2014-10-29 | 高通股份有限公司 | 时钟恢复的频率偏移的自动检测和补偿 |
Non-Patent Citations (1)
| Title |
|---|
| "Low-Power Burst-Mode Clock Recovery Circuit Using Analog Phase Interpolator";Hadi Hayati et al.;《IEEE 2014 26th International Conference on Microelectronics (ICM)》;20141214;第120-123页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104506170A (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8199849B2 (en) | Data transmitting device, data receiving device, data transmitting system, and data transmitting method | |
| US9184906B1 (en) | Configurable pulse amplitude modulation clock data recovery | |
| JP6461089B2 (ja) | データシンボル遷移ベースのクロック同期を行うマルチワイヤオープンドレインリンク | |
| US8698528B2 (en) | CDR circuit, reception circuit, and electronic device | |
| US9054941B2 (en) | Clock and data recovery using dual manchester encoded data streams | |
| CN107078983A (zh) | 相位以180度对齐的一阶边带滤波器，校准边带差动输出比较器的相位以减少抖动的低功率用宽带异步式二进制相移解调电路 | |
| US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
| CN103475362B (zh) | 基于过采样的无需时钟恢复的数据恢复电路 | |
| US20120133395A1 (en) | High speed dynamic comparative latch | |
| US11853115B1 (en) | Low-latency retimer with seamless clock switchover | |
| US9154291B2 (en) | Differential signal skew adjustment method and transmission circuit | |
| CN103401551B (zh) | 一种SerDes技术中高速串行信号的采样方法及装置 | |
| CN104506170B (zh) | 一种采样电压求和的相位插值型时钟恢复电路 | |
| CN113037667A (zh) | 一种基于fpga的数据信号恢复方法 | |
| US9337996B2 (en) | Data recovery circuit | |
| CN101135924A (zh) | 一种异步复位电路及其实现方法 | |
| US20150016579A1 (en) | Clock and data recovery device, sampler and sampling method thereof | |
| JP7333419B2 (ja) | デシジョンフィードバックイコライザおよびデータの収集補正方法 | |
| CN104639165B (zh) | 两步tdc的全时间域误差校正电路 | |
| CN105591649B (zh) | 一种基于过采样结构的时钟数据信号恢复电路 | |
| US20140333353A1 (en) | Managing clock and recovery data | |
| JP4377420B2 (ja) | 同時双方向データ送受信システム | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| US8891717B1 (en) | Method and system for comparing digital values | |
| CN118410747B (zh) | 一种信号均衡电路、接口、片上系统以及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |