CN104639165B - 两步tdc的全时间域误差校正电路 - Google Patents

两步tdc的全时间域误差校正电路 Download PDF

Info

Publication number
CN104639165B
CN104639165B CN201510075539.8A CN201510075539A CN104639165B CN 104639165 B CN104639165 B CN 104639165B CN 201510075539 A CN201510075539 A CN 201510075539A CN 104639165 B CN104639165 B CN 104639165B
Authority
CN
China
Prior art keywords
stop
signals
input
thick
quantization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510075539.8A
Other languages
English (en)
Other versions
CN104639165A (zh
Inventor
徐江涛
杨聪杰
聂凯明
高志远
姚素英
闫石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201510075539.8A priority Critical patent/CN104639165B/zh
Publication of CN104639165A publication Critical patent/CN104639165A/zh
Application granted granted Critical
Publication of CN104639165B publication Critical patent/CN104639165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及集成电路设计领域，为解决两步时间数字转换器中粗细量化间传输延时失配所造成的误差而提出的校正方法，相较于过量化的传统校正方法，本发明不仅可以有效地解决传输延时失配误差，扩展了误差校正范围，而且避免了对细量化面积或者转换时间的加倍，本发明采取的技术方案是，两步TDC的全时间域误差校正电路，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成；计数开始Start信号与计数结束Stop信号是并行输入到粗细量化中，粗量化计数器为低电平触发。本发明主要应用于集成电路设计制造。

Description

两步TDC的全时间域误差校正电路
技术领域
本发明涉及集成电路设计领域，特别涉及一种两步时间数字转换器的全时间域误差校正方法。
背景技术
图1所示的并行两步量化结构，其中Start信号与Stop信号是被并行输入到粗细量化中的，因此传输路径上的延时不匹配将对粗细量化结果均有影响，以致将整个转换精度限制在了粗量化的精度。虽然可以通过在传输路径上添加Dummy管或者延时单元予以校正，但是工艺偏差和器件失配是不可避免的，以致传输延时失配带来的量化误差依然无法有效地解决。
在图1中，Start信号与Stop信号在到粗量化前的传输延时差为τ1 -τ2 ，在到达细量化前的传输延时差为τ3 -τ4 。为了消除传输路径上的延时失配对整个转换所造成的影响，应满足如下关系：
τ1-τ2＝τ3-τ4 (1)
但实际中，由于工艺偏差和器件失配的存在，使得上式不可能成立。为此，对各种失配情况所带来的影响进行分析是十分必要的。为了简化分析过程，假设Start信号在粗细量化中的传播是同步的，因而只需对Stop信号在传输路径中的延时失配问题进行讨论。用Stop_c信号来表示到达粗量化的Stop信号，而用Stop_ST1信号表示到达细量化的Stop信号。
Terror＝τ2-τ4，τ1＝τ3 (2)
在图3所示的情形下，当Stop_ST1在时钟低电平到达时，在误差Terror 处在-T～+T(T为时钟周期)范围内，粗量化Stop信号可能位于Stop_c1，Stop_c2，Stop_c3位置处。Stop_c1表示延时误差在0～+T之间；Stop_c2表示延时误差在-T/2～+T/2之间；Stop_c3表示表示延时误差在-T～0之间。当Stop处于Stop_c1时，Stop_ST1在时钟上升沿之前到来，Stop_c1在时钟上升沿之后到来，则致使粗量化中计数器的实际计数结果C_real为C+1，而对于Stop_ST1信号而言理想的计数结果C_ideal应为C。此时，粗量化计数器可能多计1，从而造成整个量化结果的误差。
反之，当Stop_ST1在时钟高电平到达时，在误差-T～+T范围内，粗量化Stop信号可能位于Stop_c2，Stop_c3，Stop_c4位置处。Stop_c2表示表示延时误差在0～+T之间；Stop_c3表示延时误差在-T/2～+T/2之间；Stop_c4表示表示延时误差在-T～0之间。当Stop处于Stop_c4时，Stop_ST1在时钟上升沿之后到来，Stop_c4在时钟上升沿之前到来，如图4所示。这种情况将致使粗量化中计数器的实际计数结果C_real为C-1，而对于Stop_ST1信号而言理想的计数结果C_ideal应为C。此时，粗量化计数器可能少计1，从而造成整个量化结果的误差。
通过对所有误差情况的分析，可知粗量化计数器的实际计数结果C_real多计1或少计1都将造成整个量化结果的误差。
发明内容
为克服现有技术的不足，解决两步时间数字转换器中粗细量化间传输延时失配所造成的误差而提出的校正方法，相较于过量化的传统校正方法，本发明不仅可以有效地解决传输延时失配误差，扩展了误差校正范围，而且避免了对细量化面积或者转换时间的加倍，本发明采取的技术方案是，两步TDC的全时间域误差校正电路，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成；计数开始Start信号与计数结束Stop信号是并行输入到粗细量化中，粗量化计数器为低电平触发，计数器的最低位输出C0连接至双边沿D触发器的时钟端，同时将两个输入信号Start和Stop通过两输入与门产生的Stop_c信号连接至该双边沿D触发器的数据端；Stop_c信号还决定着粗量化计数器的使能，且用来表示到达粗量化的Stop信号；Stop_c连接至下降沿D触发器的时钟端，Stop_ST1信号连接至下降沿D触发器的数据端，Stop_ST1信号表示到达细量化的Stop信号；计数器每一次输出时，双边沿D触发器都将采集Stop_c的状态。Stop_c每一次到达时，下降沿D触发器都将采集Stop_ST1信号电平；而Stop_ST1信号到达细量化模块时的时钟状态则通过提取细量化结果的最高位Fn实现，双边沿D触发器的输出QDFF和下降沿D触发器输出PDFF与Fn同时连接至一个三输入或非门和一个三输入与门以完成最后的逻辑判断。
三输入或非门输出端减一校正位C_sub置高，完成对粗量化结果的补偿减1操作；三输入与门的输出加一校正位C_add置高，完成对粗量化结果的补偿加1操作。
与已有技术相比，本发明的技术特点与效果：
本发明提出了一种校正电路用以解决两步时间数字转换器中粗细量化间传输延时失配所造成的影响，相较于过量化的传统校正方法，其不仅可以有效地解决传输延时失配误差，扩展误差校正范围，而且避免了对细量化面积或者转换时间的加倍，理论上可以对传输延时失配误差在-T～+T内的两步TDC进行校正。
附图说明
图1并行两步量化结构框图。
图2校正电路图。
图3Fn＝0时的误差分析时序图。
图4Fn＝1时的误差分析时序图。
具体实施方式
本发明中提出的校正电路如图2所示，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成，其通过分析Stop信号分别到达粗量化模块与细量化模块时的时钟CLK电平状态，以及Stop信号到达粗量化模块时的Stop_ST1状态来判断是否应该对粗量化结果进行补偿。为了判断Stop信号到达粗量化模块时的CLK电平状态，需要将粗量化计数器设为低电平触发，将计数器的最低位输出C0连接至双边沿D触发器的时钟端，同时将两个输入信号Start和Stop通过与门产生的Stop_c信号连接至该双边沿D触发器的数据端。此外，Stop_c信号还决定着粗量化计数器的使能，且用来表示到达粗量化的Stop信号。为了判断Stop信号到达粗量化模块时的Stop_ST1状态，需要将Stop_c连接至下降沿D触发器的时钟端，将Stop_ST1信号连接至数据端。计数器每一次输出时，双边沿D触发器都将采集Stop_c的状态。Stop_c每一次到达时，下降沿D触发器都将采集Stop_ST1信号电平。而Stop_ST1信号到达细量化模块时的时钟状态则可以通过提取细量化结果的最高位Fn实现。电路中还将双边沿D触发器的输出QDFF和下降沿D触发器输出PDFF与Fn同时连接至一个三输入或非门和一个三输入与门以完成最后的逻辑判断。
为了说明校正电路的工作原理，图3和图4展示了不同情况下的校正电路时序。在Fn＝0的情形下，如图3所示，此时意味着对于细量化而言，Stop_ST1信号处于CLK时钟低电平范围内。当Stop信号达到后，粗量化计数器停止计数。如果此时信号处在Stop_c1位置时，则计数器最后一次计数是由Stop_c1下降沿触发的，因而双边沿D触发器最后采集到Stop_c1的电平为低，因此输出QDFF为0。Stop_c1到达时Stop_ST1处于高电平，因此下降沿D触发器的反相输出端PDFF输出为0。因此，粗量化计数器多计1，则需要通过三输入或非门将输出减一校正位C_sub置高，完成对粗量化结果的补偿减1操作。当粗量化到达信号处在Stop_c2或Stop_c3位置时，无需校正，由同理分析可知，加一校正位和减一校正位均输出0。
在Fn＝1的情形下，如图4所示，此时意味着对于细量化而言，Stop_ST1信号处于CLK时钟高电平范围内。当Stop信号达到后，粗量化计数器停止计数。如果此时信号处在Stop_c4位置时，则计数器最后一次计数是由CLK时钟下降沿触发的，因而双边沿D触发器最后采集到Stop_c4的电平为高，因此输出QDFF为1。Stop_c4到达时Stop_ST1处于低电平，因此下降沿D触发器的反相输出端PDFF输出为1。因此，粗量化计数器少计1，则需要通过三输入与门将输出加一校正位C_add置高，完成对粗量化结果的补偿加1操作。当粗量化到达信号处在Stop_c2或Stop_c3位置时，无需校正，由同理分析可知，加一校正位和减一校正位均输出0。通过以上分析，本发明提出的校正电路可完成对偏差范围-T～+T范围内所有情况下延时误差的准确校正。
本发明所提出的校正电路用于完成两步时间数字转换中传输延时失配的校正。在并行两步时间数字转换中，粗量化应采用计数器实现，同时需要将粗量化计数器设为低电平触发。此时，计数器的计数结果则有可能由输入时间终止脉冲Stop信号触发。通过所设计的双边沿D触发器，可以获得正确的Stop信号到来时时钟的状态。通过所设计的下降沿D触发器，可以获得正确的Stop_c信号到来时Stop_ST1的状态。由于校正中仅采用细量化结果中的最高位，因此对于细量化的结构没有特殊的要求。在每一次完成全部量化后，可以在芯片内部集成处理电路，完成对校正电路结果的处理。具体实施如下：通过逻辑判断本次量化中粗量化结果是否需要+1，如果需要，粗量化结果+1；通过逻辑判断本次量化中粗量化结果是否需要-1，如果需要，粗量化结果-1；将校正后的粗量化结果与细量化结果进行拼接，最终完成量化结果的输出。
校正电路校正的是粗量化的结果，加一校正位C_add与减一校正位C_sub对粗量化结果进行校正，只需对粗量化最终得到的二进制码进行加一或减一操作，将得到的粗量化结果以及校正电路结果进行最后的数据处理即可，涉及到的算法操作较为简单。

Claims (1)

1.一种两步TDC的全时间域误差校正电路，其特征是，由一个两输入与门、一个粗量化计数器、一个双边沿D触发器、一个下降沿D触发器、一个三输入或非门和一个三输入与门构成；计数开始Start信号与计数结束Stop信号是并行输入到粗细量化中，粗量化计数器为低电平触发，计数器的最低位输出C0连接至双边沿D触发器的时钟端，同时将两个输入信号Start和信号通过两输入与门产生的Stop_c信号连接至该双边沿D触发器的数据端；Stop_c信号还决定着粗量化计数器的使能，且用来表示到达粗量化的Stop信号；Stop_c信号连接至下降沿D触发器的时钟端，Stop_ST1信号连接至下降沿D触发器的数据端，Stop_ST1信号表示到达细量化的Stop信号；计数器每一次输出时，双边沿D触发器都将采集Stop_c信号的状态，Stop_c信号每一次到达时，下降沿D触发器都将采集Stop_ST1信号电平；而Stop_ST1信号到达细量化模块时的时钟状态则通过提取细量化结果的最高位Fn实现，双边沿D触发器的输出QDFF和下降沿D触发器输出PDFF与Fn同时连接至一个三输入或非门和一个三输入与门以完成最后的逻辑判断；其中，三输入或非门输出端减一校正位C_sub置高，完成对粗量化结果的补偿减1操作；三输入与门的输出加一校正位C_add置高，完成对粗量化结果的补偿加1操作。
CN201510075539.8A 2015-02-12 2015-02-12 两步tdc的全时间域误差校正电路 Expired - Fee Related CN104639165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510075539.8A CN104639165B (zh) 2015-02-12 2015-02-12 两步tdc的全时间域误差校正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510075539.8A CN104639165B (zh) 2015-02-12 2015-02-12 两步tdc的全时间域误差校正电路

Publications (2)

Publication Number Publication Date
CN104639165A CN104639165A (zh) 2015-05-20
CN104639165B true CN104639165B (zh) 2017-11-21

Family

ID=53217549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510075539.8A Expired - Fee Related CN104639165B (zh) 2015-02-12 2015-02-12 两步tdc的全时间域误差校正电路

Country Status (1)

Country Link
CN (1) CN104639165B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107577139B (zh) * 2017-09-25 2019-05-21 深圳锐越微技术有限公司 时间-数字转换装置及方法
CN108333549B (zh) * 2018-02-11 2019-05-14 南京国睿安泰信科技股份有限公司 一种基于集成电路测试仪通道同步误差的高精度测量系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178849A (zh) * 2013-02-27 2013-06-26 天津大学 一种结合tdc的循环模数转换器
CN103532559A (zh) * 2013-10-22 2014-01-22 天津大学 循环时间数字转换器
CN103546695A (zh) * 2013-10-18 2014-01-29 天津大学 应用于tdi-cis的时域累加方法及累加器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178849A (zh) * 2013-02-27 2013-06-26 天津大学 一种结合tdc的循环模数转换器
CN103546695A (zh) * 2013-10-18 2014-01-29 天津大学 应用于tdi-cis的时域累加方法及累加器
CN103532559A (zh) * 2013-10-22 2014-01-22 天津大学 循环时间数字转换器

Also Published As

Publication number Publication date
CN104639165A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN205080373U (zh) 一种基于延迟线内插法的精密时间间隔测量电路
CN102495912B (zh) 一种具有同步校正功能的多通道高速数据采集系统
CN104617957B (zh) 异步逐次逼近型模数转换器
CN108445735B (zh) 一种采用延迟链结构的层次式tdc的校正方法
CN104639165B (zh) 两步tdc的全时间域误差校正电路
WO2016127357A1 (zh) 一种基于fpga的时间数字变换器
CN104617926B (zh) 一种吞脉冲式时钟同步电路
CN103186097A (zh) 基于fpga的高分辨率时间间隔测量装置
CN104202040A (zh) 位电平检测电路以及方法
US9098072B1 (en) Traveling pulse wave quantizer
CN102565673A (zh) 基于fpga的高可靠脉冲计数测试系统
CN105187053B (zh) 一种用于tdc的亚稳态消除电路
CN108170018A (zh) 一种门控环型时间数字转换器及时间数字转换方法
CN102353891A (zh) 一种数字集成电路功能测试仪
CN103297054B (zh) 环形时间数字转换器及其方法
CN104539291A (zh) 两步tdc的校正电路
CN204272085U (zh) 两步tdc的校正电路
CN106338908B (zh) 边沿提取电路及时间数字转换器
CN107908097A (zh) 一种采用混合内插级联结构的时间间隔测量系统及测量方法
CN106354001B (zh) 时间数字转换电路
CN113917830A (zh) 循环游标延时链电路、时间数字转换器和信号选取方法
CN201341120Y (zh) 一种可控延迟线
CN104639159B (zh) 一种超低功耗且无亚稳态的频率数字转换器
CN102594358A (zh) Bcd码转李氏制约竞争计数编码的码制转换电路
CN203368439U (zh) 脉宽自适应单总线接收器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171121

Termination date: 20210212