TW201338427A - 於點對點通訊中頻率偏移之自動偵測及補償 - Google Patents

於點對點通訊中頻率偏移之自動偵測及補償 Download PDF

Info

Publication number
TW201338427A
TW201338427A TW102106069A TW102106069A TW201338427A TW 201338427 A TW201338427 A TW 201338427A TW 102106069 A TW102106069 A TW 102106069A TW 102106069 A TW102106069 A TW 102106069A TW 201338427 A TW201338427 A TW 201338427A
Authority
TW
Taiwan
Prior art keywords
frequency
phase
coupled
output
input data
Prior art date
Application number
TW102106069A
Other languages
English (en)
Inventor
Xiao-Hua Kong
Zhi Zhu
Nam V Dang
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201338427A publication Critical patent/TW201338427A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明揭示用於點對點通訊中頻率偏移之自動偵測與補償之系統及方法。一叢發模式時鐘與資料恢復(CDR)系統包含在一第一頻率下接收之輸入資料及在一第二頻率下操作之一參考時鐘。包含一第一閘控壓控振盪器(GVCO)之一主鎖相迴路(PLL)經組態以對準該參考時鐘之相位與該輸入資料之相位，並提供相位誤差資訊及一經恢復時鐘。一第二GVCO係藉由該經恢復時鐘控制，以取樣該輸入資料。包含自該第二GVCO至該主PLL之一回饋路徑之一頻率對準迴路經組態以使用該相位誤差資訊來校正該第一頻率與該第二頻率之間的一頻率偏移。

Description

於點對點通訊中頻率偏移之自動偵測及補償
所揭示實施例係關於點對點通訊中之時鐘恢復與同步。更特定而言，例示性實施例係針對偵測傳輸器端及接收器端處的時鐘之間的頻率偏移以及傳輸器/接收器系統內之頻率偏移，及自動地補償該等頻率偏移。
大體而言，點對點資料通訊將需要時鐘/資料頻率在傳輸器端與接收器端之間同步。舉例而言，參看圖1A，藉由傳輸器101及接收器102來說明單向傳輸器-接收器系統100。資料係在頻道103中傳輸。傳輸器101在來源於參考時鐘105之頻率下操作，而接收器102在來源於參考時鐘106之頻率下操作。儘管在理想情境中，參考時鐘105與參考時鐘106兩者將在同一頻率F下振盪，但是由於系統100之設計及製造中固有的製程變化，很少能實現此理想情境。因此，參考時鐘105可在參考頻率F + △F下操作，資料103在該參考頻率F + △F下傳輸，而在接收器端處之參考時鐘106可在參考頻率F下操作，其中△F可為正值或負值之任一者。此變化或偏移△F將防止在接收器102處接收之資料103在接收器端處被完全同步。在高速資料通訊中，甚至△F之極小值可導致可能係不可接受的高位元誤差率。
亦可在採用如圖1B之系統110中說明的收發器111及112之雙向通 訊中發現上述問題。如圖所示，收發器111(包含傳輸器TX1及接收器RX1)處之參考時鐘115可在頻率F + △F下操作，而收發器112(包含傳輸器TX2及接收器RX2)處之參考時鐘116可在頻率F下操作。因此，自收發器111傳達至收發器112之資料113以及自收發器112傳達至收發器111之資料114將經受不完全同步。
在系統100與系統110兩者中，由於將單獨的時鐘用作資料通訊兩端處之參考時鐘，故用於同步之已知技術(諸如具有嵌入式時鐘之資料傳輸)低效且引發歸因於頻率偏移△F之昂貴的設計成本。此外，上文所述之參考時鐘易於由老化、溫度變化等而引起頻率漂移，其可進一步加劇頻率偏移。頻率偏移可藉由減少用於時鐘抖動之容限範圍進一步使系統效能及位元誤差率降級。因此，頻率偏移可導致與資料傳輸及接收相關聯之品質與成本之顯著降級。
現轉至圖2A至圖2C，其說明用於抵抗頻率偏移效應之習知技術，且將參看圖2A至圖2C論述該等習知技術之缺點。首先，圖2A說明基於鎖相迴路(PLL)之封閉迴路類比時鐘與資料恢復(CDR)系統200。系統200可整合於接收器端(諸如系統100之接收器102)處或整合於系統110之收發器111及收發器112中，以便使接收之資料(諸如103、113或114)與本地參考時鐘同步。在系統200中，接收之資料(資料輸入)為類比不歸零(NRZ)信號，其輸入至相位偵測器202。相位偵測器202追蹤NRZ資料輸入之相位並產生信號Up及信號Dn至頻率變換器203，該頻率變換器203又產生通過低通濾波器204並到達壓控振盪器(VCO)205之回應。將VCO 205之輸出回饋至相位偵測器202中以完成迴路207。迴路207形成PLL，該PLL有助於將本地參考時鐘之相位對準資料輸入之相位，從而在VCO 205之輸出處產生一經恢復時鐘。經恢復時鐘可藉由緩衝器206緩衝且由取樣器201使用以取樣資料輸入來產生經恢復資料。由於系統200主要在類比域中組態，所以系統200 在其應用方面過時。此外，儘管由迴路207形成之PLL有助於相位對準，但該PLL並不有助於使資料輸入之頻率與本地參考時鐘之頻率同步。因此，系統200在克服頻率偏移之上述缺點方面無效。
現參看圖2B，說明基於相位插入器(PI)之封閉迴路數位CDR系統210。在系統210中，在頻率Fref下操作之本地參考時鐘與資料輸入主PLL(MPLL)218相位對準。頻率Fref下之參考時鐘通過MPLL 218並經饋送至相位插入器(PI)217。PI 217亦自CDR迴路219接收另一輸入，該CDR迴路219包含繼電式相位偵測器(！！PD)214、數位迴路濾波器214、積分三角(sigma-delta)調變器215及解碼器216。與系統200相比，繼電式相位偵測器213產生二進位數位輸出Up及Down，此舉有助於使系統210之CDR機制進入數位域中。藉由使用迴路CDR 219(特定而言，積分三角調變器215及解碼器216)，將經恢復時鐘之相位資訊饋送至PI 217，藉此PI 217使用相位資訊連同來源於MPLL 218的參考時鐘頻率來改變經恢復時鐘之相位。經由等化器211饋送所接收之資料(資料輸入)，且藉由取樣器212使用來自PI 217的相位輸入來取樣等化器211之類比資料輸出，PI 217使取樣器212能夠在正確位置及正確時間取樣資料輸入。然而，若資料輸入之頻率及Fref具有頻率偏移，則CDR迴路219將為無效的。此外，若頻率偏移較高，則CDR迴路219之組件區塊將承受沉重負擔，從而導致系統210之效能降級。
現參看圖2C，說明習知叢發模式開放迴路CDR系統220。系統220經組態用於接收之資料(資料輸入)，該接收之資料(資料輸入)可接收於具有由諸如頻道切換之事件引起的切斷之叢發中。在頻率Fref下操作之本地參考時鐘輸入至相位頻率偵測器(PFD)221，該相位頻率偵測器(PFD)221輸出Up/Dn信號至頻率變換器(CP)222。類似於系統200，頻率追蹤區塊229包含由PFD 221、CP 222、濾波器223、共用GVCO 224及除頻器225形成之PLL。共用GVCO 224不同於系統200之 VCO 205，因為其包括閘控VCO(GVCO)。GVCO可經組態以閘控VCO，因此賦能藉由邊緣或位準觸發之閘控信號進行控制。除頻器225經組態以劃分共用GVCO 225之頻率輸出，以便使相位差減少階位N，其中N可為適當選擇之整數或分數。因此，在點226處自頻率追蹤區塊229之PLL恢復之時鐘用以控制複本GVCO 227。
在理想情況下，複本GVCO 227將經設計為與共用GVCO 224相同，以使得複本GVCO 112之振盪可匹配在穩定狀態中之共用GVCO 224之振盪。然而，晶載波動及製程變化可導致與此理想情況之輕微偏差，致使在共用GVCO 224之振盪頻率與複本GVCO 227之振盪頻率之間出現頻率偏移△F2。此頻率偏移△F2可為除可已存在於接收的資料(資料輸入)與Fref之間的頻率偏移之外的頻率偏移。
繼續參看圖2C，藉由複本GVCO 227取樣資料輸入以產生經恢復時鐘，該經恢復時鐘控制D正反器(DFF)228之時鐘輸入。接著可藉由DFF 228解串列經接收為串列資料之資料輸入以產生輸出(經恢復資料)。然而，由於上文所述之非理想情況，頻率偏移△F及△F2可導致誤差及系統220之效能降級。此外，系統220之抖動容限將相應地減小，該抖動容限亦取決於頻率偏移△F及△F2。
因此，可見在上述習知CDR系統200、210及220中之每一者中，未充分解決與頻率偏移相關之問題。其他已知技術嘗試使用昂貴的高品質晶體振盪器來改良參考時鐘之精確度，此可帶來過高的成本且仍存在不足。在此項技術中亦已知設法在定製參考時鐘內併入估計頻率偏移以便補償頻率偏移之一些定製設計。然而，此類定製設計之精確度隨著傳輸頻率之增加而急劇地降低。
因此，此項技術中存在對能夠克服與頻率偏移相關聯之上述問題之CDR系統的需要。
本發明之例示性實施例係針對用於點對點通訊中頻率偏移之自動偵測及補償之系統及方法。
舉例而言，例示性實施例係針對叢發模式時鐘與資料恢復(CDR)系統，其包含：在第一頻率下接收之輸入資料；在第二頻率下操作之參考時鐘；主鎖相迴路(PLL)，其包含第一閘控壓控振盪器(GVCO)，以對準參考時鐘之相位與輸入資料之相位，並提供相位誤差資訊及經恢復時鐘；第二GVCO，其由經恢復時鐘控制，以取樣輸入資料；及頻率對準迴路，其包含自第二GVCO至主PLL之回饋路徑，以使用相位誤差資訊來校正第一頻率與第二頻率之間的頻率偏移。
另一例示性實施例係針對基於相位插入器(PI)之數位時鐘與資料恢復(CDR)系統，其包含：在第一頻率下接收之輸入資料；在第二頻率下操作之參考時鐘；對準參考時鐘之相位與輸入資料之相位的主鎖相迴路(PLL)；相位插入器，其耦接至主PLL之輸出；及頻率對準迴路，其包含自相位插入器至主PLL之回饋路徑，以校正第一頻率與第二頻率之間的頻率偏移。
另一例示性實施例係針對時鐘與資料恢復(CDR)系統，其包含：在第一頻率下接收之輸入資料；在第二頻率下操作之參考時鐘；用於偵測輸入資料與參考時鐘之間的相位誤差資訊的構件；用於使用偵測之相位誤差資訊偵測第一頻率與第二頻率之間的頻率偏移的構件；及用於消除頻率偏移的構件。
另一例示性實施例係針對在接收器處執行時鐘與資料恢復之方法，該方法包含：在第一頻率下自傳輸器接收輸入資料；基於整合於接收器中之參考時鐘，在第二頻率下操作接收器；偵測輸入資料與參考時鐘之間的相位誤差資訊；使用偵測之相位誤差資訊偵測第一頻率與第二頻率之間的頻率偏移；及消除頻率偏移以使第一頻率與第二頻率同步。
另一例示性實施例係針對組態叢發模式時鐘與資料恢復(CDR)系統之方法，該方法包含：在第一頻率下接收輸入資料；在第二頻率下操作參考時鐘；組態包含第一閘控壓控振盪器(GVCO)之主鎖相迴路(PLL)，以對準參考時鐘之相位與輸入資料之相位，並提供相位誤差資訊及經恢復時鐘；組態藉由經恢復時鐘控制之第二GVCO，以取樣輸入資料；及組態包含自第二GVCO至主PLL之回饋路徑的頻率對準迴路，以使用相位誤差資訊來校正第一頻率與第二頻率之間的頻率偏移。
另一例示性實施例係針對組態基於相位插入器(PI)之數位時鐘與資料恢復(CDR)系統之方法，該方法包含：在第一頻率下接收輸入資料；在第二頻率下操作參考時鐘；組態主鎖相迴路(PLL)以對準參考時鐘之相位與輸入資料之相位；將相位插入器耦接至主PLL之輸出；及組態包含自相位插入器至主PLL之回饋路徑的頻率對準迴路，以校正第一頻率與第二頻率之間的頻率偏移。
100‧‧‧單向傳輸器-接收器系統
101‧‧‧傳輸器
102‧‧‧接收器
103‧‧‧資料
105‧‧‧參考時鐘
106‧‧‧參考時鐘
110‧‧‧雙向收發器系統
111‧‧‧收發器
112‧‧‧收發器
113‧‧‧資料
114‧‧‧資料
115‧‧‧參考時鐘
116‧‧‧參考時鐘
200‧‧‧基於鎖相迴路(PLL)的封閉迴路類比時鐘與資料恢復(CDR)系統
201‧‧‧取樣器
202‧‧‧相位偵測器
203‧‧‧頻率變換器
204‧‧‧低通濾波器
205‧‧‧壓控振盪器(VCO)
206‧‧‧緩衝器
207‧‧‧迴路
210‧‧‧基於相位插入器(PI)的封閉迴路數位CDR系統
211‧‧‧等化器
212‧‧‧取樣器
213‧‧‧繼電式相位偵測器(！！PD)
214‧‧‧數位迴路濾波器
215‧‧‧積分三角(sigma-delta)調變器
216‧‧‧解碼器
217‧‧‧相位插入器(PI)
218‧‧‧主鎖相迴路(MPLL)
219‧‧‧CDR迴路
220‧‧‧叢發模式開放迴路CDR系統
221‧‧‧相位頻率偵測器(PFD)
222‧‧‧頻率變換器(CP)
223‧‧‧濾波器
224‧‧‧共用GVCO
225‧‧‧除頻器
226‧‧‧點
227‧‧‧複本GVCO
228‧‧‧D正反器(DFF)
229‧‧‧頻率追蹤區塊
300‧‧‧叢發模式CDR系統
302‧‧‧等化器
304‧‧‧相位對準區塊
306‧‧‧邊緣偵測器
308‧‧‧線性相位偵測器(PD)
310‧‧‧取樣器
312‧‧‧數位迴路濾波器(DLF)
314‧‧‧積分器Σ
316‧‧‧控制編碼區塊
318‧‧‧類比/數位(A2D)轉換器
322‧‧‧複本GVCO
324‧‧‧MPLL區塊
326‧‧‧積分三角調變器(SDM)
328‧‧‧加法器
330‧‧‧低通濾波器LPF
332‧‧‧臨限值區塊
334‧‧‧參考時鐘
336‧‧‧參考時鐘
338‧‧‧傳輸器
339‧‧‧接收器
340‧‧‧資料
342‧‧‧外部頻率設定控制
350‧‧‧相位對準迴路
360‧‧‧頻率對準迴路
400‧‧‧基於PI的數位CDR系統
402‧‧‧等化器
412‧‧‧數位迴路濾波器(DLF)
414‧‧‧積分器區塊Σ
416‧‧‧控制編碼區塊
424‧‧‧主鎖相迴路(MPLL)
426‧‧‧積分三角調變器(SDM)
428‧‧‧加法器
430‧‧‧低通濾波器LPF
432‧‧‧臨限值區塊
434‧‧‧參考時鐘
436‧‧‧參考時鐘
438‧‧‧器件
439‧‧‧主機
440‧‧‧資料
441‧‧‧資料
442‧‧‧外部頻率設定控制
450‧‧‧相位對準迴路
460‧‧‧頻率對準迴路
472‧‧‧相位插入器(PI)
474‧‧‧取樣器x8
476‧‧‧！！PD及抽選器
500‧‧‧無線通訊系統
522‧‧‧系統單晶片器件
526‧‧‧顯示控制器
528‧‧‧顯示器
530‧‧‧輸入器件
532‧‧‧記憶體
534‧‧‧編碼器/解碼器(CODEC)
536‧‧‧揚聲器
538‧‧‧麥克風
540‧‧‧無線控制器
542‧‧‧無線天線
544‧‧‧電源供應器
564‧‧‧數位信號處理器(DSP)
呈現隨附圖式以幫助描述本發明之實施例，且隨附圖式經提供僅用於說明實施例而非限制實施例。
圖1A說明單向傳輸器-接收器系統100。
圖1B說明雙向收發器系統110。
圖2A說明基於PLL之封閉迴路類比CDR系統200。
圖2B說明基於PI之封閉迴路數位CDR系統210。
圖2C說明叢發模式開放迴路CDR系統220。
圖3C說明叢發模式CDR系統300，其包括根據例示性實施例組態之頻率對準迴路。
圖4說明基於PI之數位CDR系統400，其包括根據例示性實施例組態之頻率對準迴路。
圖5說明例示性無線通訊系統500，其中可有利地使用本發明之實施例。
圖6為說明組態根據例示性實施例之叢發模式時鐘與資料恢復(CDR)系統之操作流程的流程圖。
本發明之態樣揭示於以下描述以及針對本發明之特定實施例之相關圖式中。可在不背離本發明之範疇的情況下設計出替代實施例。另外，本發明之眾所熟知之元件將不加以詳細描述或將省略以便不混淆本發明的相關細節。
詞「例示性」在本文中用以意謂「用作一實例、例子或說明」。本文中描述為「例示性」之任何實施例不必被理解為比其他實施例較佳或有利。同樣地，術語「本發明之實施例」不要求本發明之所有實施例均包括所論述之特徵、優點或操作模式。
本文中所使用之術語僅用於描述特定實施例之目的且不欲限制本發明之實施例。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有清晰指示。應進一步理解，術語「包含」及/或「包括」在本文中使用時指定所陳述之特徵、整體、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
此外，許多實施例係關於待由(例如)計算器件之元件執行之動作序列來描述。將認識到，本文中所描述之各種動作可藉由特定電路(例如，特殊應用積體電路(ASIC))、藉由一或多個處理器所執行之程式指令或藉由兩者之組合來執行。另外，可認為本文中所描述之此等動作序列完全體現於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體中儲存有在執行之後便將使一相關聯之處理器執行本文中所描述之功能性的電腦指令之對應集合。因此，本發明之各種態樣可以許 多不同形式體現，其皆預期在所主張之標的物之範疇內。此外，對於本文所描述之每一實施例而言，任何此等實施例之對應形式可在本文中描述為(例如)「經組態以」執行所描述動作之「邏輯」。
彼等熟習此項技術者將瞭解，可使用各種不同技術及技藝中之任一者來表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表示可貫穿以上描述所引用之資料、指令、命令、資訊、信號、位元、符號及晶片。
此外，彼等熟習此項技術者將瞭解，結合本文中所揭示之實施例描述之各種說明性邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為了清楚地說明硬體與軟體之此可互換性，上文已大體上在功能性方面描述了各種說明性組件、區塊、模組、電路及步驟。此功能性經實施為硬體或是軟體取決於特定應用及強加於整個系統之設計約束而定。熟習此項技術者可針對每一特定應用以變化之方式實施所描述之功能性，但不應將此類實施決策解釋為導致背離本發明之範疇。
結合本文中所揭示之實施例而描述之方法、序列及/或演算法可直接體現於硬體中、由處理器執行之軟體模組中，或該兩者之組合中。軟體模組可駐存於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM或此項技術中已知之任何其他形式的儲存媒體中。一例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可整合至處理器。
例示性實施例包括用於點對點資料通訊中頻率偏移之低成本自動偵測以及頻率偏移之精確及自動補償以最小化誤差之系統。實施例可整合於包括用於接收器、收發器等中之CDR之串列器-解串列器(SerDes)架構之系統中。
參看圖3，說明根據例示性實施例組態之叢發模式CDR系統300。在呈現系統300之組態之詳細描述之前，將大體上注意，與圖2C之習知叢發模式CDR系統220相比，系統300包括一額外頻率對準迴路360。更特定而言，在系統220中，共用GVCO 224與複本GVCO 224之間無迴路連接(或存在開放迴路)。另一方面，在系統300中，頻率對準迴路360提供於MPLL區塊324與複本GVCO 322之間。如下文將進一步解釋，頻率對準迴路360消除或實質上減少諸如上文所描述的△F及△F2之頻率偏移。
繼續參看圖3，可將系統300併入於接收器339中，該接收器339可自傳輸器338接收輸入資料340。傳輸器338可在來源於參考時鐘336之頻率F + △F下操作。可首先將資料340輸入至等化器302。等化器302可經組態以放大資料340之高頻率部分多於低頻率部分，以便補償在傳輸器338與接收器339之間攜載資料340之通訊頻道之低通行為。接著可將等化器302之輸出饋送至邊緣偵測器306，該邊緣偵測器306經組態以偵測資料轉變之上升/下降邊緣。如圖所示，亦將等化器302之輸出饋送至相位對準區塊304中，從而進入相位對準迴路350。
相位對準迴路350可補償及校正等化器302之輸出至取樣器310之資料輸入的相位與至取樣器310的時鐘輸入之相位之間的本地相位偏移。相位對準迴路350可使用相位誤差資訊以幫助頻率對準迴路360之操作，以便校正頻率偏移，諸如傳輸器338與接收器339之間的△F，以及歸因於在接收器339內之本地產生之頻率不匹配的△F2。
須注意，可啟用相位對準迴路350來設定初始條件，且此後可在穩定狀態中禁用相位對準迴路350。如圖所示，相位對準迴路350至少包括相位對準區塊304、線性相位偵測器(PD)308、類比/數位(A2D)轉換器318、數位迴路濾波器(DLF)312、積分器Σ 314及控制編碼區塊316。另外，相位對準迴路350亦可包括分支，該分支包含饋送至 DLF 312之支腿中之頻率偵測器320。DLF 312可包含如圖所示之加法器及積分器，且該等加法器及積分器在此項技術中熟知並將不在本文中加以詳細描述。在所說明組態中，相位對準迴路350之各種上述組件可形成PLL以在初始條件期間或在諸如頻道切換之轉變期間將接收之資料串流322之相位與複本GVCO 322之振盪對準。此後，一旦達成相位對準，可能不需要相位對準迴路350，且可禁用相位對準迴路350或將其自頻率對準迴路360解耦。
現轉至頻率對準迴路260，該頻率對準迴路260中之組件可經組態以補償頻率偏移△F及△F2。在頻率F下操作之接收器339之參考時鐘334可為嵌入與系統300相同之晶片上的本地參考時鐘。此參考時鐘334可驅動標為324之區塊(其可包含包括GVCO之主PLL(MPLL))。換言之，區塊324可包含如系統220之頻率追蹤區塊229中所示之類似邏輯。如先前所述，系統300顯著地不同於習知系統200，因為系統300中至複本GVCO 322之連接自複本GVCO 322之輸出環回以回饋至具有GVCO之主PLL區塊324中。
因此，具有GVCO 224之主PLL可控制複本GVCO 322之頻率。然而，由於頻率對準迴路360，可存在於具有GVCO之主PLL 324與複本GVCO 322之間的任何頻率偏移將被自動補償。換言之，頻率對準迴路360消除或實質上減少頻率偏移△F2。現將描述頻率對準迴路360之各種其他說明的區塊。
現轉至積分三角調變器(SDM)326，積分三角(Σ△)調變涉及將高解析度類比信號輸入轉換為低解析度數位信號輸出及以二進位邏輯編碼數位信號輸出。可使用誤差回饋進行轉換，其中輸入信號與輸出信號之間的差別可用以改良轉換。經編碼之數位信號輸出因此可為區塊324之PLL提供除法因子(類似於系統220之除頻器225)。至SDM 326之類比信號輸入自加法器328可用，該加法器328可組合低通濾波器LPF 330之輸出與外部頻率設定控制342。將注意，SDM 326可為習知接收器架構中預先存在之區塊，且因此包括如例示性實施例中所展示之SDM 326可不引發在組態系統300中增加的成本。
現參照低通濾波器LPF 330，LPF 330可經組態以將頻率對準迴路360中之頻率範圍限制於較小頻帶。可視情況將臨限值區塊332耦接至LPF 330。臨限值區塊332可限制將被補償之最小頻率偏移△F。換言之，臨限值區塊332可界定容限度，使得可忽略低於預定臨限值的頻率偏移值，且將在頻率對準迴路360中自動補償僅超過預定臨限值之頻率偏移值。控制臨限值區塊332之可選內含物的一種方式為藉由控制預定臨限值，使得若將預定臨限值設定為「零」，則高效排除臨限值區塊332。如圖所示，可藉由自DLF 312導出輸入至臨限值區塊332來完成頻率對準迴路360。將再次注意，LPF 330及臨限值區塊332亦可為習知接收器架構中預先存在之邏輯組件，且因此以上述方式組態系統300可不引發增加的成本。換言之，組態具有頻率對準迴路360之例示性實施例可僅涉及與以上述方式重新組態或重新佈線預先存在的邏輯區塊相關聯之最小額外負擔以便減少或消除頻率偏移。
因此，上述相位對準迴路350與頻率對準迴路360之組合效應將補償及消除兩種類型之頻率偏移△F與△F2，可以看到該兩種類型之頻率偏移阻礙習知CDR系統200、210及220。所描述之實施例可經適當地組態以在系統300之校準階段期間以及在正常操作模式期間調諧各種區塊及與設定相關之振盪頻率。
現參看圖4，說明具有上述頻率對準迴路、以基於PI之數位CDR系統400組態之另一例示性實施例。將認識到，可藉由添加頻率對準迴路460至習知基於PI之數位CDR系統(諸如圖2B之系統210)來組態系統400。如圖所示，可將系統400嵌入於在來源於參考時鐘434之頻率F操作下之收發器或主機439中。可自在來源於參考時鐘436之參考頻率 F + △F下操作之傳輸器或任何器件438接收資料440。此外，系統400亦可經組態以消除或實質上減少與使用多工器378及驅動器380在相反方向自主機439傳輸至器件438之資料441相關的任何頻率偏移，因此擴展其中之技術而不損失對任何雙向通訊系統之普遍性。
大體而言，可參照藉由添加頻率對準迴路260而自習知系統220組態系統300，以如上所述類似之方式，藉由添加頻率對準迴路460至習知系統210而組態系統400。更詳細而言，系統400可包含相位對準迴路450及頻率對準迴路460。
相位對準迴路450可自接收資料440之等化器402導出輸入。等化器402之輸出可通過取樣器x8 474，該取樣器x8 474可選擇性地取樣由等化器474產生之資料串流輸出。取樣器x8 474之輸出可遍歷！！PD及抽選器476、DLF 412、積分器區塊Σ 414、控制編碼區塊416及相位插入器472以完成相位對準迴路450。鑒於先前關於系統210的迴路219提供之解釋以及一般熟習此項技術者之能力，為簡潔起見，將犧牲相位對準迴路450之進一步細節。
現回到頻率對準迴路460，DLF 412之輸出通過臨限值區塊432及低通濾波器LPF 430。與外部頻率設定控制442組合的LPF 430之輸出可在加法器428中組合，且其輸出可經饋送至SDM 426中作為類比輸入信號。SDM 426之輸出(二進位編碼的數位信號)可構成MPLL 424之除法因子，該MPLL 424可設定系統400之振盪頻率。再次，假定先前所論述之系統300之頻率對準迴路360與系統400之頻率對準迴路460之相似性，為簡潔起見，將在本文中避免進一步解釋。儘管在系統220中，MPLL 218及PI 217缺乏封閉迴路連接，但系統400中之頻率對準迴路460提供自相位插入器472返回至MPLL 424之此類迴路，因此消除或實質上減少對應頻率偏移。
參看圖5，描繪無線器件之特定說明性實施例之方塊圖且大體上 標為500，該無線器件包括根據例示性實施例組態之多核心處理器。器件500包括數位信號處理器(DSP)564，該數位信號處理器(DSP)564可包括圖3之接收器339，其中接收器339可自耦接至如圖所示並在下文進一步描述之DSP 564的任何器件/組件接收輸入資料340。DSP 564耦接至記憶體532。圖5亦展示耦接至DSP 564及耦接至顯示器528之顯示控制器526。編碼器/解碼器(CODEC)534(例如，音訊及/或語音CODEC)可耦接至DSP 564。亦說明了其他組件，諸如無線控制器540(其可包括數據機)。揚聲器536及麥克風538可耦接至CODEC 534。圖5亦說明：無線控制器540可耦接至無線天線542。在特定實施例中，DSP 564、顯示控制器526、記憶體532、CODEC 534及無線控制器540包括於系統級封裝或系統單晶片器件522中。
在特定實施例中，輸入器件530與電源供應器544耦接至系統單晶片器件522。此外，在特定實施例中，如圖5中所說明，顯示器528、輸入器件530、揚聲器536、麥克風538、無線天線542及電源供應器544在系統單晶片器件522外部。然而，顯示器528、輸入器件530、揚聲器536、麥克風538、無線天線542及電源供應器544中之每一者可耦接至系統單晶片器件522之一組件，諸如介面或控制器。
應注意，儘管圖5描繪了無線通訊器件，DSP 564及記憶體532亦可經整合於機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、個人數位助理(PDA)、固定位置資料單元或電腦中。處理器(例如，DSP 564)亦可經整合於此類器件中。
因此，本發明之實施例可包括電腦可讀媒體，其體現自動偵測及校正CDR系統中頻率偏移之方法。因此，本發明不限於所說明之實例且用於執行本文中所描述之功能性之任何構件包括於本發明之實施例中。
此外，將瞭解，實施例包括用於執行本文中所揭示之製程、功 能及/或演算法之各種方法。舉例而言，如圖6中所說明，實施例可包括組態叢發模式時鐘與資料恢復(CDR)系統之方法，該方法包含：在第一頻率(例如F + △F)下接收輸入資料(例如，340)，區塊602；在第二頻率(例如，F)下操作參考時鐘(例如，334)，區塊604；組態包含第一閘控壓控振盪器(GVCO)(例如，334)之主鎖相迴路(PLL)，以對準參考時鐘之相位與輸入資料之相位，並提供相位誤差資訊及經恢復時鐘(334之輸出)，區塊606；組態由經恢復時鐘控制之第二GVCO(例如，322)以(例如，使用310)取樣輸入資料，區塊608；及組態包含自第二GVCO至主PLL之回饋路徑之頻率對準迴路(例如，360)，以使用相位誤差資訊來校正第一頻率與第二頻率之間的頻率偏移，區塊610。
雖然前述揭示內容展示本發明之說明性實施例，但是應注意，在不背離如由所附申請專利範圍界定的本發明之範疇之情況下可對本發明進行各種改變及修改。無需以任何特定次序執行根據本文中描述之本發明之實施例的方法項的功能、步驟及/或動作。此外，雖然可能以單數形式描述或主張本發明之元件，但除非明確陳述限於單數形式，否則亦涵蓋複數形式。
100‧‧‧單向傳輸器-接收器系統
101‧‧‧傳輸器
102‧‧‧接收器
103‧‧‧資料
105‧‧‧參考時鐘
106‧‧‧參考時鐘

Claims (24)

  1. 一種叢發模式時鐘與資料恢復(CDR)系統，其包含：在一第一頻率下接收之輸入資料；在一第二頻率下操作之一參考時鐘；一主鎖相迴路(PLL)，其包含一第一閘控壓控振盪器(GVCO)，以對準參考時鐘之該相位與該輸入資料之該相位，並提供相位誤差資訊及一經恢復時鐘；一第二GVCO，其藉由該經恢復時鐘控制以取樣該輸入資料；及一頻率對準迴路，其包含自該第二GVCO至該主PLL之一回饋路徑，該頻率對準迴路經組態以使用該相位誤差資訊來校正該第一頻率與該第二頻率之間的一頻率偏移。
  2. 如請求項1之叢發模式CDR系統，其中該回饋路徑包含：一取樣器及一線性相位偵測器，其耦接至該第二GVCO之一輸出；一類比/數位轉換器，其耦接至該線性相位偵測器之一輸出；一數位迴路濾波器，其耦接至該類比/數位轉換器之一輸出；一臨限值區塊，其耦接至該數位迴路濾波器之一輸出；一低通濾波器，其耦接至該臨限值區塊之一輸出；耦接至該低通濾波器之一輸出之一加法器的一第一輸入，及耦接至一外部頻率控制之該加法器的一第二輸入；及一積分三角調變器，其耦接至該加法器之一輸出，其中該積分三角調變器之一輸出耦接至該主PLL。
  3. 如請求項1之叢發模式CDR系統，其進一步包含一相位對準迴路以對準該第二GVCO之該輸出的該相位與該輸入資料，該相位對準迴路包含： 一相位對準區塊，其耦接至該輸入資料；一線性相位偵測器，其耦接至該相位對準區塊之一輸出及該第二GVCO之該輸出；該類比/數位轉換器，其耦接至該線性相位偵測器之該輸出；該數位迴路濾波器，其耦接至該類比/數位轉換器之該輸出；一積分器，其耦接至該數位迴路濾波器之該輸出；及一控制編碼區塊，其耦接至該積分器之一輸出，其中該控制編碼區塊之一輸出耦接至該相位對準區塊。
  4. 如請求項3之叢發模式CDR系統，其中該輸入資料經由一等化器耦接至該相位對準區塊。
  5. 如請求項4之叢發模式CDR系統，其進一步包含耦接至該等化器之一輸出之一邊緣偵測器，其中該邊緣偵測器之一輸出耦接至該第二GVCO。
  6. 如請求項1之叢發模式CDR系統，其整合於一接收器中，其中該輸入資料係藉由一傳輸器傳輸。
  7. 如請求項1之叢發模式CDR系統，其整合於一半導體晶粒中。
  8. 如請求項1之叢發模式CDR系統，其整合於一器件中，該器件選自由以下各者組成之群組：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、通訊器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  9. 一種基於相位插入器(PI)之數位時鐘與資料恢復(CDR)系統，其包含：在一第一頻率下接收之輸入資料；在一第二頻率下操作之一參考時鐘；一主鎖相迴路(PLL)，其對準參考時鐘之該相位與該輸入資料之該相位； 一相位插入器，其耦接至該主PLL之輸出；及一頻率對準迴路，其包含自該相位插入器至該主PLL之一回饋路徑，以校正該第一頻率與該第二頻率之間的一頻率偏移。
  10. 如請求項9之基於PI之數位CDR系統，其中該回饋路徑包含：一取樣器，其耦接至該相位插入器之一輸出；一繼電式相位偵測器及抽選器，其耦接至該取樣器之一輸出；一濾波器，其耦接至該繼電式相位偵測器及抽選器之一輸出；一臨限值區塊，其耦接至該濾波器之一輸出；一低通濾波器，其耦接至該臨限值區塊之一輸出；耦接至該低通濾波器之一輸出之一加法器的一第一輸入，及耦接至一外部頻率控制之該加法器的一第二輸入；及一積分三角調變器，其耦接至該加法器之一輸出，其中該積分三角調變器之一輸出耦接至該主PLL。
  11. 如請求項10之基於PI之數位CDR系統，其進一步包含耦接至該輸入資料之一等化器，其中該等化器之一輸出耦接至該取樣器。
  12. 如請求項9之叢發模式CDR系統，其整合於一接收器中，其中該輸入資料係藉由一傳輸器傳輸。
  13. 如請求項9之叢發模式CDR系統，其整合於一半導體晶粒中。
  14. 如請求項9之叢發模式CDR系統，其整合於一器件中，該器件係選自由以下各者組成之群組：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、通訊器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  15. 一種時鐘與資料恢復(CDR)系統，其包含：在一第一頻率下接收之輸入資料； 在一第二頻率下操作之一參考時鐘；用於偵測該輸入資料與該參考時鐘之間的相位誤差資訊的構件；用於使用該偵測之相位誤差資訊偵測該第一頻率與該第二頻率之間的一頻率偏移的構件；及用於消除該頻率偏移的構件。
  16. 一種於一接收器處執行時鐘與資料恢復之方法，該方法包含：在一第一頻率下自一傳輸器接收輸入資料；基於整合於該接收器中之一參考時鐘，在一第二頻率下操作該接收器；偵測該輸入資料與該參考時鐘之間的相位誤差資訊；使用該偵測之相位誤差資訊偵測該第一頻率與該第二頻率之間的一頻率偏移；及消除該頻率偏移以使該第一頻率與該第二頻率同步。
  17. 一種組態一叢發模式時鐘與資料恢復(CDR)系統之方法，該方法包含：在一第一頻率下接收輸入資料；在一第二頻率下操作一參考時鐘；組態包含一第一閘控壓控振盪器(GVCO)之一主鎖相迴路(PLL)，以對準參考時鐘之該相位與該輸入資料之該相位，並提供相位誤差資訊及一經恢復時鐘；組態藉由該經恢復時鐘控制之一第二GVCO以取樣該輸入資料；及組態包含自該第二GVCO至該主PLL之一回饋路徑之一頻率對準迴路，以使用該相位誤差資訊來校正該第一頻率與該第二頻率之間的一頻率偏移。
  18. 如請求項17之方法，其中形成該回饋路徑包含：將一取樣器耦接至該第二GVCO之一輸出；將一數位迴路濾波器耦接至該取樣器之一輸出；將一臨限值區塊耦接至該數位迴路濾波器之一輸出；將一低通濾波器耦接至該臨限值區塊之一輸出；將一加法器之一第一輸入耦接至該低通濾波器之一輸出，及將該加法器之一第二輸入耦接至一外部頻率控制；將一積分三角調變器耦接至該加法器之一輸出；及將該積分三角調變器之一輸出耦接至該主PLL。
  19. 如請求項17之方法，其進一步包含組態一相位對準迴路以對準該第二GVCO之該輸出之該相位與該輸入資料，其中組態該相位對準迴路包含：將一相位對準區塊耦接至該輸入資料；將一線性相位偵測器耦接至該相位對準區塊之一輸出及該第二GVCO之該輸出；將類比/數位轉換器耦接至該線性相位偵測器之輸出；將該數位迴路濾波器耦接至該類比/數位轉換器之輸出；將一積分器耦接至該數位迴路濾波器之該輸出；將一控制編碼區塊耦接至該積分器之一輸出；及將該控制編碼區塊之一輸出耦接至該相位對準區塊。
  20. 如請求項19之方法，其進一步包含經由一等化器將該輸入資料耦接至該相位對準區塊。
  21. 如請求項20之方法，其進一步包含：將一邊緣偵測器耦接至該等化器之一輸出，及將該邊緣偵測器之一輸出耦接至該第二GVCO。
  22. 一種組態一基於相位插入器(PI)之數位時鐘與資料恢復(CDR)系 統之方法，該方法包含：在一第一頻率下接收輸入資料；在一第二頻率下操作一參考時鐘；組態一主鎖相迴路(PLL)以對準參考時鐘之該相位與該輸入資料之該相位；將一相位插入器耦接至該主PLL之輸出；及組態包含自該相位插入器至該主PLL之一回饋路徑之一頻率對準迴路，以校正該第一頻率與該第二頻率之間的一頻率偏移。
  23. 如請求項22之方法，其中形成該回饋路徑包含：將一取樣器耦接至該相位插入器之一輸出；將一繼電式相位偵測器及抽選器耦接至該取樣器之一輸出；將一濾波器耦接至該繼電式相位偵測器及抽選器之一輸出；將一臨限值區塊耦接至該濾波器之一輸出；將一低通濾波器耦接至該臨限值區塊之一輸出；將一加法器之一第一輸入耦接至該低通濾波器之一輸出，及將該加法器之一第二輸入耦接至一外部頻率控制；將一積分三角調變器耦接至該加法器之一輸出；及將該積分三角調變器之一輸出耦接至該主PLL。
  24. 如請求項23之方法，其進一步包含：將一等化器之一輸入耦接至該輸入資料；及將該等化器之一輸出耦接至該取樣器。
TW102106069A 2012-02-21 2013-02-21 於點對點通訊中頻率偏移之自動偵測及補償 TW201338427A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/401,020 US9077349B2 (en) 2012-02-21 2012-02-21 Automatic detection and compensation of frequency offset in point-to-point communication

Publications (1)

Publication Number Publication Date
TW201338427A true TW201338427A (zh) 2013-09-16

Family

ID=47843422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106069A TW201338427A (zh) 2012-02-21 2013-02-21 於點對點通訊中頻率偏移之自動偵測及補償

Country Status (7)

Country Link
US (1) US9077349B2 (zh)
EP (1) EP2817914A2 (zh)
JP (1) JP2015513831A (zh)
KR (1) KR20140126388A (zh)
CN (1) CN104126283A (zh)
TW (1) TW201338427A (zh)
WO (1) WO2013126440A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746295B (zh) * 2020-01-16 2021-11-11 聯發科技股份有限公司 時鐘和資料恢復電路及其信號處理方法
US11349485B2 (en) 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988452A (zh) * 2011-09-22 2014-08-13 航空网络公司 用于时钟信号同步的系统和方法
US20130216003A1 (en) * 2012-02-16 2013-08-22 Qualcomm Incorporated RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS
US9577816B2 (en) * 2012-03-13 2017-02-21 Rambus Inc. Clock and data recovery having shared clock generator
US9036755B2 (en) * 2012-09-28 2015-05-19 Liming Xiu Circuits and methods for time-average frequency based clock data recovery
US8948332B2 (en) * 2012-11-16 2015-02-03 Analog Devices, Inc. Method of static phase offset correction for a linear phase detector
US9106504B1 (en) 2013-10-16 2015-08-11 Altera Corporation Methods and apparatus for aligning signals in transceiver circuitry
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
US9628308B2 (en) * 2014-10-30 2017-04-18 Mediatek Inc. Circuit, communication unit and method for VCO frequency adjustment
US9520965B2 (en) 2014-12-31 2016-12-13 Ciena Corporation Monitoring and control of reference clocks to reduce bit error ratio
US9184909B1 (en) * 2015-01-12 2015-11-10 Analog Devices, Inc. Apparatus and methods for clock and data recovery
CN104506170B (zh) * 2015-01-15 2017-08-11 中国科学技术大学先进技术研究院 一种采样电压求和的相位插值型时钟恢复电路
US20160218734A1 (en) * 2015-01-23 2016-07-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Dual threshold automatic gain control system and method
US9673826B2 (en) * 2015-03-11 2017-06-06 Kabushiki Kaisha Toshiba Receiving device
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
US9356775B1 (en) 2015-07-09 2016-05-31 Xilinx, Inc. Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system
US9590640B1 (en) * 2015-12-16 2017-03-07 Realtek Semiconductor Corporation Clock and data recovery apparatus and method of the same
US9992049B1 (en) * 2016-06-17 2018-06-05 Xilinx, Inc. Numerically controlled oscillator for fractional burst clock data recovery applications
US10139438B2 (en) * 2016-08-25 2018-11-27 Intel Corporation Apparatus and method for calibrating high speed serial receiver analog front end and phase detector
CN107800427B (zh) * 2016-09-05 2021-04-06 创意电子股份有限公司 时脉数据回复模块
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
US10084621B2 (en) * 2017-02-01 2018-09-25 Qualcomm Incorporated Clock data recovery with non-uniform clock tracking
US10014026B1 (en) * 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
US10313105B2 (en) * 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes
US10581421B2 (en) * 2017-11-06 2020-03-03 Qorvo Us, Inc. Phase detector
EP3480954B1 (en) * 2017-11-06 2020-10-14 Qorvo US, Inc. Phase detector
KR102471531B1 (ko) * 2017-12-21 2022-11-28 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN112187256B (zh) * 2019-07-04 2023-08-25 智原微电子(苏州)有限公司 时钟数据恢复装置及其操作方法
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
TWI733434B (zh) * 2020-05-06 2021-07-11 瑞昱半導體股份有限公司 訊號處理電路及其訊號處理方法
CN112583469B (zh) * 2020-11-18 2023-07-14 郑州大学 一种基于mf-tdma体制的卫星通信系统时钟同步方法
CN114647598B (zh) * 2020-12-18 2024-08-30 马来西亚瑞天芯私人有限公司 一种时钟系统和时钟同步的方法
US20240044978A1 (en) * 2022-07-12 2024-02-08 Samsung Electronics Co., Ltd. Methods for determining and calibrating non-linearity in a phase interpolator and related devices and systems
CN115800997B (zh) * 2023-01-31 2023-04-28 上海韬润半导体有限公司 一种全新的采样锁相环电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133885B2 (ja) 1993-12-24 2001-02-13 富士通株式会社 Ｐｌｌ回路を有する信号処理装置
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
JP4657662B2 (ja) * 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US20060083343A1 (en) * 2004-10-19 2006-04-20 Kawasaki Microelectronics, Inc. Clock generation using phase interpolators
TWI242929B (en) 2004-12-01 2005-11-01 Ind Tech Res Inst Clock and data recovery apparatus and method thereof
TWI277302B (en) * 2004-12-28 2007-03-21 Ind Tech Res Inst Clock and data recovery circuit
US7512203B2 (en) 2005-03-30 2009-03-31 Silicon Laboratories Inc. Data cleaning with an asynchronous reference clock
US7542533B2 (en) * 2005-07-07 2009-06-02 Agere Systems Inc. Apparatus and method for calibrating the frequency of a clock and data recovery circuit
JP4971861B2 (ja) * 2007-04-13 2012-07-11 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US8228126B2 (en) * 2007-04-19 2012-07-24 Mediatek Inc. Multi-band burst-mode clock and data recovery circuit
US7929654B2 (en) * 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
US8509371B2 (en) * 2009-09-29 2013-08-13 Analog Devices, Inc. Continuous-rate clock recovery circuit
JP2012049863A (ja) * 2010-08-27 2012-03-08 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349485B2 (en) 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method
TWI746295B (zh) * 2020-01-16 2021-11-11 聯發科技股份有限公司 時鐘和資料恢復電路及其信號處理方法

Also Published As

Publication number Publication date
CN104126283A (zh) 2014-10-29
JP2015513831A (ja) 2015-05-14
WO2013126440A3 (en) 2013-10-31
EP2817914A2 (en) 2014-12-31
KR20140126388A (ko) 2014-10-30
WO2013126440A2 (en) 2013-08-29
US20130216014A1 (en) 2013-08-22
US9077349B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
US9077349B2 (en) Automatic detection and compensation of frequency offset in point-to-point communication
US10263761B2 (en) Clock and data recovery having shared clock generator
US9270287B2 (en) Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
US10305495B2 (en) Phase control of clock signal based on feedback
JP5994507B2 (ja) 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム
TW201246882A (en) Full digital bang bang frequency detector with no data pattern dependency
JP2014060583A (ja) 受信回路
US10567153B2 (en) Method and circuits for phase-locked loops
US8638896B2 (en) Repeate architecture with single clock multiplier unit
JP2010171944A (ja) 発振回路
US11258449B2 (en) Clock data recovery apparatus and clock data recovery method
CN112653451B (zh) 时钟数据恢复装置
JP3603071B2 (ja) クロックリカバリ回路