CN103988452A - 用于时钟信号同步的系统和方法 - Google Patents

用于时钟信号同步的系统和方法 Download PDF

Info

Publication number
CN103988452A
CN103988452A CN201280057451.8A CN201280057451A CN103988452A CN 103988452 A CN103988452 A CN 103988452A CN 201280057451 A CN201280057451 A CN 201280057451A CN 103988452 A CN103988452 A CN 103988452A
Authority
CN
China
Prior art keywords
signal
clock signal
data
initial period
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280057451.8A
Other languages
English (en)
Inventor
P·塞克
E·威恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aviat Networks Inc
Original Assignee
Aviat Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aviat Networks Inc filed Critical Aviat Networks Inc
Publication of CN103988452A publication Critical patent/CN103988452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/12—Arrangements providing for calling or supervisory signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种示范性发送装置的终端经配置以接收初始时钟信号。第一锁相环经配置以利用初始时钟信号的相位锁定初始周期信号的相位。发送数据块接口经配置以将具有初始周期信号的样本的多个数据块提供给接收装置。示范性接收装置包括经配置以接收多个数据块的接收数据块接口。第二锁相环经配置以重建初始周期信号并利用初始周期信号的样本的相位锁定重建的周期信号的相位。时钟信号发生器经配置以重建并提供初始时钟信号。基于重建的周期信号的相位，重建的时钟信号被同步到初始时钟信号。

Description

用于时钟信号同步的系统和方法
技术领域
本发明通常涉及收发器上的数据处理，更具体地，本发明涉及用于穿过收发器背板的时钟信号的同步的系统和方法。
背景技术
在微波无线电系统中，收发器可以包括室内单元(IDU)和耦合到天线的室外单元(ODU)。在一个实例中，IDU可以通过有线网络(例如，LAN、WAN或因特网)耦合到服务器或其他计算机，或者可以耦合到移动网络基站。在无线发送之前，将被无线发送的信息可以由IDU和ODU准备。相似地，室外单元可以接收来自天线的信号以通过IDU提供给服务器、其他计算机或移动网络节点。
与时分复用网络不同，标准以太网没有携带时钟同步信息。新标准(诸如来自ITU-T的G8262/Y.1362)要求比先前的标准明显更高的精确度和准确度。因此，穿过收发器单元的背板的定制时钟信号的精确同步存在越来越大的挑战。例如，从数字接入卡(DAC)到无线电接入卡(RAC)穿过异步时分复用(TDM)背板能够导致时钟信号丢失精确。以非周期和低频方式填充(stuff)位通常增加时钟信号的抖动和漫游，因为其穿过微波网络。出口时钟信号可以用于同步基站，而所述基站用于同步移动设备。
发明内容
在此讨论用于时钟信号的同步的系统和方法。一种示范性系统包括发送装置和接收装置。发送装置包括终端、第一锁相环和发送数据块接口。终端可以经配置以接收初始时钟信号。第一锁相环可以经配置以利用初始时钟信号的相位锁定初始周期信号的相位。发送数据块接口可以经配置以构造多个数据块以及将多个数据块提供给接收装置。多个数据块中的每个可以包括初始周期信号的至少一个样本。接收装置包括接收数据块接口、第二锁相环和时钟信号发生器。接收数据块接口可以经配置以接收多个数据块。第二锁相环可以经配置以重建初始周期信号作为重建的周期信号以及利用来自多个数据块的初始周期信号的样本的相位锁定重建的信号的相位。时钟信号发生器可以经配置以重建初始时钟信号作为重建的时钟信号以及提供该重建的时钟信号。重建的时钟信号可以基于重建的周期信号的相位被同步到初始时钟信号。
发送数据块接口还可以经配置以构造包括来自终端的数据的多个数据块。接收装置还可以包括经配置以接收来自由接收数据块接口接收的多个数据块的数据、接收来自时钟信号发生器的重建的时钟信号以及提供数据和重建的时钟信号。
在各种实施例中，初始周期信号的频率可以等于或小于由发送数据块接口提供的多个数据块的数据速率的一半。在一些实施例中，初始周期信号的频率大于由发送数据块接口提供的多个数据块的数据速率的一半。此外，由于混叠，初始周期信号的样本的相位可以出现在第二锁相环的较低频率处。
发送装置还可以包括经配置以将初始时钟信号的采样频率降到初始周期信号的频率的降采样模块。系统还可以包括基于第一背板时钟信号工作的抽样模块。抽样模块可以经配置以将初始周期信号的样本的子集提供给发送数据块接口。接收数据块接口可以基于第一背板时钟信号工作。可替换地，接收数据块接口可以基于不同的或不是第一背板时钟信号的第二时钟信号工作。
第二锁相环还可以包括第二抽样模块，其经配置以产生重建的周期信号的样本的子集，从而提供反馈并帮助利用初始周期信号的样本的相位锁定重建的周期信号的相位。
在各种实施例中，发送数据块接口和接收数据块接口是TDM接口。多个数据块可以是多个TDM帧。发送数据块接口可以基于每个TDM帧中的周期信号的至少一个样本而合并多个位。
用于时钟信号传递的示范性方法可以包括，经由发送装置接收初始时钟信号；使用第一锁相环，利用初始时钟信号的相位锁定初始周期信号的相位；构造多个将被提供给接收装置的数据块，多个数据块中的每个包括初始周期信号的至少一个样本；将多个数据块提供给接收装置；重建初始周期信号以创建重建的周期信号；使用接收装置的第二锁相环，利用来自多个数据块的初始周期信号的样本的相位锁定重建的周期信号以及基于重建的周期信号的锁定的相位，重建初始时钟信号作为同步到初始时钟信号的重建的时钟信号。
另一个示范性系统包括TDM背板总线上的发送装置和TDM背板总线上的接收装置。发送装置包括终端、第一锁相环和发送TDM接口。终端可以经配置以接收初始时钟信号和数据。发送数据块接口可以经配置以构造多个帧，以在每个帧的控制字节中存储锁定的初始周期信号的样本的至少一位或更多位、在每个帧的一个或更多个数据字节中存储至少一些数据以及将多个帧提供给TDM背板总线上的接收装置。TDM背板总线上的接收装置包括接收TDM接口、第二锁相环和时钟信号发生器。接收TDM接口可以经配置以接收多个帧。第二锁相环可以经配置以基于来自由接收TDM接口接收的多个帧的锁定的初始周期信号的样本的位，重建初始周期信号作为重建的周期信号并利用初始周期信号的相位锁定重建的信号的相位。时钟信号发生器可以经配置以重建初始时钟信号作为重建的时钟信号，以提供重建的时钟信号以及提供来自由接收TDM接口接收的多个帧的数据字节的数据。重建的时钟可以基于重建的周期信号的相位被信号同步到初始时钟信号。
附图说明
图1是在一些实施例中包括两个收发器单元的环境。
图2是一些实施例中两个收发器单元之间通信相关的高层次图。
图3是一些实施例中的发送DAC或RAC的框图。
图4是一些实施例中的音调样本插入图。
图5是一些实施例中的接收DAC或RAC的另一个框图。
图6是在一些实施例中基于音调信号同步重建的时钟信号的流程图。
图7是在此描述的一些实施例中利用E1背板测试的图表。
图8是在此描述的一些实施例中利用DS1背板测试的图表。
图9是在此描述的一些实施例中的范围测量的图表。
具体实施方式
在此描述的各种实施例能够使穿过背板(在一些实施例中被称为TDM背板)的异步时钟信号获得同步时序，这允许源自E1、T1的同步信号或同步以太网时钟信号通过，以最小化通常导致不符合G8262规范的漫游影响。
图1是一些实施例中包括两个收发器单元102和104的环境100。每个收发器单元102和104是分开安装的无线电。分体式无线电具有一部分是带有天线的安装在室外的电子产品和室内部分。室外单元(ODU)可以是RF发送器/接收器。在各种实施例中，室内单元(INU)包括数据接入卡(DAC)和无线电接入卡(RAC)。DAC和RAC可以经配置以利用在此描述的进一步过程允许源自E1、T1或同步以太网信号的同步信号最小化漫游影响，如在此描述的。INU可以包括调制器/解调器、多路复用器、控制器和通信量接口元件(traffic interface elements)。使用电缆或任何其他手段可以将INU和ODU耦合在一起。
通过比较，全室内的无线电的所有无线电设备安装在内部，并通过使用波导或同轴电缆馈线器连接到其天线。分体式无线电可以是持牌6到38GHz以上频带的点到点无线电装置，其中ODU直接安装在天线后部以提供集成的天线馈电。提供使ODU与天线安装在一起，分体式可以消除或减少馈线器损耗，最小化或降低机架占用，和/或相比于室内无线电具有更低的安装成本。
例如，收发器单元102可以包括与处理器和/或数字装置通信的INU108，通过电缆118与INU108通信的ODU110，与ODU110通信的波导112，和天线116。INU108可以包括调制器/解调器和控制电路，其用于经由ODU110和/或波导112将来自数字装置或处理器的数据通过线路114提供给天线116。类似地，INU108也可以经配置以通过ODU110接收来自天线116的信息，用于通过线路114提供给数字装置或处理器。ODU110可以包括RF发送器/接收器，并与天线116耦合。波导112可以是或可以不是ODU110的一部分。
收发器单元102的INU108可以利用同轴电缆118耦合到ODU110。虽然图1仅示出一条同轴电缆118，但是任何数目的同轴电缆可以在INU108和ODU110之间提供信号。此外，本领域技术人员应该认识到任何数目和/或类型的电缆可以经配置以在INU108和ODU110之间接收和发送信号。
类似地，收发器单元104可以包括与处理器和/或数字装置通信的INU120、通过电缆130与INU120通信的ODU122、与ODU122通信的波导124，和天线128。INU120可以包括调制器/解调器和控制电路，其用于经由ODU122和/或波导124将来自数字装置或处理器的数据通过线路126提供给天线128。类似地，INU120也可以经配置以通过ODU122接收来自天线128的信息，以用于通过线路126提供给数字装置或处理器。ODU122可以包括RF发送器/接收器，并与天线128耦合。波导124可以是或可以不是ODU122的一部分。
收发器单元104的INU120可以利用同轴电缆130耦合到ODU122。虽然图1仅示出一条同轴电缆130，但是任何数目的同轴电缆可以在INU108和ODU110之间提供信号。此外，本领域技术人员应该认识到任何数目和/或类型的电缆可以经配置以在INU108和ODU110之间接收和发送信号。
本领域技术人员应该认识到收发器单元104可以以类似于收发器单元102的方式执行。在各种实施例中，两个收发器单元102和104可以通过无线通信塔106互相通信。本领域技术人员应该认识到收发器单元102和104单独或一起都可以与任何数字装置或接收器通信。
无线通信塔106(例如，手机信号塔或其他微波无线电装置)可以是经配置以接收和/或发送无线信息的任何装置。
图2是在一些实施例中关于两个收发器单元之间通信的高层次图200。图200描述了数据接入卡(DAC)202和NCC(TDM时钟源)204。DAC时间多路复用来自用户接口卡(例如，用户驻地设备或CPE)的E1、T1或同步以太网信号到异步(TDM)背板206上。由于相对于背板时钟，异步E1、T1或同步以太网时钟的性质，通过背板206的时序传送可以使用字节填充设计。包括调制器/解调器卡的RAC208可以经配置以恢复来自异步背板206的数据以及响应TDM帧上的填充机会。这样做可以导致由FIFO电路平滑的时间差以产生并传递同步时钟。不幸地，由于时序信号必须通过多个无线电节点，来自异步背板206的信号的处理会导致在不同中继段上的漫游累积。
由于背板填充需要而最终产生的漫游累积会导致系统不满足G8262同步规定。G8262是同步以太网的ITU-T建议，所述同步以太网定义“同步以太网设备从时钟(Ethernet equipment slave clock，EEC)的时序特性”。在2010年发布了新的版本。
在接收发送器内会发现类似的效果。例如，ODU212可以通过无线链路接收来自ODU210的信号。RAC214可以接收时钟信号。以类似于对于DAC202讨论的方式，NCC218时间多路复用时钟信号到异步背板216上。DAC220可以经配置以类似于对于RAC208讨论的方式接收来自异步背板216的数据。
在各种实施例中，为了允许调制解调器以同步到低抖动漫游时钟，可以放宽或取消填充和/或去填充规定。
图3是在一些实施例中的DAC或RAC300的框图。为了进行下述讨论，图3的框图将被称为DAC300。本领域技术人员应该认识到图3的框图可以是经配置以将数据和时序信号提供给另一个RAC的RAC。在此描述的各种实施例可被用于利用装置之间(例如，DAC300和RAC之间)之间的帧和/或其他数据包同步任意穿过链路的时钟信号。为了本讨论的目的，DAC300可以被称为发送装置，而RAC可以被称为接收装置。
DAC300包括锁相环302，抽样模块312，填充模块314和TDM接口316，其经配置以通过TDM接口316将数据和时序信号提供给RAC(关于图5讨论)。
在高层级处，DAC300接收用户应用的E1、T1或同步以太网数据，恢复来自用户源的同步时钟(例如，2048KHz或1544KHz)，以及将PLL302同步到所恢复的时钟。PLL模块302包括分频器模块304、鉴相器模块306、滤波器模块308和振荡器模块310。PLL302可以是数字PLL。
在各种实施例中，DAC300可以接收初始时钟信号和数据信号。在一个实例中，从用户设备接收初始时钟信号和数据信号。PLL模块302可以接收初始时钟信号，并且填充模块314可以接收数据。在一些实施例中，分路器或其他模块将初始时钟信号引导到PLL模块302并将数据引导到填充模块314。
初始时钟信号可以经由分频器模块304的内部分频器应用到PLL模块302。在本实例中，分频器模块304的分频比是1/64。根据系统要求可以使用其他的分频比。
在各种实施例中，为了确定分频比，TDM帧的帧速率被确定。在此，TDM帧的帧速率是85.8kHz。经由PLL模块302产生的初始周期信号的频率可以等于或小于帧速率(对于奈奎斯特速率)的一半。在此，初始周期信号的频率速率是32kHz。分频器模块304可以将从用户设备接收到的初始时钟信号分频为等于第一周期信号的频率。在此，初始时钟信号是2.048MHz，其经由分频器模块304分频为32kHz的频率。
鉴相器模块306接收来自分频器模块304的分频的时钟信号，接收来自振荡器模块310(本文中进一步描述)的反馈信号(例如，初始周期信号)，并基于两个信号检测和/或调整相位差。鉴相器模块306可以是任何种类的鉴相器模块。在一个实例中，鉴相器306是触发器鉴相器。
滤波器模块308可以对来自鉴相器模块306的信号进行滤波。滤波器模块308可以包括环路滤波器、低通滤波器和/或任何种类的滤波器。
在各种实施例中，PLL302包括带有足够大的字大小的振荡器模块310(例如，NCO)以提供低抖动性能。振荡器模块310基于来自滤波器模块308的滤波后的信号来产生初始周期信号。在接收RAC中，初始周期信号可以表示将被用于再生和同步初始时钟信号的音调。振荡器模块310的输出(即初始周期信号)可以被应用到TDM帧。振荡器模块310的输出也可以作为反馈信号提供给鉴相器模块306。振荡器模块310可以包括任何数目和任何种类(一种或更多种)的振荡器(一个或更多个)。
PLL302与背板时钟318(显示为36.4MHz)同步，所述背板时钟与产生由DAC300接收的初始时钟信号的初始时钟异步。
振荡器模块310的MSB(最高有效位)输出经由抽样模块312抽样。换句话说，初始周期信号(例如，sin32kHz)被过采样。抽样模块312可以以一小部分背板时钟318来采样初始周期信号以将样本提供给TDM接口316。在一个实例中，背板时钟318是36.4MHz，其以期望的帧速率操作抽样模块312。在本实例中，为了获得85.8kHz的帧速率，抽样模块312以每424个背板时钟周期采样初始周期信号一次(例如，36.4MHz的背板时钟318速率除于424等于85.8kHz)。抽样模块312可以是经配置以降采样第一周期信号的任何硬件、软件或两者的结合。抽样模块312可以以任何速率采样初始周期信号。
振荡器模块310的输出可以是任何位数。在一些实施例中，振荡器模块310的输出可以是包括3到8或3到8(但不限于)之间(但不限于)的任何数目的位(例如，等于基于字节的TDM帧中的控制字节的容量)。例如，在此进一步讨论的图9中的图902描述了在36.4MHz以高精度产生的32kHz音调。图904描述了在36.4MHz、以4b精度产生的32kHz音调。
振荡器模块310的输出的位数可以基于未使用的帧(例如，TDM帧)容量。本文中进一步讨论TDM帧。
填充模块314可以接收与初始时钟信号一起提供的数据。填充模块314使用常规填充控制位和机会字节将数据异步传送到TDM接口316，而不考虑上述周期控制信号。
TDM接口316利用来自填充模块314的8位支流数据和第一周期信号的样本运行在帧(例如，由节点控制卡产生的TDM帧)上。在各种实施例中，TDM接口316给TDM帧的一个填充控制字节的未使用的位添加高达每帧(例如，4位初始周期样本)一个7位字。例如，在此进一步讨论的图9的图906显示了85.4kHz的样本点(每个正弦曲线2-3个样本)。图908描述了在TDM总线中传送的样本值。虽然没有出现正弦曲线，但是该图指示每个样本较少的位可能足够(例如，1或2位)。
虽然TDM接口316被识别为TDM，但是本领域技术人员应该认识到可以使用经配置以产生和/或处理帧的任何接口。帧中可以包括初始周期信号的数据和位样本。在一些实施例中，初始时钟信号可以在任何两个装置之间恢复，诸如，但不限于，两个RAC、两个DAC、RAC和DAC或任何发送器和接收器之间。在一个实例中，在此描述的各种系统和方法可以用于恢复穿过有线链路或空中链路(例如，任意有线或无线网络)的初始时钟信号。
图4是在一些实施例中的音调样本插入图500。在各种实施例中，TDM接口316应用TDM帧的每个样本点字TDM帧。锁定到初始时钟信号的32kHz音调的样本被传递到TDM背板上以由RAC电路(本文进一步讨论)恢复。来自经过采样的初始周期信号的位可以储存在TDM帧402的第一控制字节410中。类似地，来自经过采样的初始周期信号的位可以储存在TDM帧404和/或406的控制字节中。
在各种实施例中，可以不使用控制字节410(以及其他TDM帧的控制字节)中的位。因此，表示初始周期信号的样本的存储位可以储存在TDM帧中而不影响数据流。
第二控制字节412可以用于携带数据。在一个实例中，控制字节410的第一位可以指示控制字节412是否包括数据。数据(例如，来自填充模块314的)可以被TDM帧402中的数据字节408以及其他TDM帧的其他数据字节携带。
在一些实施例中，第一和/或第二控制字节410和412可以储存数据和/或初始周期信号的样本的位。例如，第一控制字节410可以包含与采样后的初始周期信号相关的位，而第二控制字节412和/或数据字节可以包括来自填充模块314的数据。第一控制字节410的其余部分可以包括来自初始周期信号的样本的位。如果第二控制字节412没有携带任何数据或仅部分是满的，则第二控制字节412可以携带与采样后的初始周期信号相关的位。
虽然图4示出了3个TDM帧，但本领域技术人员应该认识到可以有任何数目的TDM帧。此外，每个TDM帧可以包括表示第一周期信号的样本点的数据。例如，采样后的第一周期信号的7位(最高有效位或MSB)可以储存在每个TDM帧的第一控制字节中。在一些实施例中，不是所有的TDM帧都包括采样后的第一周期信号的位(例如，每个第二TDM帧可以用于传送周期信号)。
此外，可以有任何数目的位与采样后的初始周期信号相关。在一个实例中，在第一控制字节中适合的任何数目的位(与采样后的初始周期信号相关)可以被使用。
图5是在一些实施例中的接收DAC或RAC500的另一个框图。在各种实施例中，本文描述了用于在模块之间(例如，在INU机箱中的RAC和DAC之间)传送高质量时序基准的方法和系统。在一个实例中，该方法包括在两个数字锁相环(DPLL)之间发送4位音调，锁相环从而允许它们一起保持紧密同步。所述音调可以通过TDM总线传送。在一个实例中，在调整控制时隙中传送音调以利用其他未使用的背板容量。
在RAC500中，利用PLL504，恢复的初始周期信号样本(例如，音调样本)被用于重构初始周期信号，并同步可用于产生用于TX调制器的符号时钟的TDM时钟。在各种实施例中，符号时钟最终被锁定到原始时序信号，而不具有时序间隙，其是因为背板两端的填充和去填充的结果。
正如在此讨论的，为了下述讨论的目的，图5的框图将被称为RAC500。本领域技术人员应该认识到图5的框图可以是经配置以接收来自另一个RAC的数据和时序信号的RAC。此外，DAC或RAC500可以是DAC或任何其他接收装置。RAC500包括TDM接口502，锁相环504，振荡器模块514，去填充模块516和重定时模块518。
在高层级上，RAC500接收来自发送DAC或RAC的帧。RAC500可以利用初始周期信号的样本锁定重建的音调或周期信号。RAC500可以产生同步到重建的音调或周期信号的重建的时钟信号。结果，重建的时钟信号可以同步到初始时钟信号。来自DAC或RAC300的重建的时钟信号和/或数据可以被提供给一个或更多个其他装置和/或单元(例如，提供给ODU以通过无线链路微波发送)。
在各种实施例中，TDM接口502接收来自DAC或RAC300的帧。数据(例如，8位数据支流)可以被提供给去填充模块516，而85.8kHz的初始周期信号的4位音调样本可以被提供给PLL504。虽然TDM接口502被标为“TDM”，但本领域技术人员应该认识到该接口可以是经配置以接收和/或处理任何周期数据帧或数据组的任何类型的接口。
PLL模块504包括鉴相器模块506，滤波器模块508，振荡器模块510和抽样模块512。PLL504可以是数字PLL。
鉴相器模块506接收初始周期信号的样本和本文进一步讨论的抽样后的的重建的周期信号。鉴相器模块506基于两个信号检测和/或调整相位差。鉴相器模块506和/或滤波器模块508可以将重建的周期信号锁定到初始周期信号。鉴相器模块506可以是任何类型的鉴相器模块。在一个实例中，鉴相器是多相位检测器。
滤波器模块508可以对来自鉴相器模块506的信号进行滤波。滤波器模块508可以包括环路滤波器、低通滤波器和/或任何类型的滤波器。
在各种实施例中，PLL504包括振荡器模块510(例如，NCO)，其基于来自滤波器模块508的滤波后的信号而重建初始周期信号。重建的周期信号可以表示将用于重新产生和同步重建的时钟信号的音调。振荡器模块510的输出(即，重建的周期信号)可以由抽样模块512采样。
PLL504可以与背板时钟318(显示为36.4MHz)同步，所述背板时钟同步到产生由DAC300接收的初始时钟信号的初始时钟模块。在一些实施例中，PLL504和PLL302使用相同的背板时钟318。在各种实施例中，PLL504和PLL302利用不同的时钟。
在各种实施例中，来自振荡器模块510的重建的周期信号经由抽样模块512抽样。在一个实例中，背板时钟318是36.4MHz，其以期望的帧速率操作抽样模块512。在本实例中，为了获得85.8kHz的帧速率，抽样模块512每424背板时钟周期采样重建的周期信号一次(例如，36.4MHz的背板时钟318速率除于424等于85.8kHz)。抽样模块510可以是经配置以降采样重建的周期信号的任何硬件、软件或两者的结合。抽样模块510可以以任何速率采样重建的周期信号。
以类似于抽样模块312的方式，抽样模块510可以以小部分背板时钟318采样重建的周期信号以将抽样后的重建的周期信号提供给鉴相器模块506。鉴相器模块506可以利用采样后的初始周期信号的相位锁定重建的周期信号的相位以同步到在此讨论的振荡器模块514的重建的时钟信号。
在一些实施例中，由PLL模块302产生的初始周期信号的频率可以大于帧速率的一半。然而，由于混叠现象，初始周期信号会被PLL504在较低频率处感知。在一个实例中，如果初始周期信号的频率是TDM帧速率的3/4，则PLL模块302可以将抽样后的重建的周期信号锁定到TDM帧速率的1/4。本领域技术人员应该认识到初始周期信号可以是在任何频率。
振荡器模块514可以是经配置以重建初始时钟信号的NCO。基于PLL504的锁定的音调信号(例如，锁定的周期信号)，振荡器模块514的重建的时钟信号可以被同步到初始时钟信号。在一个实例中，振荡器514产生2.048MHz的重建的时钟信号。振荡器模块514可以包括任何数目或类型的振荡器。
虽然图5示出了耦合到振荡器模块514的滤波器模块，但图3和图5中的任何模块、接口和时钟电路可以是任何次序的。在一个实例中，滤波器模块508被耦合到振荡器模块510，依次耦合到振荡器模块514。
去填充模块314可以接收来自TDM接口502的帧并检索数据。重定时模块518可以接收来自去填充模块516的数据和重建的时钟信号。重定时模块518可以提供数据和/或重建的时钟信号(例如，到ODU和/或天线)。在一些实施例中，重定时模块518包括FIFO。
图6是在一些实施例中基于音调信号同步重建的时钟信号的流程图。在步骤602中，RAC或DAC300接收初始时钟信号。在一个实例中，初始时钟信号是2.048MHz。从用户设备(例如，CPE)或任何其他源可以接收初始时钟信号。初始时钟信号可以是任何频率的任何信号。
在步骤604中，分频器模块304将初始时钟信号分频为一定频率的初始周期信号。在一些实施例中，周期信号频率可以选择为等于或小于用于发送的帧速率的一半。在一个实例中，帧速率是85.8kHz，而初始周期信号(例如，初始音调)被确定为32kHz的正弦波。因此，分频器模块304的分频比可以被确定为1/64(即2.048MHz/64＝32kHz)。分频器模块304可以将初始时钟信号频率分频以产生用于由PLL302进行相位检测和调整的初始周期信号。
在步骤606中，PLL302利用分频的初始时钟信号的相位锁定初始周期信号的相位。PLL302可以对信号进行滤波以及将滤波后的比较值提供给振荡器模块310以重建和锁定初始周期信号。振荡器模块310可以将初始周期信号提供给鉴相器模块306，就像反馈回路一样。
在步骤608中，抽样模块312相位锁定的初始周期信号采样(例如，降采样)抽样到将被提供给接收装置(例如，DAC或RAC500)的帧的帧速率。在一个实例中，抽样模块312以背板时钟模块318提供的时钟速率运转。抽样模块312可以降采样相位锁定的初始周期信号以将样本提供给将提供的各个帧。例如，抽样模块312可以以背板时钟318的1/424周期(例如，36.4MHz/424＝85.8kHz)降采样初始周期信号。
在步骤610中，TDM接口316可以产生将被提供给接收RAC或DAC500的帧格式的数据块。一个或多个数据块可以包括相位锁定的初始周期信号的样本。在一个实例中，TDM接口316可以提供表示相位锁定的初始周期信号的样本的位。所述位可以是相位锁定的初始周期信号的MSB。在一个实例中，所述帧的字节(例如，控制字节410)可以用于提供表示相位锁定的初始周期信号的样本的位。在本实例中，可以有高达8位表示相位锁定的初始周期信号的样本。本领域技术人员应该认识到，可以有任何数目的位和/或任何数目的帧字节可被用于提供表示相位锁定的初始周期信号的样本的位。
在一些实施例中，帧也可以包括来自用户装置的数据。该数据可以被填充和设置在帧数据字节和/或机会字节(诸如额外的控制字节412)中。在一些实施例中，可以保留第一控制字节410的位来指示第二控制字节412是否用于数据。在本实例中，第一控制字节410可以被限制于保存表示相位锁定的初始周期信号的样本的1-7位。
本领域技术人员应该认识到DAC或RAC300可以提供数据块的任何种类的帧、包或其他组给DAC或RAC500。在步骤612中，TDM接口316将帧提供给RAC或DAC500。
在步骤614中，RAC或DAC500重建初始周期信号。在一个实例中，RAC或DAC500的TDM接口502检索表示来自帧的相位锁定的初始周期信号的样本的位的样本。PLL504利用振荡器模块510重建初始周期信号，并在步骤616中利用初始周期信号锁定重建的周期信号。
在一些实施例中，重建的周期信号由抽样模块512降采样以允许PLL504进行相位锁定。例如，抽样模块512可以以背板时钟318运转。抽样模块512可以以用于相位检测的帧速率提供重建的周期时钟的样本。在一个实例中，像抽样模块312一样，抽样模块512可以以背板时钟318的1/424周期(例如，36.4MHz/424＝85.8kHz)降采样重建的周期信号。
本领域技术人员应该认识到在一些实施例中，PLL504可以工作在与DAC或RAC300不同的时钟上。在一个实例中，DAC或RAC300的背板时钟318可以不与DAC或RAC500的背板时钟同步。PLL504和NCO510可以被要求产生与来自TDM接口的周期信号的频率相同的频率的干净时钟。
在步骤616中，PLL504利用相位锁定的初始周期信号锁定重建的周期信号的相位。例如，PLL504可以利用来自抽样模块512的重建的周期信号的样本锁定来自TDM接口502的初始周期信号的样本的相位。
在步骤618中，振荡器模块514可以重建同步到相位锁定的重建的周期信号的初始时钟信号。结果，重建的信号可以被锁定到初始时钟信号。在一个实例中，振荡器模块514产生与初始时钟信号的频率相同的频率(例如，2.048MHz)的信号。所产生的信号(即重建的初始时钟信号)是基于相位锁定的重建的音调，因而可以与初始时钟信号同步。
在步骤620中，去填充模块516通过TDM接口502检索来自由DAC或RAC300提供的帧的数据。去填充模块516可以检索来自任何数目的帧的一个或多个数据字节的数据。
在步骤622中，重定时模块518可以接收来自去填充模块516的数据，接收来自振荡器模块514的重建的时钟信号，以及将数据和/或重建的时钟信号提供给另一装置或单元。在一个实例中，所述数据和/或重建的时钟信号被提供给ODU或用户装置。
图7是在此描述的一些实施例中利用E1背板测试的图表700。图表700描述了两个模块之间(例如，DAC和RAC之间)的漫游测量值，其利用通过TDM总线传送的音调以同步相应模块中的DPLL。图表700沿着x轴和MTIE(最大时间间隔差)/TDEV(时间偏差)测量观察值。图表700中的测量值显示了有限的漫游。
图8是在此描述的一些实施例中利用DS1背板测试的图表800。图表800中描述的测量值是基于图8中使用的相同的测试硬件。与图表700一样，图表800描述了两个模块之间(例如，DAC和RAC之间)的漫游测量值，其利用通过TDM总线传送的音调以同步相应模块中的DPLL。图表800中的测量值显示了有限的漫游。
图9是在此描述的一些实施例中的范围测量的图表900。图表900的图902描述了在36.4MHz以高精度产生的32kHz的音调。图904描述了在36.4MHz以4b精度产生的32kHz的音调。图906显示了85.4kHz的样本点(每个正弦曲线2-3个样本)。图908显示了将在TDM总线中传送的样本值。虽然图908没有出现正弦曲线，但频谱图显示了32kHz图像，其可以指示每个样本甚至较少的位也可能足够了(例如，以36.4MHz产生的32kHz音调可以是3b精度)。
上述功能可以在硬件中执行。在一个实例中，一个或更多个现场可编程门阵列(FPGA)、分离硬件和/或一个或更多个专用集成电路(ASIC)可以执行上述功能。
此外，一个或更多个功能可以被储存在存储介质(诸如计算机可读介质)上。指令能够由处理器检索和执行。一些指令的例子是软件、程序代码和固件。一些存储介质的例子是存储器装置、磁带、硬盘、集成电路和服务器。根据一些实施例，指令是可操作的，当经由处理器执行时，指示处理器工作。本领域技术人员熟悉指令、处理器(一种或更多)和存储介质。
在此描述的各种实施例仅是示例性的。在不脱离本发明的边界范围的情况下，可以对各种实施例做出各种修改以及能够使用其他实施例，这对本领域技术人员来说是明显的。因此，示范性实施例上的这些和其他的变化旨在包含在本发明(一个或更多)中。

Claims (22)

1.一种用于时钟信号传递的系统，所述系统包括：
发送装置，包括：
经配置以接收初始时钟信号的终端；
经配置以利用所述初始时钟信号的相位锁定初始周期信号的相位的第一锁相环；和
经配置以构造多个数据块以及将所述多个数据块提供给接收装置的发送数据块接口，所述多个数据块中的每个包括所述初始周期信号的至少一个样本；和
所述接收装置，包括：
经配置以接收所述多个数据块的接收数据块接口；
第二锁相环，经配置以重建所述初始周期信号作为重建的周期信号锁相环，利用来自所述多个数据块的所述初始周期信号的所述样本的相位锁定所述重建的周期信号的相位；和
时钟信号发生器，其经配置以重建所述初始时钟信号作为重建的时钟信号以及提供所述重建的时钟信号，所述重建的时钟信号基于所述重建的周期信号的所述相位被同步到所述初始时钟信号。
2.根据权利要求1所述的系统，其中所述发送数据块接口经进一步配置以构造包括来自所述终端的数据的所述多个数据块。
3.根据权利要求2所述的系统，其中所述接收装置进一步包括时序模块，所述时序模块经配置以接收来自由所述接收数据块接口接收的所述多个数据块的数据，接收来自所述时钟信号发生器的所述重建的时钟信号，以及提供所述数据和所述重建的时钟信号。
4.根据权利要求1所述的系统，其中所述发送装置进一步包括经配置以将所述初始时钟信号降采样到所述初始周期信号的频率的降采样模块。
5.根据权利要求1所述的系统，进一步包括基于第一背板时钟信号工作的抽样模块，所述抽样模块经配置以将所述初始周期信号的样本的子集提供给所述发送数据块接口。
6.根据权利要求5所述的系统，其中所述接收数据块接口基于所述第一背板时钟信号工作。
7.根据权利要求5所述的系统，其中所述接收数据块接口基于不是所述第一背板时钟信号的第二时钟信号工作。
8.根据权利要求1所述的系统，其中所述第二锁相环进一步包括第二抽样模块，所述第二抽样模块经配置以产生所述重建的周期信号的样本的子集从而提供反馈并帮助利用所述初始周期信号的所述样本的所述相位锁定所述重建的周期信号的所述相位。
9.根据权利要求1所述的系统，其中所述发送数据块接口和所述接收数据块接口是TDM接口。
10.根据权利要求9所述的系统，其中所述多个数据块是多个TDM帧。
11.根据权利要求9所述的系统，其中所述发送数据块接口基于每个TDM帧中的所述周期信号的所述至少一个样本而合并多个位。
12.一种用于时钟信号传递的方法，所述方法包括：
由发送装置接收初始时钟信号；
利用第一锁相环，使用所述初始时钟信号的相位锁定初始周期信号的相位；
构造将被提供给接收装置的多个数据块，所述多个数据块中的每个包括所述初始周期信号的至少一个样本；
将所述多个数据块提供给所述接收装置；
重建所述初始周期信号以创建重建的周期信号；
利用所述接收装置的第二锁相环，使用来自所述多个数据块的所述初始周期信号的所述样本的所述相位锁定所述重建的周期信号的相位；以及
重建所述初始时钟信号作为重建的时钟信号，所述重建的时钟信号基于所述重建的周期信号的锁定的相位被同步到所述初始时钟信号。
13.根据权利要求12所述的方法，其中所述多个数据块进一步包括由所述发送装置接收的数据。
14.根据权利要求13所述的方法，进一步包括经由所述接收装置的时序模块提供所述数据和所述重建的时钟信号。
15.根据权利要求12所述的方法，进一步包括将所述初始时钟信号的采样频率降采样到所述初始周期信号的频率。
16.根据权利要求12所述的方法，进一步包括抽样第一背板时钟信号以提供所述初始周期信号的所述样本。
17.根据权利要求16所述的方法，进一步包括通过所述接收装置，利用所述第一底板时钟信号接收所述多个数据块。
18.根据权利要求16所述的方法，进一步包括经由所述接收装置利用第二时钟信号接收所述多个数据块，其中所述第一背板时钟信号不是所述第二时钟信号。
19.根据权利要求12所述的方法，进一步包括降采样所述重建的周期信号以提供反馈并帮助利用所述初始周期信号的所述样本的所述相位锁定所述重建的周期信号的所述相位。
20.根据权利要求12所述的方法，其中所述多个数据块是多个TDM帧。
21.根据权利要求20所述的方法，其中构造将被提供给所述接收装置的所述多个数据块包括基于每个TDM帧中的所述初始周期信号的所述至少一个样本而合并多个位。
22.一种用于时钟信号传递的系统，所述系统包括：
TDM背板总线上的发送装置，所述发送装置包括：
经配置以接收初始时钟信号和数据的终端；
第一锁相环，其经配置以利用所述初始时钟信号的相位锁定初始周期信号的相位；和
经配置以构造多个帧的发送TDM接口，所述发送TDM接口进一步经配置以：
在每个帧的控制字节内存储所述锁定的初始周期信号的样本的至少一位或更多位，
在每个帧的一个或更多个数据字节内存储所述数据的至少一些，以及
将所述多个帧提供给所述TDM背板总线上的接收装置；和所述TDM背板总线上的所述接收装置，所述接收装置包括：
经配置以接收所述多个帧的接收TDM接口；
第二锁相环，其经配置以重建所述初始周期信号作为重建的周期信号，基于来自由所述接收TDM接口接收的所述多个帧的所述锁定的初始周期信号的所述样本的所述位，利用所述初始周期信号的相位锁定所述重建的周期信号的相位；和
时钟信号发生器，其经配置以重建所述初始时钟信号作为重建的时钟信号，提供所述重建的时钟信号，以及提供来自由所述接收TDM接口接收的所述多个帧的所述数据字节的所述数据，所述重建的时钟信号基于所述重建的周期信号的所述相位被同步到所述初始时钟信号。
CN201280057451.8A 2011-09-22 2012-09-24 用于时钟信号同步的系统和方法 Pending CN103988452A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161538089P 2011-09-22 2011-09-22
US61/538,089 2011-09-22
PCT/US2012/056948 WO2013044249A1 (en) 2011-09-22 2012-09-24 Systems and methods for synchronization of clock signals

Publications (1)

Publication Number Publication Date
CN103988452A true CN103988452A (zh) 2014-08-13

Family

ID=47914957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057451.8A Pending CN103988452A (zh) 2011-09-22 2012-09-24 用于时钟信号同步的系统和方法

Country Status (7)

Country Link
US (2) US9014215B2 (zh)
EP (1) EP2759081B1 (zh)
CN (1) CN103988452A (zh)
MY (1) MY164136A (zh)
SG (1) SG11201400861YA (zh)
SI (1) SI2759081T1 (zh)
WO (1) WO2013044249A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112751614A (zh) * 2020-12-24 2021-05-04 北京无线电计量测试研究所 一种基于两站间的阿秒级光纤时间传递方法
CN112948220A (zh) * 2021-03-30 2021-06-11 联想(北京)信息技术有限公司 背板控制方法、装置及计算机设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604979B (zh) * 2016-02-02 2021-05-18 马维尔亚洲私人有限公司 用于网络同步的方法和装置
US10476509B2 (en) * 2016-12-07 2019-11-12 Integrated Device Technology, Inc. Time slotted bus system for multiple coupled digital phase-locked loops
AU2019451532A1 (en) * 2019-06-18 2022-02-17 Razer (Asia-Pacific) Pte. Ltd. Method and apparatus for optimizing input latency in a wireless human interface device system
CN114640375B (zh) * 2022-03-18 2023-12-26 北京无线电计量测试研究所 一种确定时钟相位调制解调器系统及使用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940137A (en) * 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US20010033188A1 (en) * 2000-03-14 2001-10-25 Edward Aung Clock data recovery circuitry associated with programmable logic device circuitry
US20030056136A1 (en) * 2001-09-18 2003-03-20 James Aweya Technique for synchronizing clocks in a network
US20060146884A1 (en) * 2002-10-09 2006-07-06 Acorn Packet Solutions, Llc System and method for rate agile adaptive clocking in a packet-based network
CN101051836A (zh) * 2007-03-30 2007-10-10 北京中星微电子有限公司 传输流解码与编码定时同步的装置及方法
CN101227268A (zh) * 2007-01-16 2008-07-23 汤姆森许可贸易公司 产生采样斜坡信号的设备和协助重建同步信号的设备

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE514986C2 (sv) * 1995-03-01 2001-05-28 Telia Ab Metod och anordning för synkronisering vid OFDM-system
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
DE19608666A1 (de) * 1996-03-06 1997-09-11 Bosch Gmbh Robert Verfahren und Anordnung zur Ableitung von mehreren Taktsignalen
US6243369B1 (en) * 1998-05-06 2001-06-05 Terayon Communication Systems, Inc. Apparatus and method for synchronizing an SCDMA upstream or any other type upstream to an MCNS downstream or any other type downstream with a different clock rate than the upstream
US6782007B1 (en) * 1999-01-26 2004-08-24 Samsung Electronics Co., Ltd. TDM bus synchronization circuit and protocol and method of operation
GB2369940B (en) * 2000-12-09 2004-10-20 Mitel Corp Multiple input phase lock loop with hitless reference switching
US7158596B2 (en) * 2002-08-14 2007-01-02 Standard Microsystems Corp. Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop
US7103072B1 (en) * 2002-12-19 2006-09-05 Occam Networks System and method for synchronization of devices across a packet network
US20040199567A1 (en) * 2003-02-18 2004-10-07 Martin Lund System and method for integrating multiserver platforms
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
CA2454983A1 (en) * 2004-01-07 2005-07-07 Jean Beaucage System for high-speed applications over serial multi-drop communication networks
WO2006029511A1 (en) * 2004-09-13 2006-03-23 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
US7590210B2 (en) * 2004-09-13 2009-09-15 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
US20060221936A1 (en) * 2005-03-31 2006-10-05 Rauchwerk Michael D Timing recovery for modem transmission on IP networks
US7835366B2 (en) * 2005-11-01 2010-11-16 Ciena Corporation Three-way message exchange clock synchronization
US7501867B2 (en) * 2006-09-14 2009-03-10 Rambus, Inc. Power supply noise rejection in PLL or DLL circuits
JP4679640B2 (ja) * 2007-02-21 2011-04-27 パナソニック株式会社 最尤復号装置及び情報再生装置
JP4955781B2 (ja) * 2007-03-20 2012-06-20 エヌエックスピー ビー ヴィ データ通信システムの高速パワーアップ
US7966510B2 (en) * 2007-11-30 2011-06-21 Alcatel Lucent Dynamic frequency adjustment for interoperability of differential clock recovery methods
US7821958B2 (en) * 2007-12-21 2010-10-26 Belair Networks Inc. Method for estimating and monitoring timing errors in packet data networks
US7902928B2 (en) * 2008-02-08 2011-03-08 Mediatek Inc. Phase-locked circuit employing capacitance multiplication
EP2139168A1 (en) 2008-06-25 2009-12-30 Thomson Licensing, Inc. Method and device for time synchronization in a TDMA multi-hop wireless network
US8942561B2 (en) 2008-10-21 2015-01-27 Broadcom Corporation Synchronization transport over passive optical networks
US8467418B2 (en) * 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
US8258870B2 (en) * 2009-08-14 2012-09-04 That Corporation System and method for digital control of amplifier gain with reduced zipper noise
TWI551042B (zh) * 2009-08-14 2016-09-21 達特公司 用於內插數位控制放大器增益的系統及方法
EP2467976B1 (en) * 2009-08-21 2019-10-09 Aviat Networks, Inc. Synchronization distribution in microwave backhaul networks
CN102714499B (zh) * 2010-01-21 2016-10-19 美国莱迪思半导体公司 相位检测器电路和方法
US9077349B2 (en) * 2012-02-21 2015-07-07 Qualcomm Incorporated Automatic detection and compensation of frequency offset in point-to-point communication
US9014322B2 (en) * 2012-05-23 2015-04-21 Finisar Corporation Low power and compact area digital integrator for a digital phase detector
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940137A (en) * 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US20010033188A1 (en) * 2000-03-14 2001-10-25 Edward Aung Clock data recovery circuitry associated with programmable logic device circuitry
US20030056136A1 (en) * 2001-09-18 2003-03-20 James Aweya Technique for synchronizing clocks in a network
US20060146884A1 (en) * 2002-10-09 2006-07-06 Acorn Packet Solutions, Llc System and method for rate agile adaptive clocking in a packet-based network
CN101227268A (zh) * 2007-01-16 2008-07-23 汤姆森许可贸易公司 产生采样斜坡信号的设备和协助重建同步信号的设备
CN101051836A (zh) * 2007-03-30 2007-10-10 北京中星微电子有限公司 传输流解码与编码定时同步的装置及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112751614A (zh) * 2020-12-24 2021-05-04 北京无线电计量测试研究所 一种基于两站间的阿秒级光纤时间传递方法
CN112751614B (zh) * 2020-12-24 2022-03-04 北京无线电计量测试研究所 一种基于两站间的阿秒级光纤时间传递方法
CN112948220A (zh) * 2021-03-30 2021-06-11 联想(北京)信息技术有限公司 背板控制方法、装置及计算机设备

Also Published As

Publication number Publication date
US20130100967A1 (en) 2013-04-25
EP2759081B1 (en) 2016-11-16
EP2759081A4 (en) 2015-04-29
SG11201400861YA (en) 2014-04-28
US9014215B2 (en) 2015-04-21
EP2759081A1 (en) 2014-07-30
US9608754B2 (en) 2017-03-28
US20150180600A1 (en) 2015-06-25
MY164136A (en) 2017-11-30
SI2759081T1 (sl) 2017-01-31
WO2013044249A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN103988452A (zh) 用于时钟信号同步的系统和方法
EP2959600B1 (en) Time synchronous pluggable transceiver
US9742549B1 (en) Apparatus and methods for asynchronous clock mapping
CN110445568B (zh) 一种时钟传输方法及相关设备
US8737389B2 (en) Egress clock domain synchronization to multiple ingress clocks
WO2011143098A1 (en) Systems and methods for transporting time-of-day information in a communication system
US10133301B2 (en) Method and apparatus for exchanging data between devices operating at different clock rates
US20030093703A1 (en) Multiple dataport clock synchronization
CN102598589A (zh) 微波回传网络中的同步分发
US8321717B2 (en) Dynamic frequency adjustment for interoperability of differential clock recovery methods
CN103001652B (zh) 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置
CN101005349B (zh) 一种时钟同步方法和系统
US20050041691A1 (en) Apparatus and methods for providing synchronous digital data transfer over an ethernet
US8923347B2 (en) Data transmission involving multiplexing and demultiplexing of embedded clock signals
US9893826B2 (en) Method for retaining clock traceability over an asynchronous interface
CN1190744C (zh) 降低atm和pdh网络互连的抖动或漂移的方法和设备
CN100393014C (zh) 密集波分复用系统光监控通道实现装置和方法
US8665912B2 (en) Method and system for transmitting a clock rate on an Ethernet network link and applications thereof
CN100393024C (zh) 用于减少同步源之间交换时的相位跳变的方法和装置
EP2063560B1 (en) Method for reconstructing client clocks
CN117856950A (zh) 用于数据收发控制所需时间同步的同步系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140813