CN117856950A - 用于数据收发控制所需时间同步的同步系统 - Google Patents
用于数据收发控制所需时间同步的同步系统 Download PDFInfo
- Publication number
- CN117856950A CN117856950A CN202211408987.1A CN202211408987A CN117856950A CN 117856950 A CN117856950 A CN 117856950A CN 202211408987 A CN202211408987 A CN 202211408987A CN 117856950 A CN117856950 A CN 117856950A
- Authority
- CN
- China
- Prior art keywords
- signal
- network controller
- ptp
- synchronization
- transceivers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 43
- 230000001360 synchronised effect Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008929 regeneration Effects 0.000 claims 2
- 238000011069 regeneration method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 101100085217 Caenorhabditis elegans ptp-4 gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
一种用于数据收发控制所需时间同步的同步系统包含锁相回路单元、第一与第二网络控制器、处理器及信号调节器。该锁相回路单元产生同步信号,所述第一与第二网络控制器各自根据该同步信号分别产生第一与第二时钟事件,该处理器根据所述第一与第二时钟事件分别产生各具有以精确时间协议(PTP)为基础的第一时间戳的第一与第二PTP信号,并分别传送至所述第一与第二网络控制器,以致该第二网络控制器将该第二PTP信号输出至多个第一收发器,该信号调节器经由该第一网络控制器接收该第一PTP信号,并将其重整且输出至多个第二收发器以进行时间同步。
Description
技术领域
本发明涉及一种系统,特别是涉及一种基于精确时间协议(Precision TimeProtocol,简称PTP)且用于数据收发控制所需时间同步的同步系统。
背景技术
随着高速传输的发展,网络上的节点通常需要彼此精准的对时,才能共同完成某一个特定的工作。因此,目前已经有多种网络时间同步方法被提出。比较常见的网络时间同步方法有网络时间协议(Network Time Protocol,简称为NTP)、实时传送协议(Real-timeTransport Protocol,简称为RTP),及IEEE 1588标准所定义的精确时间协议(PreciseTime Protocol,简称为PTP)等。
现有用于数据收发控制所需时间同步的同步系统包括一个数字锁相回路单元、一个网络控制器、一个重定时器,及一个处理器。该数字锁相回路单元产生一个同步信号及一个具有一个工作频率的频率信号并传输至该网络控制器。该网络控制器根据该同步信号及该频率信号进行时间同步及作动,并准确地在每一秒钟产生一个时钟事件。该处理器根据该时钟事件产生一个以PTP作为时间同步基准的一个时序信号,且将该时序信号经由该重定时器进行重整后再输出至多个小封装可插拔(small form-factor pluggable,简称为SFP)收发器(以下以SFP28进行说明),以致与每一个SFP28收发器相连接的主机或其他网络设备可根据该时序信号进行时间同步,以使连接所述SFP28收发器的主机或设备与现有同步系统间达到时间同步。
然而,现有同步系统最多仅能与四个SFP28收发器连接,当有四个以上的网络设备需要彼此精准对时以共同完成某一个特定工作时,现有同步系统所连接的所述SFP28收发器的数量将不够使用者使用。因此,现有同步系统仍有改进的空间。
发明内容
本发明的目的在于提供一种能够克服先前技术缺点的用于数据收发控制所需时间同步的同步系统。
本发明的用于数据收发控制所需时间同步的同步系统可操作在发送模式及接收模式二者中的一者,且包含锁相回路单元、第一网络控制器、第二网络控制器、处理器,及信号调节器。
该锁相回路单元接收一个本地时钟信号,及用于接收一个来自一个全球导航卫星系统且作为时间同步基准的时序信号,且具有第一至第四接脚,当操作在该发送模式时,该锁相回路单元产生一个具有一个工作频率的频率信号,并根据该本地时钟信号及该时序信号产生一个同步信号,且所述第一与第二接脚相配合输出该同步信号,所述第三与第四接脚相配合输出该同步信号。
该第一网络控制器电连接该锁相回路单元以接收该频率信号及接收来自所述第一与第二接脚的该同步信号,并根据该频率信号进行运作,及根据该同步信号,每秒产生一个第一时钟事件。
该第二网络控制器电连接该锁相回路单元以接收该频率信号,且具有二分别电连接该锁相回路单元的所述第三与第四接脚以接收该同步信号的输入接脚,该第二网络控制器根据该频率信号进行运作,及根据该同步信号,每秒产生一第二时钟事件。
该处理器电连接所述第一与第二网络控制器以分别接收所述第一与第二时钟事件,并根据所述第一与第二时钟事件,分别产生一个具有一个以精确时间协议(PrecisionTime synchronization Protocol,PTP)为基础的第一时间戳的第一PTP信号,及一个具有该第一时间戳的第二PTP信号,并将所述第一与第二PTP信号分别传送至所述第一与第二网络控制器,以致该第一网络控制器接收并输出该第一PTP信号,以致该第二网络控制器接收该第二PTP信号,并将该第二PTP信号输出至外部的多个第一收发器,以进行时间同步。
该信号调节器电连接该锁相回路单元与该第一网络控制器以分别接收该频率信号与该第一PTP信号,并根据该频率信号进行运作,且将该第一PTP信号重整并输出至外部的多个第二收发器,以进行时间同步。
本发明的用于数据收发控制所需时间同步的同步系统,该第二网络控制器还具有二输出接脚,该锁相回路单元还具有第五至第八接脚,所述第五及第六接脚电连接该第一网络控制器,所述第七及第八接脚分别电连接该第二网络控制器的所述输出接脚,当操作在该接收模式时,该信号调节器用于接收来自每一个第二收发器的一个具有一个以该PTP为基础的第二时间戳的第三PTP信号,并将所述第三PTP信号进行信号重整,以产生一个再生信号,且根据所述第三PTP信号利用一个同步以太网技术,产生一个已恢复时钟信号,该第一网络控制器接收来自该信号调节器的该再生信号,并将该再生信号输出至该处理器,该第二网络控制器用于接收来自每一个第一收发器的一个具有一个以该PTP为基础的第三时间戳的第四PTP信号,并将该第四PTP信号输出至该处理器,该处理器接收该再生信号及该第四PTP信号,并根据该再生信号及该第四PTP信号,分别产生一个作为时间同步校正基准的第一一秒脉冲信号,及一个作为时间同步校正基准的第二一秒脉冲信号,且将所述第一与第二一秒脉冲信号分别输出至所述第一与第二网络控制器,以致该第一网络控制器接收并输出该第一一秒脉冲信号,以致该第二网络控制器接收该第二一秒脉冲信号,且经由自身所述输出接脚相配合输出该第二一秒脉冲信号,及该锁相回路单元接收来自该信号调节器的该已恢复时钟信号、经由所述第五与第六接脚相配合接收来自该第一网络控制器的该第一一秒脉冲信号,及经由所述第七与第八接脚相配合接收来自该第二网络控制器的所述输出接脚的该第二一秒脉冲信号,并根据该已恢复时钟信号及所述第一与第二一秒脉冲信号中的一者,及该本地时钟信号进行同步校正,以产生另一个同步信号且输出至所述第一与第二网络控制器。
本发明的用于数据收发控制所需时间同步的同步系统,该已恢复时钟信号,及所述第一与第二一秒脉冲信号各自作为一个对应一个优先使用顺序的同步校正基准信号,该锁相回路单元根据该本地时钟信号,及自所接收到的所述同步校正基准信号中选择一个对应最高优先权的同步校正基准信号来进行同步校正,以产生该另一个同步信号。
本发明的用于数据收发控制所需时间同步的同步系统,该信号调节器为一个重定时器。
本发明的用于数据收发控制所需时间同步的同步系统,还包含:
振荡器,电连接该锁相回路单元,且产生该本地时钟信号,并输出至该锁相回路单元。
本发明的用于数据收发控制所需时间同步的同步系统,该振荡器为一个恒温控制晶体振荡器。
本发明的用于数据收发控制所需时间同步的同步系统,该第二网络控制器与每一个第一收发器间的传输速率为25GbE,该第二网络控制器将该第二PTP信号输出至外部的四个第一收发器。
本发明的用于数据收发控制所需时间同步的同步系统,该第二网络控制器与每一个第一收发器间的传输速率为10GbE及25GbE中的一者,该第二网络控制器将该第二PTP信号输出至外部的六个第一收发器,该六个第一收发器中有两个第一收发器支援25GbE的传输速率,四个第一收发器支援10GbE的传输速率。
本发明的用于数据收发控制所需时间同步的同步系统,该第二网络控制器与每一个第一收发器间的传输速率为10GbE,该第二网络控制器将该第二PTP信号输出至外部的八个第一收发器。
本发明的有益效果在于:利用该第二网络控制器提供多个接口来供所述第一收发器连接,使得本发明用于数据收发控制所需时间同步的同步系统所电连接的所述第一与第二收发器的一个总数量较现有同步系统多,进而较足以供使用者使用,且利用该第二网络控制器将该第二PTP信号输出至外部的多个第一收发器来进行时间同步,还可使本发明同步系统得以实现数据收发控制所需的时间同步。
附图说明
本发明的其他的特征及功效,将于参照图式的实施方式中清楚地呈现,其中:
图1是一个方块图,说明本发明用于数据收发控制所需时间同步的同步系统的一个实施例;
图2是一个方块图,说明该实施例连接六个第一收发器;及
图3是一个方块图,说明该实施例连接八个第一收发器。
具体实施方式
参阅图1,本发明用于数据收发控制所需时间同步的同步系统的一个实施例可操作在一个发送模式及一个接收模式二者中的一者,且包含一个振荡器1、一个锁相回路单元2、一个第一网络控制器3、一个信号调节器4、一个第二网络控制器5,及一个处理器8。
该振荡器1用来产生该本地时钟信号。在本实施例中,该振荡器1为一个恒温控制晶体振荡器(Oven Controlled Crystal Oscillator,简称为OCXO),但不限于此。
该锁相回路单元2用于接收一个来自一个全球导航卫星系统(Global NavigationSatellite System,简称为GNSS)10且作为时间同步基准的时序信号(例如,1秒脉冲信号/1PPS(Pulse Per Second)),并电连接该振荡器1以接收一个本地时钟信号。该锁相回路单元2产生一个具有一个工作频率(例如,156.25MHz)的频率信号,并根据该本地时钟信号与该时序信号产生一个同步信号。更详细来说,该锁相回路单元2具有第一至第十接脚P1~P10、其他用于接收该时序信号与该本地时钟信号的接脚(图未示),及其他必要的接收与输出接脚(图未示)。该锁相回路单元2的所述第一与第二接脚P1、P2相配合输出该同步信号,及所述第三与第四接脚P3、P4相配合输出该同步信号。所述第九与第十接脚P9、P10各自输出该频率信号。在本实施例中,该锁相回路单元2为一个数字锁相回路(Digital PhaseLock Loop,简称为DPLL)单元。
该第一网络控制器3电连接该锁相回路单元2的所述第一与第二接脚P1、P2、所述第五与第六接脚P5、P6,及该第九接脚P9。该信号调节器4电连接该锁相回路单元2、该第一网络控制器3,及外部的多个第二收发器6。该第二网络控制器5电连接该锁相回路单元2,及外部的多个第一收发器7。该处理器8电连接所述第一与第二网络控制器3、5。更详细来说,该第二网络控制器5具有三个输入接脚p0、p1、p2、两个输出接脚p3、p4,及其他必要的接收与输出接脚(图未示)。该输入接脚p0电连接该锁相回路单元2的该第十接脚P10。所述输入接脚p1、p2分别为该第二网络控制器5的一个SDP(其全文为Software-defined pin,简称为SDP(中文名称为软件定义脚位))21与一个SDP23,且分别电连接该锁相回路单元2的所述第三与第四接脚P3、P4。所述输出接脚p3、p4分别为该第二网络控制器5的一个SDP20与一个SDP22,且分别电连接该锁相回路单元2的所述第七与第八接脚P7、P8。在本实施例中,该第一网络控制器3为一个以太网络控制器(例如,Intel E810-CAM1)。该信号调节器4为一个重定时器。所述第一与第二收发器7、6中的每一者为一个小封装可插拔(small form-factorpluggable,简称为SFP)收发器(以下以SFP28为例进行说明)。所述第一与第二收发器7、6中的每一者具备光纤联机能力,且用于连接外部网络交换机或其他网络设备。所述第二收发器6的一个总数量最多为四个。所述第一收发器7的一个总数量最多为八个。在本实施例中,该第二网络控制器5与每一个第一收发器7间的传输速率为25GbE(即,Gigabit Ethernet)。在该第二网络控制器5与所述第一收发器7的封装支持总传输速率为100GbE的情况下,该第二网络控制器5电连接四个第一收发器7,如此,该同步系统最多能电连接八个SFP28收发器(即,四个第二收发器6与四个第一收发器7),但不限于此。
详细来说,操作时,当该同步系统操作在该发送模式时,该锁相回路单元2产生该频率信号及该同步信号。该第一网络控制器3接收来自该锁相回路单元2的该第九接脚P9的该频率信号,及来自该锁相回路单元2的所述第一与第二接脚P1、P2的该同步信号。该第一网络控制器3根据该频率信号进行运作,及根据该同步信号,每秒产生一个第一时钟事件。同时,该第二网络控制器5经由自身该输入接脚p0接收来自该锁相回路单元2的该第十接脚P10的该频率信号,及经由自身所述输入接脚p1、p2接收来自该锁相回路单元2的所述第三与第四接脚P3、P4的该同步信号。该第二网络控制器5根据该频率信号进行运作,及根据该同步信号,每秒产生一个第二时钟事件。接着,该处理器8接收分别来自所述第一与第二网络控制器3、5的所述第一与第二时钟事件,并根据所述第一与第二时钟事件利用内部的一个应用编程(ptp4l),分别产生一个具有一个以精确时间协议(Precision Timesynchronization Protocol,PTP)为基础的第一时间戳(timestamp)的第一PTP信号,及一个具有该第一时间戳的第二PTP信号,并将所述第一与第二PTP信号分别传送至所述第一与第二网络控制器3、5,以致该第一网络控制器5接收并输出该第一PTP信号至该信号调节器4,且该第二网络控制器接收该第二PTP信号,并将该第二PTP信号输出至所述第一收发器7。每一个第一收发器7将该第二PTP信号发送至所电连接的一个外部第一主机(图未示,或其他网络设备),以致该外部第一主机根据该第二PTP信号达到时间同步。该信号调节器4接收分别来自该锁相回路单元2与该第一网络控制器3的该频率信号与该第一PTP信号,并根据该频率信号进行运作,且将该第一PTP信号重整并输出至每一个第二收发器6。每一个第二收发器6将重整后的该第一PTP信号发送至所电连接的一个外部第二主机(图未示,或其他网络设备),以致该外部第二主机根据重整后的该第一PTP信号达到时间同步。
需说明的是,在其他实施例中,该锁相回路单元2还用于接收来自至少一个超小型A类(Sub Miniature version A)同轴连接器且作为时间同步基准的一个一秒脉冲信号,且该锁相回路单元2是根据该本地时钟信号、来自该GNSS10的该时序信号,及来自每一个SMA连接器的该一秒脉冲信号,产生该同步信号。
当该同步系统操作在该接收模式时,每一个第二收发器6经由所电连接的该外部第二主机接收到一个具有一个以该PTP为基础的第二时间戳的第三PTP信号,并输出至该信号调节器4。该信号调节器4将来自所述第二收发器6的所述第三PTP信号进行信号重整,以产生一个再生信号,且根据所述第三PTP信号利用一个同步以太网(SynchronousEthernet,简称为SyncE)技术,产生一个已恢复时钟信号。该第一网络控制器3接收来自该信号调节器4的该再生信号,并将该再生信号输出至该处理器8。每一个第一收发器7经由所电连接的该外部第一主机接收到一个具有一个以该PTP为基础的第三时间戳的第四PTP信号,并输出至该第二网络控制器5。该第二网络控制器5将该第四PTP信号输出至该处理器8。该处理器8接收分别来自所述第一与第二网络控制器3、5的该再生信号与该第四PTP信号,并根据该再生信号与该第四PTP信号,分别产生一个作为时间同步校正基准的第一一秒脉冲信号(1PPS),及一个作为时间同步校正基准的第二一秒脉冲信号(1PPS),且将所述第一与第二一秒脉冲信号分别输出至所述第一与第二网络控制器3、5。该第一网络控制器3接收该第一一秒脉冲信号,且经由自身的一个SDP20与一个SDP22相配合将该第一一秒脉冲信号输出至该锁相回路单元2的所述第五及第六接脚P5、P6。该第二网络控制器5接收该第二一秒脉冲信号,且经由自身的所述输出接脚p3、p4相配合将该第二一秒脉冲信号输出至该锁相回路单元2的所述第七与第八接脚P7、P8。最后,该锁相回路单元2接收来自该信号调节器4的该已恢复时钟信号、经由自身的所述第五与第六接脚P5、P6相配合接收来自该第一网络控制器3的该第一一秒脉冲信号,及经由自身的所述第七与第八接脚P7、P8相配合接收来自该第二网络控制器6的该第二一秒脉冲信号。该锁相回路单元2根据该已恢复时钟信号及所述第一与第二一秒脉冲信号中的一者,及该本地时钟信号进行同步校正,以产生另一个同步信号,且将该另一个同步信号经由自身所述第一与第二接脚P1、P2输出至该第一网络控制器3,及将该另一个同步信号经由自身所述第三与第四接脚P3、P4输出至该第二网络控制器6,以进行前述该同步系统操作在该发送模式时所进行的时间同步操作,使得该同步系统得以实现数据收发控制所需的系统时间同步。
需说明的是,在本实施例中,该处理器8利用该应用编程(ptp4l)解译该再生信号及该第四PTP信号,以分别产生所述第一与第二一秒脉冲信号。该锁相回路单元2将该已恢复时钟信号,及所述第一与第二一秒脉冲信号各自作为一个对应一个优先使用顺序的同步校正基准信号。该锁相回路单元2根据该本地时钟信号,及自所接收到的所述同步校正基准信号中选择一个对应最高优先权的同步校正基准信号来进行同步校正,以产生该另一个同步信号。举例来说,该已恢复时钟信号对应第一优先使用顺序,所述第一与第二一秒脉冲信号分别对应第二与第三优先使用顺序,但不限于此。当该锁相回路单元2所接收到的所述同步校正基准信号包括该已恢复时钟信号,及所述第一与第二一秒脉冲信号时,该锁相回路单元2直接根据该本地时钟信号与该已恢复时钟信号(即,该已恢复时钟信号及所述第一与第二一秒脉冲信号中的该者)进行同步校正,以产生该另一个同步信号。当该锁相回路单元2所接收到的所述同步校正基准信号仅包括所述第一与第二一秒脉冲信号时,该锁相回路单元2能根据该本地时钟信号与该第一一秒脉冲信号进行同步校正,以产生该另一个同步信号。当该锁相回路单元2所接收到的所述同步校正基准信号仅包括该第二一秒脉冲信号时,该锁相回路单元2还能根据该本地时钟信号与该第二一秒脉冲信号进行同步校正,以产生该另一个同步信号,但不限于此。如此一来,由于本发明同步系统可将该已恢复时钟信号,及所述第一与第二一秒脉冲信号各自作为一个同步校正基准信号,使得本发明同步系统具有较多可作为同步校正基准信号的信号源,进而使本发明同步系统能降低因未接收到同步校正基准信号而无法进行同步校正的情况发生。
简单来说,该同步系统在该发送模式时可作为一个主控(master)装置,在该接收模式时可作为一个从属(slave)装置。当该同步系统作为该主控装置(或该从属装置)时,所述外部第一与第二主机中的每一者作为该从属装置(或该主控装置)。该主控装置除了可将同步所需的信息发送至该从属装置外,该主控装置也可从该从属装置接收反馈的信息,而该主控装置及该从属装置即可在此种双向沟通的机制中进行同步的校正,以实现数据收发控制所需的系统时间同步。
参阅图2,为本实施例用于数据收发控制所需时间同步的同步系统的另一个实施态样,其与该实施例(见图1)的差异在于,该第二网络控制器5与每一个第一收发器7间的传输速率为10GbE及25GbE中的一者。该第二网络控制器5电连接外部的六个第一收发器7,且将该第二PTP信号输出至该六个第一收发器7。该六个第一收发器7中有两个第一收发器7支援25GbE的传输速率,四个第一收发器7支援10GbE的传输速率。在该实施态样中,该同步系统最多能电连接十个SFP28收发器(即,四个第二收发器6与六个第一收发器7),但不限于此。
参阅图3,为本实施例用于数据收发控制所需时间同步的同步系统的又另一个实施态样,其与该实施例(见图1)的差异在于,该第二网络控制器5与每一个第一收发器7间的传输速率为10GbE。该第二网络控制器5电连接外部的八个第一收发器7,且将该第二PTP信号输出至该八个第一收发器7。在该另一个实施态样中,该同步系统最多能电连接十二个SFP28收发器(即,四个第二收发器6与八个第一收发器7)。
综上所述,本发明用于数据收发控制所需时间同步的同步系统利用该第二网络控制器5提供多个接口来供所述第一收发器7连接,使得本发明同步系统所电连接的所述第一与第二收发器7、6的一个总数量较现有同步系统多,进而较足以供使用者使用。再者,利用该第二网络控制器5将该第二PTP信号输出至所述第一收发器7来进行时间同步,及将该第二一秒脉冲信号输出至该锁相回路单元2,以供该锁相回路单元2据以进行同步校正,如此一来,使得本发明同步系统得以实现数据收发控制所需的时间同步。此外,本发明同步系统具有较多可作为同步校正基准信号的信号源(即,该已恢复时钟信号,及所述第一与第二一秒脉冲信号),进而使得本发明同步系统还能降低因未接收到一个同步校正基准信号而无法进行同步校正的情况发生。
以上所述者,仅为本发明的实施例而已,当不能以此限定本发明实施的范围,即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰,皆仍属本发明的范围。
Claims (9)
1.一种用于数据收发控制所需时间同步的同步系统,可操作在发送模式及接收模式二者中的一者,其特征在于,包含:
锁相回路单元,接收一个本地时钟信号,及用于接收一个来自一个全球导航卫星系统且作为时间同步基准的时序信号,且具有第一至第四接脚,当操作在该发送模式时,该锁相回路单元产生一个具有一个工作频率的频率信号,并根据该本地时钟信号及该时序信号产生一个同步信号,且所述第一与第二接脚相配合输出该同步信号,所述第三与第四接脚相配合输出该同步信号;
第一网络控制器,电连接该锁相回路单元以接收该频率信号及接收来自所述第一与第二接脚的该同步信号,并根据该频率信号进行运作,及根据该同步信号,每秒产生一个第一时钟事件;
第二网络控制器,电连接该锁相回路单元以接收该频率信号,且具有二分别电连接该锁相回路单元的所述第三与第四接脚以接收该同步信号的输入接脚,该第二网络控制器根据该频率信号进行运作,及根据该同步信号,每秒产生一个第二时钟事件;
处理器,电连接所述第一与第二网络控制器以分别接收所述第一与第二时钟事件,并根据所述第一与第二时钟事件,分别产生一个具有一个以精确时间协议(Precision Timesynchronization Protocol,PTP)为基础的第一时间戳的第一PTP信号,及一个具有该第一时间戳的第二PTP信号,并将所述第一与第二PTP信号分别传送至所述第一与第二网络控制器,以致该第一网络控制器接收并输出该第一PTP信号,以致该第二网络控制器接收该第二PTP信号,并将该第二PTP信号输出至外部的多个第一收发器,以进行时间同步;及
信号调节器,电连接该锁相回路单元与该第一网络控制器以分别接收该频率信号与该第一PTP信号,并根据该频率信号进行运作,且将该第一PTP信号重整并输出至外部的多个第二收发器,以进行时间同步。
2.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该第二网络控制器还具有二输出接脚,该锁相回路单元还具有第五至第八接脚,所述第五及第六接脚电连接该第一网络控制器,所述第七及第八接脚分别电连接该第二网络控制器的所述输出接脚,当操作在该接收模式时,
该信号调节器用于接收来自每一个第二收发器的一个具有一个以该PTP为基础的第二时间戳的第三PTP信号,并将所述第三PTP信号进行信号重整,以产生一个再生信号,且根据所述第三PTP信号利用一个同步以太网技术,产生一个已恢复时钟信号,
该第一网络控制器接收来自该信号调节器的该再生信号,并将该再生信号输出至该处理器,
该第二网络控制器用于接收来自每一个第一收发器的一个具有一个以该PTP为基础的第三时间戳的第四PTP信号,并将该第四PTP信号输出至该处理器,
该处理器接收该再生信号及该第四PTP信号,并根据该再生信号及该第四PTP信号,分别产生一个作为时间同步校正基准的第一一秒脉冲信号,及一个作为时间同步校正基准的第二一秒脉冲信号,且将所述第一与第二一秒脉冲信号分别输出至所述第一与第二网络控制器,以致该第一网络控制器接收并输出该第一一秒脉冲信号,以致该第二网络控制器接收该第二一秒脉冲信号,且经由自身所述输出接脚相配合输出该第二一秒脉冲信号,及
该锁相回路单元接收来自该信号调节器的该已恢复时钟信号、经由所述第五与第六接脚相配合接收来自该第一网络控制器的该第一一秒脉冲信号,及经由所述第七与第八接脚相配合接收来自该第二网络控制器的所述输出接脚的该第二一秒脉冲信号,并根据该已恢复时钟信号及所述第一与第二一秒脉冲信号中的一者,及该本地时钟信号进行同步校正,以产生另一个同步信号且输出至所述第一与第二网络控制器。
3.根据权利要求2所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该已恢复时钟信号,及所述第一与第二一秒脉冲信号各自作为一个对应一个优先使用顺序的同步校正基准信号,该锁相回路单元根据该本地时钟信号,及自所接收到的所述同步校正基准信号中选择一个对应最高优先权的同步校正基准信号来进行同步校正,以产生该另一个同步信号。
4.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该信号调节器为一个重定时器。
5.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于,还包含:
振荡器,电连接该锁相回路单元,且产生该本地时钟信号,并输出至该锁相回路单元。
6.根据权利要求5所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该振荡器为一个恒温控制晶体振荡器。
7.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该第二网络控制器与每一个第一收发器间的传输速率为25GbE,该第二网络控制器将该第二PTP信号输出至外部的四个第一收发器。
8.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该第二网络控制器与每一个第一收发器间的传输速率为10GbE及25GbE中的一者,该第二网络控制器将该第二PTP信号输出至外部的六个第一收发器,该六个第一收发器中有两个第一收发器支援25GbE的传输速率,四个第一收发器支援10GbE的传输速率。
9.根据权利要求1所述的用于数据收发控制所需时间同步的同步系统,其特征在于:该第二网络控制器与每一个第一收发器间的传输速率为10GbE,该第二网络控制器将该第二PTP信号输出至外部的八个第一收发器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111138020 | 2022-10-06 | ||
TW111138020A TWI838900B (zh) | 2022-10-06 | 2022-10-06 | 用於資料收發控制所需時間同步的同步系統 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117856950A true CN117856950A (zh) | 2024-04-09 |
Family
ID=90533230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211408987.1A Pending CN117856950A (zh) | 2022-10-06 | 2022-11-11 | 用于数据收发控制所需时间同步的同步系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240120928A1 (zh) |
CN (1) | CN117856950A (zh) |
TW (1) | TWI838900B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868515B (zh) * | 2012-09-27 | 2015-04-29 | 烽火通信科技股份有限公司 | 分组传送网络中的系统时间同步装置及方法 |
TW201613394A (en) * | 2014-09-23 | 2016-04-01 | Loop Telecomm International Inc | Time synchronization method for precision time protocol |
EP3226504B1 (en) * | 2014-12-16 | 2020-11-04 | Huawei Technologies Co., Ltd. | Time synchronization method and apparatus |
US11233594B2 (en) * | 2017-12-19 | 2022-01-25 | Qualcomm Incorporated | Time synchronization for wireless communications |
CN111385047B (zh) * | 2018-12-28 | 2023-05-05 | 中兴通讯股份有限公司 | 一种时间同步方法及电子设备 |
US11228994B2 (en) * | 2019-02-18 | 2022-01-18 | Qualcomm Incorporated | Wireless communication enhancements for transparent and boundary clocks |
-
2022
- 2022-10-06 TW TW111138020A patent/TWI838900B/zh active
- 2022-11-11 CN CN202211408987.1A patent/CN117856950A/zh active Pending
-
2023
- 2023-09-20 US US18/470,790 patent/US20240120928A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240120928A1 (en) | 2024-04-11 |
TW202416681A (zh) | 2024-04-16 |
TWI838900B (zh) | 2024-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11496234B2 (en) | Synchronizing update of time of day counters using time stamp exchange over a control plane | |
EP2959600B1 (en) | Time synchronous pluggable transceiver | |
US7426247B2 (en) | Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof | |
JP5569299B2 (ja) | 通信システム及び通信インタフェース装置、並びに同期方法 | |
US10133301B2 (en) | Method and apparatus for exchanging data between devices operating at different clock rates | |
CN103563287A (zh) | 同步设备和同步方法 | |
US20190064873A1 (en) | Device, System, and Method for Synchronizing Time Partition Windows | |
US7054356B2 (en) | Method and apparatus for testing serial connections | |
US20050156649A1 (en) | Apparatus and method for generating clock signal | |
CN103988452A (zh) | 用于时钟信号同步的系统和方法 | |
CN117856950A (zh) | 用于数据收发控制所需时间同步的同步系统 | |
TWM605565U (zh) | 分散式同步系統 | |
CN104168104B (zh) | 一种用于时间和频率同步的装置和方法 | |
CN113302595A (zh) | 多芯片定时同步电路及方法 | |
US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
TWM612938U (zh) | 分散式同步系統 | |
Deev et al. | Subnanosecond synchronization method based on the synchronous Ethernet network | |
Hiergeist et al. | Implementation of a SPI based redundancy network for SoC based UAV FCCs and achieving synchronization | |
TWI772843B (zh) | 分散式同步系統 | |
CN116633469A (zh) | 一种时间同步模块和多节点服务器 | |
CN217010881U (zh) | 时钟同步系统 | |
JP2002094490A (ja) | 時刻供給システム及び時刻供給装置 | |
US11888587B2 (en) | Tolerant PCS for accurate timestamping in disaggregated network elements and synchronization method | |
US20240187118A1 (en) | Synchronization of multiple signals with an unprecise reference clock | |
CN114282677A (zh) | 一种主控制设备、从控制设备及量子计算系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |