CN103731144B - 电路、方法和移动通信设备 - Google Patents

电路、方法和移动通信设备 Download PDF

Info

Publication number
CN103731144B
CN103731144B CN201310471617.7A CN201310471617A CN103731144B CN 103731144 B CN103731144 B CN 103731144B CN 201310471617 A CN201310471617 A CN 201310471617A CN 103731144 B CN103731144 B CN 103731144B
Authority
CN
China
Prior art keywords
signal
phase
oscillator
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310471617.7A
Other languages
English (en)
Other versions
CN103731144A (zh
Inventor
T.迈尔
C.维帕勒克
S.特蒂內克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of CN103731144A publication Critical patent/CN103731144A/zh
Application granted granted Critical
Publication of CN103731144B publication Critical patent/CN103731144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及电路、方法和移动通信设备。一种电路包括振荡器、可变调相器和反馈环路。振荡器被配置成提供RF信号，其中振荡器被配置成在操作的自由运行模式下进行操作。可变调相器被配置成提供已调相的信号，所述已调相的信号的相位相对于振荡器的输出信号的相位而偏移，或者相对于从振荡器的输出信号导出的信号的相位而偏移。反馈环路被配置成提供控制值，用于基于已调相的信号和参考振荡器信号来控制可变调相器，以抵消已调相的信号的相位误差。

Description

电路、方法和移动通信设备
技术领域
本发明涉及电路和移动通信设备。此外，本发明涉及用于提供已调相的信号的方法。
背景技术
当前，极性调制器（polar modulator）的相位路径中的关键问题是，可调谐振荡器（例如，数字控制振荡器，DCO）的非线性调谐特性以及增益变化。尤其对于宽带调制信号，由于由通常使用的1/sqrt(LC)频率函数所给出的固有的非线性特性，非常线性的DCO的实现变得困难。然而，又当被用作频率合成器时，DCO的非线性和大增益变化导致PLL输出信号质量（诸如EVM或误差向量幅度和相位噪声）的不想要的衰退。此外，DCO频率的温度漂移必须被精细调谐范围所覆盖，这增大了DCO调谐输入的需要的线性范围。
为了保证良好定义的环路增益，DCO增益能够被数字增益所补偿。然而增益必须在芯片上测量以便具有针对当前工艺、温度和电源电压条件的实际值。为了连续地运行如UMTS或LTE那样的系统，这变得更加困难，因为当温度改变时增益通常漂移，并且从而一次测量可能是不够的。尤其当用在极性调制器中时，调制增益上非常严格的要求需要在系统操作期间连续跟踪DCO增益。这导致用于需要的电路的附加的功率和面积消耗。
为了补偿DCO调谐的非线性，可以在DCO电路或数字调谐数据处进行线性化。然而，这给PLL电路添加了相当大的复杂度，导致用于振荡器电路的更高的功率消耗和长实现时间。
在相当新的发展中，通过使用数字到时间转换器（DTC）来在PLL之后添加相位调制。这改善调制的线性，因为与DCO相比，DCT通常是较线性的。同样地，如果例如DTC使用DLL（延迟锁定环）来生成相位延迟，那么增益能够被定义得相当好。这能够实现像LTE-Advanced一样的非常宽带标准的极性调制，因为对于基于DCO的调制器，非常大的调制频率范围难以实现。然而，由于由常规PLL来生成未调制载波，频率合成器的问题仍然存在。
因此，常规的系统是不利的，在于对于频率合成器和相位调制器二者，产生非线性和增益变化的问题。
发明内容
本发明涉及包括振荡器、可变调相器和反馈环路的电路。振荡器被配置用于提供RF信号，其中振荡器被配置成在操作的自由运行（free-running）模式下进行操作。可变调相器被配置成提供已调相的信号，所述已调相的信号的相位相对于振荡器的输出信号的相位而偏移，或者相对于从振荡器的输出信号导出的信号的相位而偏移。反馈环路被配置成提供控制值，用于基于已调相的信号和参考振荡器信号来控制可变调相器，以抵消已调相的信号的相位误差。
此外，本发明涉及包括振荡器、数字控制相移设备（例如，DTC）和反馈环路的电路。振荡器被配置成提供RF信号，其中振荡器被配置成在操作的自由运行模式下进行操作。数字控制相移设备被配置成基于数字控制值来将振荡器的输出信号或者从振荡器的输出信号导出的信号延迟了可变时间延迟，以获得已调相的信号。反馈环路包括分频器（divider）、时间到数字转换器（TDC）和环路滤波器。分频器被配置成通过使用已调相的信号来提供分频信号。时间到数字转换器（TDC）被配置成比较参考振荡器信号和分频信号，并且基于所述比较以数字形式来提供相位误差信号。环路滤波器被配置成对相位误差信号进行滤波，以获得已滤波的相位误差信号。反馈环路被配置成通过使用已滤波的相位误差信号来为数字控制相移设备（DTC）提供数字控制值。
此外，本发明涉及包括天线、电路和数字基带处理器的移动通信设备。所述电路包括振荡器、可变调相器和反馈环路。振荡器被配置成提供RF信号，其中振荡器被配置成在操作的自由运行模式下进行操作。可变调相器被配置成提供已调相的信号，所述已调相的信号的相位相对于振荡器的输出信号的相位而偏移，或者相对于从振荡器的输出信号导出的信号的相位而偏移。反馈环路被配置成提供控制值，用于基于已调相的信号和参考振荡器信号来控制可变调相器，以抵消已调相的信号的相位误差。所述电路耦合在天线和数字基带处理器之间。
此外，本发明涉及一种方法，所述方法包括由振荡器提供RF信号，其中振荡器被配置成在操作的自由运行模式下进行操作；通过使用可变调相来提供已调相的信号，所述已调相的信号的相位相对于振荡器的输出信号的相位而偏移，或者相对于从振荡器的输出信号导出的信号的相位而偏移；以及提供控制值用于基于已调相的信号和参考振荡器信号来控制可变调相，以抵消已调相的信号的相位误差。
附图说明
将随后参考附图对本发明进行描述，在其中：
图1a示出示例性移动通信设备的框图；
图1b示出包括自由运行振荡器的示例性电路的框图；
图2示出图1b中所示的包括分频器和相位误差确定器的电路的示例性实现方式的框图；
图3示出包括自由运行振荡器和数字控制相移设备（DTC）的示例性电路的框图；
图4示出包括可调谐振荡器和开关配置的示例性电路的框图；以及
图5示出包括被用于直接相位测量的时间到数字转换器（TDC）的示例性电路的框图。
具体实施方式
在通过使用图来更详细地讨论本发明之前，应该指出的是在图中，相同的元件、具有相同功能或相同效果的元件被提供有相同的参考数字，以使得在不同实施例中图示的这些元件及其功能的描述是互相可交换的，或者可以被应用于不同实施例中的另外一个。
图1a示出示例性移动通信设备600的框图。如图1a中所示，移动通信设备600包括数字基带处理器610、电路620和天线630。电路620耦合在天线630和数字基带处理器610之间。例如，数字基带处理器610被配置成提供电路输入信号615。此外，天线630被配置成中继由电路620所提供的输出信号625。例如，图1a中所示的电路620可以对应于本文所述的电路中的一个。
移动通信设备600可以是便携式移动通信设备。
例如，移动通信设备600能够被配置成执行与另一个（便携式）通信设备和/或移动通信基站的语音和/或数据通信（根据移动通信标准）。此类移动通信设备可以是例如诸如移动电话（手机）之类的移动手机、智能电话、平板PC、宽带调制解调器、笔记本计算机或膝上型计算机、以及路由器、交换机、转发器或PC。此外，此类移动通信设备可以是移动通信基站。
电路620允许避免移动通信设备600中非线性和增益变化的问题。例如，电路620能够被用来抵消相位误差或相位波动并且衰减移动通信设备600中的振荡器噪声。
尽管在图1a中，电路620被呈现为移动通信设备600的部分，但是电路620也可以被用于其他电路或设备中。在下文中，将更详细地描述此类电路的不同示例。
对于频率合成器和相位调制器二者，常规的系统具有非线性/增益变化问题的缺点。因此，存在对于提供避免这个题的改进电路的需要。
因此，已经发现，通过使用反馈环路（诸如PLL）和操作于操作的自由运行模式的振荡器，能够避免非线性/增益变化问题。通过使用反馈环路或PLL，可能借助于鉴相器或时间到数字转换器（TDC）所测量的输出相位误差的负反馈，来衰减振荡器带内噪声。然而，已经发现，当例如数字控制相移设备（DCT）可用时，振荡器并不必须在环路中以实现这点。
图1b示出包括自由运行振荡器110的示例性电路100的框图。如图1b中所示，电路100包括振荡器110、可变调相器120和反馈环路130。振荡器110被配置成提供RF信号115。这里，振荡器110被配置成以操作的自由运行模式进行操作。可变调相器120被配置成提供已调相的信号125，所述已调相的信号125的相位相对于振荡器110的输出信号115的相位而偏移，或者相对于从振荡器110的输出信号115导出的信号117的相位而偏移。反馈环路130被配置成提供控制值135用于基于已调相的信号125和参考振荡器信号101来控制可变调相器120，以抵消已调相的信号125的相位误差。通过抵消已调相的信号125的相位误差，可能避免反馈环路130或者电路100的输出处的已调相的信号125的质量的衰退。因此，电路100的输出信号的质量能够基本上维持。
例如，电路100的反馈环路130可以被配置成抵消振荡器110的输出信号115的相位的波动。
此外，反馈环路130可以被配置成衰减振荡器110的噪声。
此处，应该注意的是，振荡器110的输出信号115的相位的波动和振荡器110的噪声基本上表示已调相的信号125的不同类型的相位误差。
此外，电路100包括下述附加特征。
图2示出包括分频器140和相位误差确定器150的图1b中所示的电路100的示例性实现方式的框图。例如，电路100的反馈环路130包括分频器140和相位误差确定器150。分频器140被配置成通过使用已调相的信号125来提供分频信号145。相位误差确定器150被配置成基于参考振荡器信号101和分频信号145来确定相位误差信号155。此外，反馈环路130被配置成提供控制值135用于通过使用已确定的相位误差信号155来控制可变调相器120。
图3示出包括自由运行振荡器110和数字控制相移设备120（DTC）的示例性电路100的框图。参考图3，电路100的反馈环路130可以进一步包括环路滤波器160和组合器（combiner）170。环路滤波器160被配置成对相位误差信号155进行滤波，以获得已滤波的相位误差信号165。组合器170被配置成将已滤波的相位误差信号165和相位调制信号305组合以获得组合信号135。此处，组合信号135表示与已滤波的相位误差信号165重叠的调制，用于控制可变调相器120。此外，图3中所示的在组合器170的输出处的组合信号135可以描述由图2中所示的反馈环路130所提供的控制值135。在图3中，由组合器170接收到的相位调制信号135被指示为“phi”。此外，反馈环路130的组合器170可以表示双点（two-point）调制方案的第一注入点。
进一步参考图3，电路100可以进一步包括调制器330、微分器310和另外的组合器320。调制器330被配置成控制分频器140，以基于调制器输入信号325来对分频器140的频分特性进行调制。微分器310被配置成对相位调制信号305做微分，以获得频率调制信号315。另外的组合器320被配置成将频率调制信号315与频率通道字301（channelword）组合，以获得调制器输入信号325。此处，频率通道字301可以指示已调相的信号125的期望通道频率。在图3中，被调制器330所控制的反馈环路130的分频器140可以表示双点调制方案的第二注入点。
因此，图3的电路100基本上可以基于双点调制方案。通过使用该双点调制方案，可能获得电路100的灵活的实现方式。
在图3的电路100中，由“RF Osc”标示的振荡器110被由“静态控制”标示的振荡控制器112控制。例如，振荡控制器112被配置成提供由振荡器110所提供的RF信号115的频率的调谐。
根据图3，电路100的相位误差确定器150可以包括时间到数字转换器（TDC）。例如，时间到数字转换器（TDC）被配置成将参考振荡器信号101和分频信号145进行比较，并且基于所述比较以数字形式来提供相位误差信号155。例如，TDC可以被配置成测量由参考振荡器102所提供的参考振荡器信号101和由分频器140所提供的分频信号145之间的相位差。
如图3中所示，参考振荡器信号101可以由参考振荡器102所提供。图3的参考振荡器102由“Ref Osc”标示。
此外，图3中所示的电路100的反馈环路130可以被配置成提供控制值135作为数字控制值。如图3中所示，可变调相器120可以包括数字控制相移设备（DTC）。数字控制相移设备（DTC）被配置成基于数字控制值135来将振荡器110的输出信号115或者从振荡器110的输出信号115导出的信号117延迟了可变时间延迟，以获得已调相的信号125。
参考图3，分频器140表示可调整的分频器，诸如多模分频器（“MMD”），而调制器330可以例如是sigma-delta调制器（“ΣΔ”）。
例如，电路100的振荡器110可以被配置成生成针对可变调相器120的未调制的RF载波信号115。
此外，振荡器110可以被配置成提供包括设置频率（fset）的RF信号115。例如，设置频率（fset）位于已调相的信号125的目标频率（ftarget）附近的预定义范围内。例如，在反馈环路130的操作开始之前，由振荡器110提供设置频率（fset）。
如在图3所示，电路100可以包括振荡控制器112。此外，图3的电路100中示出的振荡器110被配置成可调谐的。例如，振荡控制器112被配置成提供RF信号115的频率的粗调谐。此外，振荡控制器112被配置成在反馈环路130的操作期间保持粗调谐不改变。
进一步参考图3，振荡控制器112被配置成通过使用振荡器控制信号113来控制振荡器110。再次，振荡器110被配置成可调谐的。例如，振荡控制器112被配置成基于振荡器控制信号113来提供RF信号115的频率的调谐，所述振荡器控制信号113包括独立于相位调制信号的静态控制位。因此，振荡控制器112在图3中由“静态控制”标示。
图4示出包括可调谐振荡器110和开关配置410的示例性电路100的框图。图4中示出的电路100基本上对应于图3中示出的电路100。参考图4，电路100可以进一步包括被配置成通过使用振荡器控制信号113来控制振荡器110的振荡控制器112。此处，振荡器110被配置成可调谐的。此外，图4中示出的电路100可以包括用于从第一状态（I）切换到第二状态（II）的开关配置410。如图4中所描绘，开关配置410可以包括第一开关412-1和第二开关412-2，其每个都被配置成在由I所指示的第一状态和由II所指示的第二状态之间切换。例如，在开关配置410的第一状态I中，反馈（例如，由组合器170所输出的组合信号135）从可变调相器120断开连接，并且可调谐振荡器110连接到反馈（例如，由环路滤波器160所输出的已滤波的相位误差信号165）。此外，在开关配置410的第二状态II中，反馈（例如，组合信号135）连接到可变调相器120，并且可调谐振荡器110从反馈（例如，已滤波的相位误差信号165）断开连接，并且连接到振荡控制器112（诸如，以获得振荡器控制信号113）。此外，图4中示出的电路100被配置成在开关配置410的第一状态I下提供由可调谐振荡器110所提供的RF信号115的频率的闭环粗调谐，并且使可调谐振荡器110锁定到与可调谐振荡器110的锁定状态相对应的期望频率。此外，振荡控制器112被配置成在开关配置410的第二状态II下通过使用之前在可调谐振荡器110的锁定状态下被存储的反馈环路输出值（诸如，从已滤波的相位误差信号165导出），来提供振荡器控制信号113。
通过使用开关配置410，电路100首先将可调谐振荡器110锁定到期望频率（锁定状态），并且然后振荡控制器112通过使用从锁定状态获得的之前存储的反馈环路输出值来控制振荡器110（处于操作的自由运行模式）。
图5示出包括用于直接相位测量的时间到数字转换器510（TDC）的示例性电路100的框图。如图5中所示，电路100的反馈环路130可以包括时间到数字转换器510（TDC）。例如，时间到数字转换器510（TDC）被配置成通过使用参考振荡器信号101来直接测量已调相的信号125的相位，并且基于相位测量的结果513和目标相位值535来提供相位误差信号155。此外，反馈环路130可以被配置成提供控制值135，用于通过使用相位误差信号155来控制可变调相器120（例如，以数字控制相移设备DTC的形式）。在图5中，反馈环路130可以包括图3的电路100中示出的环路滤波器160和组合器170。此外，图5的电路100包括图3的由“静态控制”标示的振荡控制器112以及由“RF Osc”标示的振荡器110。
与图3中示出的电路100相反，图5中示出的电路100的TDC 510可操作，以直接接收已调相的信号125。此外，TDC 510被配置成基于直接接收到的已调相的信号125来提供相位误差信号155。换句话说，图5的反馈环路130不包括可操作在已调相的信号125上的分频器。如图5中所示，TDC 510可以包括TDC单元512和比较器514（或组合器）。例如，TDC单元512可以被配置成在已调相的信号125上执行相位测量，用于获得相位测量的结果513（例如，描述已调相的信号125的实际相位的信号）。此处，TDC单元512使用由参考振荡器102所提供的参考振荡器信号101作为用于相位测量的参考。此外，比较器514可以被配置成比较描述目标相位值535的信号和描述实际相位值513的信号，以提供描述实际相位值513和目标相位值535之间的差异的相位误差信号155。
参考图5，时间到数字转换器510（TDC）被配置成接收基于相位调制信号305和累加后的频率通道字525来提供的目标相位值535。例如，图5中示出的电路100可以包括另外的组合器530，所述另外的组合器530被配置成组合相位调制信号305和累加后的频率通道字525，以提供描述目标相位值535的信号。此外，电路100可以包括累加器520（“Σ”），所述累加器520（“Σ”）被配置成对频率通道字301进行累加（或积分），以获得描述累加后的频率通道字525的相位域中的信号。
与图3中示出的电路100相比，图5中示出的电路100可以包括不同的双点调制方案，其中，组合器170可以表示在DTC 120之前针对相位调制信号305的双点调制方案的第一注入点，而比较器514可以表示在TDC单元512之后针对描述目标相位值535的信号的第二注入点。
再次参考图3，电路100包括振荡器110、数字控制相移设备120（DTC）和反馈环路130。振荡器110被配置成提供RF信号115。此处，振荡器110被配置成在操作的自由运行模式下进行操作。数字控制相移设备120（DTC）被配置成基于数字控制值135来将振荡器的输出信号115或从振荡器110的输出信号115导出的信号117延迟了可变时间延迟，以获得已调相的信号125。反馈环路130包括分频器140、时间到数字转换器150（TDC）和环路滤波器160。分频器140被配置成通过使用已调相的信号125来提供分频信号145。时间到数字转换器150（TDC）被配置成比较参考振荡器信号101和分频信号145，并且基于所述比较来以数字形式提供相位误差信号155。环路滤波器160被配置成对相位误差信号155进行滤波，以获得已滤波的相位误差信号165。反馈环路130被配置成通过使用已滤波的相位误差信号165来为数字控制相移设备120（DTC）提供数字控制值135。
总而言之，图3示出基于反馈环路130（或锁相环，PLL）的调制器结构。图3的该结构特征在于：RF振荡器110被放置在环路130之外。在该结构中，自由运行RF振荡器110生成未调制的载波信号115。例如，DTC 120依赖于数字输入（例如，数字控制值135）来偏移载波信号115的相位，所述数字输入是环路滤波器输出165和相位调制信号305的和。
通过使用该结构，可能的是，由自由运行振荡器110所引入的相位漂移和噪声被反馈环路130或PLL衰减。由于噪声进入反馈环路或PLL内的进入点恰好与环路内的振荡器的进入点相同（如根据常规的PLL已知的），反馈环路或PLL的噪声衰减也是高通（highpass）函数。
为了限制频率误差，DTC 120必须做出补偿，在反馈环路130或PLL的操作开始之前振荡器110可能被设置得接近目标频率（例如，fset ≈ ftarget）。一旦反馈环路130或PLL进行操作，这种粗调谐就不是必须被更新。因此，已经发现能够用静态控制位来执行该调谐。还已经发现该调谐的线性基本上不是问题，这使电路实现相当容易。
对于宽带相位调制，能够使用双点调制方案（参考图3示例性描述）。
DTC输入135通常被提供于相位域中，以使得相位信号305能够被直接添加到环路滤波器输出165。对于多模分频器140处的第二输入，可以首先执行微分（在块310处），以从相位域变换到频域。由于DTC 120的增益和延迟以及多模分频器140的增益通常被定义得很好，所以与常规的PLL结构相比，两个调制路径（对应于双点调制方案的第一和第二注入点）的匹配能够更容易实现。
电路100的优点是，在不需要任何精细调谐的情况下能够实现RF振荡器110。这大大地使振荡器110的电路设计变容易，并且允许设计针对低功率消耗来被优化。此外，由于振荡器110不需要任何动态调谐设备，它对可能在输出频谱中创造激励（spur）的来自芯片上的其他块或来自其环境的干扰将会非常不敏感。此外，已经发现，用于测量调谐增益的校准相位在一些情况下将不再被需要，这基本上节省了用于反馈环路或PLL上电的时间。在其他情况下，可以附加地执行DTC的校准。
基本上，图3的结构通过使用带有放置在环路130外部的RF振荡器110的反馈环路130（或锁相环）来实现。已经发现，数字到时间转换器能够用作反馈环路或PLL控制环路的致动元件。DTC可以将自由运行振荡器信号延迟了可编程的时间值。DTC输出相位125可以被多模分频器140所分频，被TDC 150测量，并且通过环路滤波器160来被反馈到DTC输入135。
此外，基于该反馈环路或PLL的相位调制器可以通过如下方式来建立：将相位调制信号305加到环路滤波器输出165，并且附加地，在微分（例如，在块310处）之后加到频率通道字301，所述频率通道字301被馈送到控制多模分频器140的sigma-delta调制器330。
再次参考图4，示出带有RF振荡器的闭环粗调谐的反馈环路或PLL结构。在图4的结构中，第二开关412-2被放置在振荡器粗调谐输入119之前，这允许将环路滤波输出165馈送到RF振荡器调谐输入119，以便执行振荡器110的闭环粗调谐。在该位置，在DTC 120之前提供的第一开关412-1是断开的，以使得DTC 120不会对振荡器输出信号115进行调制。一旦振荡器110被锁定到想要的频率（例如，ftarget），RF振荡器输入119就被切换到静态控制112（通过第二开关412-2），其存储最后一个环路滤波器输出值（例如，从环路滤波器输出165导出），并且在DTC 120之前的第一开关412-1是闭合的。然后，振荡器110再次自由运行，并且环路130通过DTC 120被闭合。
再次参考图5，示出反馈路径中没有分频器的基于可替换反馈环路（或锁相环，PLL）的相位调制器。如与图3的结构相比较的那样，差异在于图5的结构在反馈路径中不使用分频器，但代之的是，用TDC单元512直接测量DCO相位。为了建立相位调制器，在TDC单元512之后提供第二调制输入点（例如，对应于比较器514）。由于这是在相位域中，频率通道字在其与TDC输出513比较之前被累加。
应该指出的是，前述结构的附加修改/扩展能够被采用。例如，可能将分频器放置在RF振荡器110和DTC 120之间，以使得DTC 120将在其输入处接收分频后的振荡器信号。此处，在DTC 120的输入处的分频后的振荡器信号可以与从振荡器110的输出信号115导出的信号117相对应。
此外，可能提供用于调制信号和反馈环路或PLL参考振荡器102的不同的时钟速率。这可能需要在将相位调制信号305连接到多模分频器140之前对相位调制信号305进行下采样（downsampling），并且在将环路滤波器输出信号165添加到调制数据305之前对环路滤波器输出信号165进行上采样（upsampling）到调制数据速率。
此外，RF振荡器110可能提供RF振荡信号115的多个相位，并且DTC 120只选择这些相位中的一个（例如，充当开关）。
尽管已经在装置的上下文中描述了一些方面，但是明显的是，这些方面也表示对应的方法的描述，其中块或设备对应于方法步骤或方法步骤的特征。类似地，方法步骤的上下文中所描述的方面也表示对应装置的对应的块或项或特征的描述。方法步骤的一些或全部可以由（或通过使用）像例如微处理器、可编程计算机或电子电路一样的硬件装置来执行。在一些示例中，最重要的方法步骤中的某一个或多个可以由此类装置来执行。
因此，方法包括由振荡器110来提供RF信号115，其中振荡器110被配置成在操作的自由运行模式下来操作，提供已调相的信号125，所述已调相的信号125的相位相对于振荡器110的输出信号115的相位或者相对于从振荡器110的输出信号115导出的信号117的相位而被偏移。所述方法进一步包括使用可变调相并且提供控制值135，用于基于已调相的信号125和参考振荡器信号101来控制可变调相，以抵消已调相的信号125的相位误差。
此外，提供控制值135用于控制可变调相可以包括抵消振荡器110的输出信号115的相位的波动。
尽管每项权利要求只回引一个单个权利要求，但是本公开也覆盖权利要求的任何想得到的组合。
本电路允许避免现有技术中发生的非线性/增益变化问题。这能够通过在环路中不具有振荡器的情况下使用反馈环路或数字PLL（DPLL）来基本上实现。通过使用反馈环路或PLL，可能通过由鉴相器或时间到数字转换器（TDC）所测量的输出相位误差的负反馈来衰减振荡器带内噪声。然而，已经发现，当例如数字控制相移设备（DCT）可用时，振荡器并不必须在环路中以实现这点。

Claims (19)

1.一种电路，包括：
振荡器，其被配置成提供射频(RF)信号作为振荡器的输出信号，其中振荡器被配置成在操作的自由运行模式下进行操作；
可变调相器，其被配置成提供已调相的信号，其中，已调相的信号的相位相对于振荡器的输出信号的相位，或者相对于从振荡器的输出信号导出的信号的相位而偏移；以及
反馈环路，其被配置成提供控制值，用于基于已调相的信号和参考振荡器信号来控制可变调相器，以抵消已调相的信号的相位误差；
其中反馈环路包括分频器和相位误差确定器；
其中分频器被配置成通过使用已调相的信号来提供分频信号；
其中相位误差确定器被配置成基于参考振荡器信号和分频信号来确定相位误差信号；以及
其中反馈环路被配置成提供控制值，用于通过使用已确定的相位误差信号来控制可变调相器。
2.如权利要求1所述的电路，其中，
反馈环路被配置成抵消振荡器的输出信号的相位的波动。
3.如权利要求1所述的电路，其中，
反馈环路被配置成衰减振荡器的噪声。
4.如权利要求1所述的电路，
其中反馈环路进一步包括环路滤波器和组合器；
其中环路滤波器被配置成对相位误差信号进行滤波，以获得已滤波的相位误差信号；
其中组合器被配置成将已滤波的相位误差信号和相位调制信号组合，以获得组合信号；以及
其中组合信号表示与已滤波的相位误差信号重叠的调制，用于控制可变调相器。
5.如权利要求4所述的电路，进一步包括：
调制器，其被配置成控制分频器以基于调制器输入信号来对分频器的频分特性进行调制；
微分器，其被配置成对相位调制信号做微分以获得频率调制信号；以及
另外的组合器，其被配置成将频率调制信号与频率通道字组合，以获得调制器输入信号；
其中频率通道字指示已调相的信号的期望通道频率。
6.如权利要求1所述的电路，
其中相位误差确定器包括时间到数字转换器(TDC)；并且
其中时间到数字转换器(TDC)被配置成将参考振荡器信号和分频信号进行比较，并且基于所述比较以数字形式来提供相位误差信号。
7.如权利要求1所述的电路，
其中反馈环路被配置成提供控制值作为数字控制值；
其中可变调相器包括数字控制相移设备(DTC)；并且
其中数字控制相移设备(DTC)被配置成基于数字控制值来将振荡器的输出信号或者从振荡器的输出信号导出的信号延迟了可变时间延迟，以获得已调相的信号。
8.如权利要求1所述的电路，其中，
振荡器被配置成生成用于可变调相器的未调制的RF载波信号。
9.如权利要求1所述的电路，
其中振荡器被配置成提供包括设置频率的RF信号；
其中设置频率位于已调相的信号的目标频率附近的预定义的范围内；并且
其中在反馈环路的操作开始之前由振荡器提供设置频率。
10.如权利要求1所述的电路，进一步包括振荡控制器，
其中振荡器被配置成可调谐的；
其中振荡控制器被配置成提供RF信号的频率的粗调谐；以及
其中振荡控制器被配置成在反馈环路的操作期间保持粗调谐不改变。
11.如权利要求1所述的电路，进一步包括：
振荡控制器，其被配置成通过使用振荡器控制信号来控制振荡器；
其中振荡器被配置成可调谐的；以及
其中振荡控制器被配置成基于振荡器控制信号来提供RF信号的频率的调谐，所述振荡器控制信号包括独立于相位调制信号的静态控制位。
12.如权利要求1所述的电路，进一步包括：
振荡控制器，其被配置成通过使用振荡器控制信号来控制振荡器，其中振荡器被配置成可调谐的；以及
开关配置，其被配置成从第一状态切换到第二状态；
其中在开关配置的第一状态下，反馈从可变调相器断开连接，并且可调谐振荡器连接到反馈；
其中在开关配置的第二状态下，反馈连接到可变调相器，并且可调谐振荡器从反馈断开并且连接到振荡控制器；
其中电路被配置成在开关配置的第一状态下提供由可调谐振荡器所提供的RF信号频率的闭环粗调谐，并且使可调谐振荡器锁定到与可调谐振荡器的锁定状态相对应的期望频率；并且其中振荡控制器被配置成在开关配置的第二状态下通过使用之前在可调谐振荡器的锁定状态下被存储的反馈环路输出值来提供振荡器控制信号。
13.一种电路，包括：
振荡器，其被配置成提供射频(RF)信号作为振荡器的输出信号，其中振荡器被配置成在操作的自由运行模式下进行操作；
可变调相器，其被配置成提供已调相的信号，其中，已调相的信号的相位相对于振荡器的输出信号的相位，或者相对于从振荡器的输出信号导出的信号的相位而偏移；以及
反馈环路，其被配置成提供控制值，用于基于已调相的信号和参考振荡器信号来控制可变调相器，以抵消已调相的信号的相位误差；
其中反馈环路包括时间到数字转换器(TDC)；
其中时间到数字转换器(TDC)被配置成通过使用参考振荡器信号来测量已调相的信号的相位，并且基于相位测量的结果和目标相位值来提供相位误差信号；并且
其中反馈环路被配置成提供控制值，用于通过使用相位误差信号来控制可变调相器。
14.如权利要求13所述的电路，其中，
时间到数字转换器(TDC)被配置成接收基于相位调制信号和累加后的频率通道字来提供的目标相位值。
15.一种电路，包括：
振荡器，其被配置成提供射频信号，其中振荡器被配置成在操作的自由运行模式下进行操作；
数字控制相移设备(DTC)，其被配置成基于数字控制值来将振荡器的输出信号或者从振荡器的输出信号导出的信号延迟了可变时间延迟，以获得已调相的信号；
反馈环路，其包括分频器、时间到数字转换器(TDC)和环路滤波器；
其中分频器被配置成通过使用已调相的信号来提供分频信号；
其中时间到数字转换器(TDC)被配置成比较参考振荡器信号和分频信号，并且基于所述比较以数字形式来提供相位误差信号；
其中环路滤波器被配置成对相位误差信号进行滤波，以获得已滤波的相位误差信号；并且其中反馈环路被配置成通过使用已滤波的相位误差信号来为数字控制相移设备(DTC)提供数字控制值。
16.一种移动通信设备，包括：
天线端口；
电路，其包括：
振荡器，被配置成提供射频RF信号，其中振荡器被配置成在操作的自由运行模式下进行操作；
可变调相器，其被配置成提供已调相的信号，其中，已调相的信号的相位相对于RF信号的相位，或者相对于从RF信号导出的信号的相位而偏移；
反馈环路，其被配置成提供控制值，用于控制可变调相器；其中反馈环路包括分频器和相位误差确定器，所述分频器被配置成通过使用已调相的信号来提供分频信号，所述相位误差确定器被配置成至少部分地基于已调相的信号来确定相位误差信号，并且其中所述反馈环路被配置成通过使用已确定的相位误差信号来提供控制值；以及
数字基带处理器；
其中，电路耦合在天线端口和数字基带处理器之间。
17.如权利要求16所述的移动通信设备，其中，
反馈环路被配置成抵消振荡器的输出信号的相位的波动。
18.一种用于提供已调相的信号的方法，包括：
由振荡器提供射频信号，其中振荡器被配置成在操作的自由运行模式下进行操作；
由分频器通过使用已调相的信号来提供分频信号；
基于所述分频信号来确定相位误差信号；
通过使用已确定的相位误差信号来确定控制值；以及
提供根据所述控制值从所述射频信号导出的并且具有相对于所述射频信号的相位偏移的相位的已调相的信号。
19.如权利要求18所述的方法，进一步包括：
用控制值来抵消振荡器的输出信号的相位的波动，所述控制值用于控制可变调相。
CN201310471617.7A 2012-10-12 2013-10-11 电路、方法和移动通信设备 Active CN103731144B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/650848 2012-10-12
US13/650,848 US9008252B2 (en) 2012-10-12 2012-10-12 Circuit, method and mobile communication device
US13/650,848 2012-10-12

Publications (2)

Publication Number Publication Date
CN103731144A CN103731144A (zh) 2014-04-16
CN103731144B true CN103731144B (zh) 2017-06-13

Family

ID=50383352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310471617.7A Active CN103731144B (zh) 2012-10-12 2013-10-11 电路、方法和移动通信设备

Country Status (3)

Country Link
US (1) US9008252B2 (zh)
CN (1) CN103731144B (zh)
DE (1) DE102013111250A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9571107B2 (en) * 2014-06-27 2017-02-14 Intel IP Corporation High-order sigma delta for a divider-less digital phase-locked loop
DE102015104672A1 (de) * 2015-03-26 2016-09-29 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Bereitstellen von Oszillatorsignalen
CN106817083B (zh) * 2015-12-02 2020-08-18 北京航天测控技术有限公司 一种矢量调制器的增益控制方法
CN111742492A (zh) * 2018-03-31 2020-10-02 苹果公司 使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置
DE102018121318A1 (de) * 2018-08-31 2020-03-05 Intel Corporation Vorrichtung und verfahren zum erzeugen eines oszillationssignals, mobilkommunikationssysteme und mobilgerät
US10931233B2 (en) 2019-03-28 2021-02-23 Intel Corporation Resonator-based open-loop timing signal generation
US10944541B2 (en) * 2019-08-30 2021-03-09 Intel Corporation LO frequency generation using resonator
EP4020820A1 (en) * 2020-12-22 2022-06-29 INTEL Corporation Methods and devices for asymmetric frequency spreading

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802451A (en) * 1995-08-28 1998-09-01 Hitachi Denshi Kabushiki Kaisha Non-linear compensation circuit for a power amplifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929167A1 (de) 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung
JP3533351B2 (ja) * 1999-12-28 2004-05-31 日本無線株式会社 フィードフォワード増幅器及びその制御回路
US8385476B2 (en) * 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US7218850B2 (en) * 2003-08-07 2007-05-15 Lucent Technologies Inc. Apparatus and method for monitoring signal-to-noise ratio in optical transmission systems
US6944565B2 (en) * 2003-08-08 2005-09-13 Poseidon Scientific Instruments Pty Ltd Signal analysis instrument, and a module for a signal analysis instrument
JP4533384B2 (ja) * 2005-02-14 2010-09-01 パナソニック株式会社 送信変調装置、通信機器、及び移動無線機
KR20100026360A (ko) * 2008-08-29 2010-03-10 한국전자통신연구원 누설신호 저감장치 및 그 방법
US8433026B2 (en) * 2009-06-04 2013-04-30 Qualcomm Incorporated Multi-rate digital phase locked loop
US9225562B2 (en) 2012-02-27 2015-12-29 Intel Deutschland Gmbh Digital wideband closed loop phase modulator with modulation gain calibration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802451A (en) * 1995-08-28 1998-09-01 Hitachi Denshi Kabushiki Kaisha Non-linear compensation circuit for a power amplifier

Also Published As

Publication number Publication date
US9008252B2 (en) 2015-04-14
CN103731144A (zh) 2014-04-16
US20140105343A1 (en) 2014-04-17
DE102013111250A1 (de) 2014-04-17

Similar Documents

Publication Publication Date Title
CN103731144B (zh) 电路、方法和移动通信设备
US10587276B2 (en) Wide range frequency synthesizer with quadrature generation and spur cancellation
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
CN105720971B (zh) 锁相环的粗调谐选择
US9692443B2 (en) Circuit and method
Staszewski et al. All-digital PLL and transmitter for mobile phones
US7352249B2 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US8170171B2 (en) Communication semiconductor integrated circuit
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
CN104836580A (zh) 任意相位轨迹频率合成器
US20090322439A1 (en) Phase locked loop based frequency modulator with accurate oscillator gain adjustment
CN105577601A (zh) 用于vco频率调整的电路、无线通信单元和频率产生方法
WO2007009918A1 (en) Method and apparatus for transceiver frequency synthesis
US8786335B2 (en) Spread-spectrum clock generator
TWI324468B (en) Radio frequency transceiver and transmission method
US7215167B1 (en) Low noise microwave frequency synthesizer having fast switching
US20050175137A1 (en) Dual port modulator comprising a frequency synthesiser
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
Yuan et al. A 0.45 V sub-mW all-digital PLL in 16nm FinFET for bluetooth low-energy (BLE) modulation and instantaneous channel hopping using 32.768 kHz reference
US20090128242A1 (en) Frequency generation in a wireless communication unit
EP3035535A1 (en) ADPLL with a TDC having a reduced DTC range
US10536153B1 (en) Signal generator
Staszewski et al. An all-digital offset PLL architecture
CN107026615B (zh) 一种两点调制电路及其工作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant