CN111742492A - 使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置 - Google Patents

使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置 Download PDF

Info

Publication number
CN111742492A
CN111742492A CN201880090123.5A CN201880090123A CN111742492A CN 111742492 A CN111742492 A CN 111742492A CN 201880090123 A CN201880090123 A CN 201880090123A CN 111742492 A CN111742492 A CN 111742492A
Authority
CN
China
Prior art keywords
frequency
oscillator
coarse
tuner
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880090123.5A
Other languages
English (en)
Inventor
C·维克帕莱克
A·罗伊特迈耶
A·莱斯特
T·古斯特
H·迪尔-施泰因马勒
T·巴克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN111742492A publication Critical patent/CN111742492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种数字锁相环路具有数控振荡器，该数控振荡器具有第一粗调谐场、第二粗调谐场和细调谐场，该第一粗调谐场用于对振荡器频率进行粗调谐，该第二粗调谐场用于以比该第一粗调谐场更细的间隔对该振荡器频率进行调谐，该细调谐场用于以比第二粗调谐场更细的间隔将该振荡器调谐至输出频率。该第二粗调谐场提供开环调谐，并且该第二粗调谐场是线性的并与该第一粗调谐场并联连接。该第二粗调谐场基于在启动之前获得的经插值的频率值在启动时提供宽场温度补偿以及频率误差确定。更快的稳定设置有不太复杂的算法。

Description

使用第二开环振荡器调谐场的用于改进DPLL稳定以及温度补 偿算法的装置
技术领域
本公开整体涉及方法和锁相环路装置，并且更具体地涉及用于锁相环路中的频率稳定或温度覆盖的方法和装置。
背景技术
对于锁相环路(PLL)电路(包括在蜂窝通信系统以及连接性应用中使用的数字锁相环路(DPLL)电路)，短暂稳定时间以及宽温度覆盖是优选的。
PLL是一种电子电路，其调谐振荡器，使得振荡器调节其输出以匹配所需频率，并且能够用于例如解调、调制或恢复信号。一些当前使用的数控振荡器(DCO)具有用于将振荡器调谐至目标频率的粗调谐(CT)场和细调谐(FT)场。粗调谐(CT)场用于振荡器的粗频率设定，并且能够用于温度补偿。粗调谐场由二进制开关电容器组成，每个二进制开关电容器提供由其积分非线性(INL)1/sqrt(LC)限定的调谐特性。粗调谐场使用开环操作来操作，这意味着控制环路是打开的。由于工艺变化，电容器不完全匹配。电容器之间的任何失配导致粗调谐场的总体调谐特性的不连续性。为了避免操作频率中的间隙，粗调谐场被设计成在电容器的调谐特性中具有重叠，以提供因工艺变化而导致的任何失配的裕量。重叠的大小不同。由于调谐特性中的重叠，粗调谐场能够被描述为非线性的。
细调谐(FT)场提供对PLL锁定的振荡器频率的细调节。细调谐场用于闭环操作中，这意味着细调谐场由环路滤波器驱动。细调谐场具有比粗调谐场更线性的调谐特性，因为细调谐场在调谐特性中具有较小的不连续性。细调谐场经温度计编码的或以阵列排列的以实现线性行为。
当应用于振荡器时，术语稳定是指PLL电路锁定到频率上所需的时间。已经实现稳定的两种方式包括第一种方法，该方法使用二进制逐次逼近算法，该算法使用振荡器中的粗调谐(CT)场进行初始DCO(数控振荡器)频率设定。第一种方法需要PLL上电期间的若干频率测量才能有效。第二种方法使用快速频带选择算法，该算法在PLL上电期间结合多至两次频率测量利用插值。两种方法都有缺点，因为两种方法都需要在PLL上电期间进行两次或更多次频率测量，这增加了PLL的锁定时间。换句话讲，振荡器用于稳定到所需频率上的时间更长。
在一定温度范围内使用锁相环路装置会引起其他问题。温度的变化能够导致振荡器的操作点的变化。振荡器中发生的温度漂移能够由FT(细调谐)场补偿，该FT(细调谐)场随着温度变化而自动改变振荡器的操作点。但是FT(细调谐)场具有有限的范围，在该范围内，FT能够补偿温度变化。细调谐场能够改变操作点的范围可能不够大，无法在可能需要设备操作的整个温度范围内提供温度补偿。
为了提供扩展的温度范围，所谓的温度扩展算法用于以FT(细调谐)场重新居中的方式切换CT(粗调谐)场开环。该方法的缺点在于，由于CT(粗调谐)场中的不连续性，实现温度补偿的算法非常复杂，需要大量存储器来操作，并且需要实验室评估，这延迟了芯片启动。芯片启动是指包括组装、测试、验证和调试以便实现制造准备就绪的方法。
附图说明
图1是常规锁相环路设备的功能框图；
图2是根据本发明的方法和装置的锁相环路设备的功能框图；
图3是示出作为温度变化的结果的细调谐(FT)场的操作点变化的曲线图；
图4是示出作为温度变化的结果的操作特性的变化以及作为使用复杂算法或添加第二粗调谐(CT)场的结果的校正操作点中由温度引起的变化的曲线图；
图5是示出典型CT特性的曲线图，其中使用常规温度扩展，使用复杂CT切换算法使细调谐场的操作点重新居中；
图6是示出在没有不连续性的情况下校正由温度引起的变化的曲线图；
图7是示出常规快速频带选择算法的操作的过程图；
图8是示出使用新线性CT场的PLL不需要的快速频带选择过程步骤的曲线图；
图9是示出门信号和时钟信号的信号图；
图10a是计数器电路的功能框图，并且图10b是门信号和锁存信号的信号示意图；
图11是包括粗调谐场和细调谐场的锁相环路电路的电路图；并且
图12为粗调谐场的调谐特性的曲线图。
具体实施方式
本发明的方法和装置提供了一种数字锁相环路(DPLL)装置，该DPLL装置能够具有用于将振荡器稳定在所需频率的快速稳定时间。锁相环路装置使用两个粗调谐场和一个细调谐场。具体地讲，提供了非线性的第一粗调谐(CT1)场以及线性的并且与第一粗调谐(CT1)场并联的第二开环粗调谐(CT2)场。两个调谐场均能够集中在包含线性部分和非线性部分的一个CT场中。
第二开环粗调谐(CT2)场能够用于通过在PLL装置上电之前执行CT场的预表征来实现非常快的DPLL稳定时间。在某些方面，预表征能够包括在PLL装置上电之前的插值函数。用频率计数器进行预测量。计数器对精确限定的门控周期内的振荡器边沿进行计数。门控周期以例如参考时钟周期来限定：
Tgate＝gate/fref
导致计数器结果：
Cnt_result＝fdco*Tgate
在PLL装置上电时仅执行一次频率测量，以确定通过在用于预表征的所确定的测量以及在PLL上电期间获得的接收信号的频率的电流测量之间插值而确定的频率之间的频率误差。第二线性开环调谐(CT2)场用于补偿作为测量结果的误差。
当FT(细调谐)场由于温度漂移而处于其极限时，在DPLL装置中提供温度漂移补偿。通过在大的温度变化之后使用第二线性开环调谐(CT2)场进行温度漂移补偿，并且通过在CT2场进行温度漂移补偿之后使FT(细调谐)场重新居中，来提供温度补偿。
本发明的方法和装置提供了锁相环路，该锁相环路具有快得多的锁定时间以及不太复杂的过程以补偿振荡器中的作为温度变化结果的温度漂移。在DPLL稳定序列期间仅需要一次频率测量，这减少了PLL所需的稳定时间。提供用于温度补偿以及在稳定期间使用的第二更线性的粗调谐场(除了常规非线性CT场之外)能够产生优点。与常规设计的DPLL相比，本发明的方法和装置实现不太复杂的FW(固件)算法的用途，需要更少的存储器使用，需要更少的验证，利用更稳健的FW(固件)算法，并且需要更少的调试以及允许更快的芯片启动。
参考附图，常规数字PLL通常具有两个调谐场，一个细调谐(FT)场和一个粗调谐(CT)场。数字锁相环路装置10的示例在图1中示出。参考频率fREF被提供给TDC(时间-数字转换器)12，该TDC的输出被提供给环路滤波器14。环路滤波器14将其输出提供给作为数控振荡器18的一部分的细调谐场16。细调谐场16的输出将振荡器细调谐至目标频率以及生成提供数控振荡器(DCO)18的输出的输出信号。将DCO的输出作为DPLL 10的输出被提供。DPLL10的输出被提供给对准算法单元20的输入端。对准算法单元20能够包括用于处理信号的一种或多种算法，包括例如温度扩展算法、二分搜索算法和插值算法。对准算法单元20的输出被提供给数控振荡器18的粗调谐场22。粗调谐场22提供振荡器到所需频率的粗调谐。数控振荡器18的输出被提供给PLL反馈路径24，该PLL反馈路径的输出被提供给TDC 12的第二输入端。
粗调谐(CT)场22用于在粗调谐中尽可能好地将DCO 18频率居中到期望的目标频率。这在常规DPLL中作为对准算法单元20中的开环操作，通过执行二分搜索算法或通过执行由芯片内部测量(例如，在芯片引导过程期间)预先确定的支持点之间的插值来完成。第二调谐场或细调谐(FT)场16用于闭环操作，并且用于细调谐振荡器频率以将振荡器锁定(稳定)在所需频率上并用于控制PLL 10。
常规开环对准/居中方法的缺点是CT(粗调谐)场22的高非线性。非线性在开环调节之后导致目标频率和DCO 18输出频率之间的差异。频率差异需要由FT场16补偿。使用细调谐(FT)场来补偿频率差异能够导致PLL锁定时间更长。频率失配以及使用细调谐场解决该频率失配的需要减小了针对FT场16能够解决的其他因素的能够用的调节范围。例如，细调谐(FT)场具有用于补偿闭环温度漂移以及用于补偿由其他算法引入的频率误差的较少能够用的调整范围。
与常规DPLL相比，图2中示出了根据本发明方法和装置的数字锁相环路装置28。DPLL将第三调谐场(CT2)30与数控振荡器32结合。第三调谐场是粗调谐场，更具体地是添加到振荡器的第二粗调谐场，该振荡器还包括细调谐场34和第一粗调谐场36。第三调谐场30能够用于改善(减少)DPLL的锁定时间，能够用于扩展温度补偿，因此能够使FT场的能够用的操作范围最大化。DPLL 28在其他方面类似于图1所示的常规DPLL10，并且相同的描述适用于类似编号的部件。DPLL装置能够使用其硬件、软件、固件或它们的组合来实现。对DPLL装置或DPLL设备的参考并不将DPLL限制于硬件实现。
在某些方面，数控振荡器32具有能够具有以下特性的两个粗调谐(CT)场30和36：
第一粗调谐(CT1)场36可为非线性场，其能够操作以用粗步长覆盖DCO(数控振荡器)32的总频率范围。
第二粗调谐(CT2)场可为线性场，其能够操作以消除初始对准期间的残余频率误差以及补偿扩展的温度漂移。第二粗调谐(CT2)场能够具有比第一粗调谐(CT1)场小得多的调谐范围，因为其能够操作以补偿锁定过程期间的小频率偏差以及补偿温度漂移。
在某些示例中，第一粗调谐场能够具有1GHz的范围，第二粗调谐场能够具有300MHz的范围，并且细调谐场能够具有40MHz的范围。在某些示例中，CT2的步进的细度介于CT1的粗步进和FT的细步进之间。
转到图3，数控振荡器(DCO)的频率随细调谐(FT)场操作变化的曲线图40示出了在第一操作温度下的第一操作曲线42。DCO以如水平线44所指示的频率操作。DCO频率与操作曲线42在第一操作温度下的相交产生第一操作点46。在该示例中，操作温度变化，诸如DPLL装置的环境温度变化的结果或提供DPLL装置的设备部件的加热变化的结果。新温度产生新操作曲线48。为了保持相同的DCO频率，FT值被移位到新操作点50。
细调谐(FT)场具有能够补偿温度变化的操作范围。在图3中，细调谐场的操作范围由极限线52和54指示。由操作曲线48指示的温度变化已导致新操作点50非常接近细调谐场的范围的极限54。在54处，参考曲线图在右手方向上进一步的温度变化或其他补偿将有使细调谐场超出其操作范围的风险。对于大于极限52和54的温度漂移，PLL将不锁定。
图4示出了DCO频率随细调谐场变化的曲线图58。该曲线图示出了操作点的偏移，该偏移能够由使用如常规系统中使用的复杂算法引起，或者能够由第二粗调谐场CT2引起。DPLL根据操作曲线42在第一温度下操作。本将导致操作曲线移位到常规DPLL中的操作曲线48的温度变化相反导致操作曲线移位到经调节的操作曲线60。经调节的操作曲线60在水平线44上以DCO频率提供经调节的操作点62。CT切换可为通过切换CT1的复杂算法的结果。然而，更简单的解决方案是提供作为第二粗调谐场CT2切换结果的CT切换。经调整的操作曲线60和所得的经调整的操作点62是使用第二粗调谐(CT2)场进行粗调谐切换(CT切换)的结果。经调节的操作点62在更远离细调谐场的极限52和54的位置处。与该操作点处于接近操作极限54的操作点50处的情况相比，细调谐场具有更大的补偿温度变化以及其他因素的能力。
对于温度覆盖范围，温度的变化导致DCO特性漂移。为了补偿常规DPLL中的这种影响，当PLL稳定时，其将在闭环模式下经由第二DCO调谐场(FT)重新居中到新操作点。该PLL在被锁定时自动设定新操作点。仅使用细调谐FT场来覆盖宽温度范围将导致振荡器的大的细调谐范围，这将使DCO设计要求更加严格。
在实践中，在常规DPLL设备中使用的实际解决方案是提供对细调谐场的跟踪。如果调谐值达到某个阈值，则触发复杂算法，该算法以细调谐值再次重新居中的方式改变粗调谐(CT)值。使用该算法的缺点在于，该粗调谐场是非常非线性的，在特性中具有若干不连续性。此外，不连续部分能够在整个过程中变化。这导致复杂的算法，因为用于CT校正的算法必须考虑所有非线性和不连续性。
在图5中的曲线图80中示出了重新居中过程期间对不连续部分的处理。该图示出了频率随粗调谐(CT)的变化。调谐场操作中的不连续性根据线82到线84的不连续性是显而易见的。例如，当粗调谐沿着线84改变直到其到达操作点86时，其如箭头88所示跳到操作点90。由于DCO频率将如预期那样减小和不增加，因此操作点90被禁止，目标操作点将为94。校正算法假设线性CT特性来限定一定数量的CT值。例如，该算法需要10个CT值来使FT场重新居中。在线性CT场中，10个CT值将导致频率增加。如果存在重叠，则这10个CT步进能够导致频率降低，因此不进行校正，并且问题变得更糟。
定义：ΔCT＝CT_actual+CT_step-CT_overlap。能够用于改变粗调谐值的校正算法的示例在美国专利号8,890,635中描述。在发射操作中的间隙期间执行调节。
根据本发明的方法和装置，提供了作为线性第二开环调谐场的第三调谐场(CT2)。利用第二开环调谐场，能够显著降低校正算法的复杂性，因为温度补偿算法不必考虑非线性效应。温度变化的线性校正也是线性的，其具有低复杂性是可能的。
例如，图6示出了频率随CT2变化的曲线图100，其具有操作曲线102。根据箭头108从操作点104到操作点106的变化沿着相同的操作曲线102。操作点104到点106的重新居中在没有不连续部分的情况下发生。在重新居中过程期间提供简化的处理。
第三线性调谐场(CT2)的梯度能够在PLL上电之前通过预测量来确定。
在图9中，示出了门信号140的频率图，该门信号限定限定的门控周期，在该限定的门控周期内对参考时钟周期142进行计数。如图10a所示，数控振荡器144具有向门146提供时钟信号然后向提供计数值的异步计数器148提供时钟信号的输出端。计数器结果与频率成比例。用频率计数器148进行预测量。计数器148对精确限定的门控周期140内的振荡器边沿142进行计数。根据参考时钟周期来限定门控周期140：
Tgate＝gate/fref
导致与振荡器频率成比例的计数器结果
Cnt_result＝fdco*gate/fref
在图10b中，门信号150具有参考持续时间，在该参考持续时间结束时生成锁存信号152。
与FT场类似，第二CT场的特征能够在于用如图10a中所示的异步计数器结构进行一定量的频率测量(例如，考虑二次非线性的3次测量)。
本发明的方法和装置还提供了快速频带选择(FBS)的改进。在美国公布的专利申请号US 2016/0182065 A1中示出了在常规设备中进行快速频带选择的解决方案。
FBS(快速频带选择)算法基于两个步骤
1)在第一FW(固件)或HW(硬件)密集步进中，针对不同CT值进行一定数量的DCO频率测量以表征DCO CT行为。这是单独对每个DCO核心进行的。在PLL配置期间，FW利用那些CT测量来解决通过插值法找到DCO尽可能接近目标频率操作的CT值的逆问题。为了减少PLL锁定时间，在芯片引导阶段期间执行表征步进。
2)在PLL锁定过程(即，PLL上电)期间执行的第二HW(硬件)密集步进中，通过在开环中执行多至两次频率测量来进一步减小残余频率误差。将所测量的频率和目标频率进行比较，并且从Δ频率开始计算CT步进，该步进用于减小初始频率误差。对于CT步进计算，需要实验室(在一个芯片样品上)中CT梯度的适当近似。然后使用所测量的频率差异来从步骤1开始改进CT设定。需要实验室(在一个芯片样品上)中的CT梯度的适当近似，以使校正步进能够减小残余误差。
主要取决于CT步长，但也取决于CT重叠、温度变化和测量不确定性以及信号处理本身，步骤2之后的残余频率误差仍能够在若干MHz的范围内，从而在闭合控制环路时产生频率稳定过程。
根据本发明的方法和装置，通过引入与CT1场提供的相比具有更好的积分和微分非线性的第三(小)调谐场(CT2)，能够实现现在作用于第三调谐场的步骤2中的DCO频率的更准确的调整。
因此，得到以下优点：
1)CT2场能够以与FT场相同的方式表征(场的增益由两次频率测量确定)。
2)由于CT2场示出没有重叠，因此该方法和装置避免了步骤2中可能的第二次频率测量，如图7所示。这减少了锁定过程期间FBS所考虑的定时预算，并且降低了步骤2算法的复杂性，因为不必考虑重叠。
3)线性第三调谐场的梯度也能够在芯片上表征并应用于HW(硬件)算法，以便提高校正准确度。
4)较低的残余误差将导致在闭合环路之后较低的控制环路稳定，从而减少锁定时间。
转到图7，例如如美国公布的专利申请号US 2016/0182065A1中所述的快速频带选择算法的流程图100从快速频带选择开始102处开始。在104处，数控振荡器用初始粗调谐值上电。在106处，分频器(其能够为调节分频器或异步分频器(ADIV))用选通时间FBS_GATE1执行频率测量。在108处，将所测量的频率值与目标频率值进行比较。在110处，执行校正值的计算。如112处所指示的，使用固件(FW)算法。校正的CT值在114处设定。在116处，确定设定值和掩模值是否不同于初始CT值和掩模值。如果不是，则快速频带选择在118处结束。例如，掩模用于检测重叠，而掩模给出了所考虑的位数：例如，对于使用5MSB的14位CT矢量，这将得到：FBS_MASK＝'11111000000000'。
如果116处的确定发现设定值不同，则在120处，用选通时间FBS_GATE2进行频率测量。在122处，将所测量的值与目标值进行比较以找到偏移。在124处，计算第二校正值，并且在126处，确定第二校正值与初始CT值和第一校正值相比是否不同。如果第二校正值不同，则在128处将CT值设定为第二校正值，并且该过程在118处结束。如果不是不同的，则该过程在118处结束。
图8是示出能够在不存在CT重叠的情况下移除的算法分支的曲线图130。具体地讲，曲线图130示出了频率步进随CT的变化。在没有重叠的情况下，发生从132处所示的CT值到134处的下一个CT值的转变，如箭头136所指出的那样。
图11提供了具有单一加权细调谐场164和二进制加权粗调谐场166的常规振荡器160的示例。图12示出了图11的粗调谐CT场的调谐特性162的曲线图。不连续性在特性162中是显而易见的。通过结合具有较小调谐范围但具有更线性特性的第二CT场，能够避免在由不连续的区域附近的CT字进行温度补偿的情况下产生的算法开销和问题。
CT1、CT2和FT场的调谐能够被认为单独作用于DCO频率。这从图11显而易见，其中CT场和FT场两者在谐振电路中连接到相同的电节点。
本发明的方法和装置提供各个方面。在第一方面，一种用于锁相环路的振荡器，所述振荡器包括：非线性第一粗调谐器，所述非线性第一粗调谐器被配置为接收具有频率信息的输入信号，提供粗频率设定，以及能够在开环操作中操作；第二粗调谐器，所述第二粗调谐器与所述第一粗调谐器并联耦接，以及被配置为接收所述输入信号，以及执行对振荡器的操作点的改变或补偿频率偏移；细调谐器，所述细调谐器被配置为接收所述输入信号，提供对所述振荡器的频率的细调节，以及能够在闭环操作中操作；以及振荡器输出端，所述振荡器输出端被配置为输出具有由所述第一粗调谐器、所述第二粗调谐器和所述细调谐器确定的频率的信号。
在第二方面，根据第一方面所述的振荡器，其中所述第一粗调谐器包括第一调谐范围，所述第二粗调谐器包括第二调谐范围，所述第二调谐范围小于所述第一调谐范围。
在第三方面，根据第一方面所述的振荡器，其中所述第一粗调谐器被配置为以第一频率间隔设定所述振荡器的所述频率，并且其中所述第二粗调谐器被配置为以第二频率间隔设定所述振荡器的所述频率，所述第二频率间隔小于所述第一频率间隔。
在第四方面，根据第一方面所述的振荡器，其中所述细调谐器被配置为补偿所述振荡器在第一温度范围内的温度漂移；并且其中所述第二粗调谐器被配置为在第二温度范围内使所述细调谐器的操作点重新居中，所述第二温度范围宽于所述第一温度范围。
在第五方面，根据第一方面所述的振荡器，其中所述第二粗调谐器被配置为使所述细调谐器的调谐频率重新居中。
在第六方面，根据第一方面所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器为分开的调谐场。
在第七方面，根据第一方面所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器为单个粗调谐场中相应的非线性部分和线性部分。
在第八方面，根据第一方面所述的振荡器，其中所述第二粗调谐器被配置为在所述锁相环路上电之前执行预表征。
在第九方面，根据第八方面所述的振荡器，其中所述预表征包括插值。
在第十方面，根据第八方面所述的振荡器，还包括：频率计数器，所述频率计数器被配置为在门周期(gate period)内对参考时钟信号进行计数。
在第十一方面，根据第十方面所述的振荡器，其中所述频率计数器被配置为接收限定所述门周期的门信号(gate signal)。
在第十二方面，根据第八方面所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器和所述细调谐器被配置为由于锁相环路上电后的单次频率测量而在所述振荡器输出端处输出所述信号。
在第十三方面，根据第一方面所述的振荡器，其中所述振荡器被配置为基于对准算法输出信号。
在第十四方面，根据第十三方面所述的振荡器，其中所述对准算法包括温度扩展算法、二分搜索算法和插值算法中的至少一者。
在第十五方面，一种锁相环路装置，所述锁相环路装置包括：时间-数字转换器，所述时间-数字转换器具有第一输入端，所述第一输入端被配置为接收输入信号以及生成时间-数字转换器输出信号；环路滤波器，所述环路滤波器被配置为基于所述时间-数字转换器输出信号来生成滤波后的输出信号；数控振荡器，所述数控振荡器被配置为基于所述滤波后的输出信号来生成锁相环路输出信号；反馈路径，所述反馈路径耦接在所述数控振荡器的输出端和所述时间-数字转换器的第二输入端之间；其中所述数控振荡器包括：第一粗调谐器，所述第一粗调谐器被配置为提供所述振荡器的粗频率设定，以及能够在开环操作中操作，其中所述第一粗调谐器是非线性的；第二粗调谐器，所述第二粗调谐器与所述第一粗调谐器并联耦接，以及被配置为执行对所述振荡器的操作点的改变或补偿频率偏移，其中所述第二粗调谐器是线性的；细调谐器，所述细调谐器被配置为提供对所述振荡器的所述频率的细调节，以及能够在闭环操作中操作；以及振荡器输出端，所述振荡器输出端被配置为输出具有由所述第一粗调谐器、所述第二粗调谐器和所述细调谐器确定的频率的信号。
在第十六方面，根据第十五方面所述的锁相环路设备，还包括：频率测量器，所述频率测量器被配置为在锁相环路上电之后执行单次开环频率测量，以使用所述第二粗调谐器补偿任何频率失配；其中所述振荡器还被配置为在所述锁相环路上电后的所述单次频率测量之后稳定在频率上。
在第十七方面，一种用于设定振荡器的频率的方法，所述方法包括：由非线性开环第一粗调谐器基于参考信号的频率设定所述振荡器的第一粗频率；由线性第二粗调谐器确定所述第一粗频率和所述参考信号的所述频率之间的第一误差；基于所述第一误差改变所述振荡器的操作点；由闭环细调谐器测量第二误差；以及基于所述第二误差设定所述振荡器的所述频率。
在第十八方面，根据第十七方面所述的方法，还包括：由所述第二粗调谐器补偿所述振荡器的温度变化。
在第十九方面，根据第十七方面所述的方法，还包括：在锁相环路上电之前对频率值进行插值以获得经插值的频率；对所述锁相环路上电；确定所述锁相环路上电时所述参考信号的频率测量以获得所测量的频率；确定所述经插值的频率和所述测量的频率之间的测量误差；以及由所述第二粗调谐器补偿所述测量误差。
在第二十方面，提供了根据第十七方面所述的方法，其中所述第一粗调谐器以第一频率间隔确定所述第一粗频率设定；其中所述第二粗调谐器以小于所述第一频率间隔的第二频率间隔确定所述第二粗频率设定；并且其中所述细调谐器以小于所述第二频率间隔的第三频率间隔确定所述细频率设定。
虽然已结合示例性方面描述了前述内容，但应当理解，术语“示例性”仅意在作为示例，而不是最佳或最优的。因此，本发明旨在涵盖能够包括在本发明范围内的另选方案、修改和等同物。
尽管本文举例说明和描述了具体方面，但本领域的普通技术人员应当理解，在不脱离本申请的范围的情况下，可以用多种另选形式和/或等同形式的具体实施替代所示和所述的具体方面。本专利申请旨在涵盖本文讨论的具体方面的任何修改形式或变型形式。

Claims (20)

1.一种用于锁相环路的振荡器，所述振荡器包括：
非线性第一粗调谐器，所述非线性第一粗调谐器被配置为接收具有频率信息的输入信号，提供粗频率设定，并且能够在开环操作中操作；
第二粗调谐器，所述第二粗调谐器与所述第一粗调谐器并联耦接，并且被配置为接收所述输入信号，并执行对振荡器的操作点的改变或补偿频率偏移；
细调谐器，所述细调谐器被配置为接收所述输入信号，提供对所述振荡器的频率的细调节，并且能够在闭环操作中操作；以及
振荡器输出端，所述振荡器输出端被配置为输出具有由所述第一粗调谐器、所述第二粗调谐器和所述细调谐器确定的频率的信号。
2.根据权利要求1所述的振荡器，其中所述第一粗调谐器具有第一调谐范围，所述第二粗调谐器具有第二调谐范围，所述第二调谐范围小于所述第一调谐范围。
3.根据权利要求1所述的振荡器，其中所述第一粗调谐器被配置为以第一频率间隔设定所述振荡器的频率，并且其中所述第二粗调谐器被配置为以第二频率间隔设定所述振荡器的频率，所述第二频率间隔小于所述第一频率间隔。
4.根据权利要求1所述的振荡器，其中所述细调谐器被配置为补偿所述振荡器在第一温度范围中的温度漂移；并且其中所述第二粗调谐器被配置为在第二温度范围中使所述细调谐器的操作点重新居中，所述第二温度范围宽于所述第一温度范围。
5.根据权利要求1所述的振荡器，其中所述第二粗调谐器被配置为使所述细调谐器的调谐频率重新居中。
6.根据权利要求1所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器为分开的调谐场。
7.根据权利要求1所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器为单个粗调谐场的相应的非线性部分和线性部分。
8.根据权利要求1所述的振荡器，其中所述第二粗调谐器被配置为在所述锁相环路上电之前执行预表征。
9.根据权利要求8所述的振荡器，其中所述预表征包括插值。
10.根据权利要求8所述的振荡器，所述振荡器还包括：
频率计数器，所述频率计数器被配置为在门周期中对参考时钟信号进行计数。
11.根据权利要求10所述的振荡器，其中所述频率计数器被配置为接收限定所述门周期的门信号。
12.根据权利要求8所述的振荡器，其中所述第一粗调谐器和所述第二粗调谐器以及所述细调谐器被配置为作为锁相环路上电后的单次频率测量的结果而在所述振荡器输出端处输出所述信号。
13.根据权利要求1所述的振荡器，其中所述振荡器被配置为基于对准算法输出信号。
14.根据权利要求13所述的振荡器，其中所述对准算法包括温度扩展算法、二分搜索算法和插值算法中的至少一者。
15.一种锁相环路装置，所述锁相环路装置包括：
时间-数字转换器，所述时间-数字转换器具有第一输入端，所述第一输入端被配置为接收输入信号并且生成时间-数字转换器输出信号；
环路滤波器，所述环路滤波器被配置为基于所述时间-数字转换器输出信号来生成滤波后的输出信号；
数控振荡器，所述数控振荡器被配置为基于所述滤波后的输出信号来生成锁相环路输出信号；
反馈路径，所述反馈路径耦接在所述数控振荡器的输出端和所述时间-数字转换器的第二输入端之间；
其中所述数控振荡器包括：
第一粗调谐器，所述第一粗调谐器被配置为提供所述振荡器的粗频率设定，并且能够在开环操作中操作，其中所述第一粗调谐器是非线性的；
第二粗调谐器，所述第二粗调谐器与所述第一粗调谐器并联耦接，并且被配置为执行对所述振荡器的操作点的改变或补偿频率偏移，其中所述第二粗调谐器是线性的；
细调谐器，所述细调谐器被配置为提供对所述振荡器的频率的细调节，并且能够在闭环操作中操作；以及
振荡器输出端，所述振荡器输出端被配置为输出具有由所述第一粗调谐器、所述第二粗调谐器和所述细调谐器确定的频率的信号。
16.根据权利要求15所述的锁相环路装置，所述锁相环路装置还包括：
频率测量器，所述频率测量器被配置为在锁相环路上电之后执行单次开环频率测量，以使用所述第二粗调谐器补偿任何频率失配；
其中所述振荡器还被配置为在所述锁相环路上电后的所述单次频率测量之后稳定在频率上。
17.一种用于设定振荡器的频率的方法，所述方法包括：
由非线性开环第一粗调谐器基于参考信号的频率设定所述振荡器的第一粗频率；
由线性第二粗调谐器确定所述第一粗频率和所述参考信号的频率之间的第一误差；
基于所述第一误差改变所述振荡器的操作点；
由闭环细调谐器测量第二误差；以及
基于所述第二误差设定所述振荡器的频率。
18.根据权利要求17所述的方法，所述方法还包括：
由所述第二粗调谐器补偿所述振荡器的温度变化。
19.根据权利要求17所述的方法，所述方法还包括：
在锁相环路上电之前对频率值进行插值以获得经插值的频率；
对所述锁相环路上电；
确定所述锁相环路上电时所述参考信号的频率测量以获得所测量的频率；
确定所述经插值的频率和所测量的频率之间的测量的误差；以及
由所述第二粗调谐器补偿所述测量的误差。
20.根据权利要求17所述的方法，
其中所述第一粗调谐器以第一频率间隔确定所述第一粗频率设定；
其中所述第二粗调谐器以小于所述第一频率间隔的第二频率间隔确定所述第二粗频率设定；并且
其中所述细调谐器以小于所述第二频率间隔的第三频率间隔确定所述细频率设定。
CN201880090123.5A 2018-03-31 2018-03-31 使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置 Pending CN111742492A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/025598 WO2019190567A1 (en) 2018-03-31 2018-03-31 Apparatus for improved dpll settling and temperature compensation algorithms using second open loop oscillator tuning field

Publications (1)

Publication Number Publication Date
CN111742492A true CN111742492A (zh) 2020-10-02

Family

ID=68060706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880090123.5A Pending CN111742492A (zh) 2018-03-31 2018-03-31 使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置

Country Status (3)

Country Link
US (1) US11190194B2 (zh)
CN (1) CN111742492A (zh)
WO (1) WO2019190567A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052258A (ja) * 2019-09-24 2021-04-01 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN111478699A (zh) * 2020-04-09 2020-07-31 展讯通信（上海）有限公司 自动频率控制方法、系统、电子设备和介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001823A1 (en) * 2005-06-30 2007-01-04 Lawrence Der Controlling fine frequency changes in an oscillator
CN101084624A (zh) * 2004-12-30 2007-12-05 诺基亚公司 使用电压测量和频率迭代的vco增益调谐
CN102629878A (zh) * 2011-02-02 2012-08-08 英特尔移动通信有限公司 用于发射器或接收器的信号发生器、发射器和接收器
CN103731144A (zh) * 2012-10-12 2014-04-16 英特尔移动通信有限责任公司 电路、方法和移动通信设备
US20160079918A1 (en) * 2014-09-15 2016-03-17 Samsung Electronics Co., Ltd. System and method using temperature tracking for a controlled oscillator
CN106664092A (zh) * 2014-09-26 2017-05-10 英特尔公司 用于数字控制振荡器(dco)的开环电压调节和漂移补偿

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
US6545545B1 (en) * 2001-09-10 2003-04-08 Micrel, Incorporated Voltage-controlled oscillator frequency auto-calibrating system
US9548746B2 (en) 2014-12-22 2017-01-17 Intel IP Corporation Coarse tuning selection for phase locked loops

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084624A (zh) * 2004-12-30 2007-12-05 诺基亚公司 使用电压测量和频率迭代的vco增益调谐
US20070001823A1 (en) * 2005-06-30 2007-01-04 Lawrence Der Controlling fine frequency changes in an oscillator
CN102629878A (zh) * 2011-02-02 2012-08-08 英特尔移动通信有限公司 用于发射器或接收器的信号发生器、发射器和接收器
CN103731144A (zh) * 2012-10-12 2014-04-16 英特尔移动通信有限责任公司 电路、方法和移动通信设备
US20160079918A1 (en) * 2014-09-15 2016-03-17 Samsung Electronics Co., Ltd. System and method using temperature tracking for a controlled oscillator
CN106664092A (zh) * 2014-09-26 2017-05-10 英特尔公司 用于数字控制振荡器(dco)的开环电压调节和漂移补偿

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
牛杨杨;李巍;李宁;任俊彦;: "应用于全数字锁相环的3.44～5.25GHz, FOM值为182dBc/Hz的低功耗数控振荡器设计", 复旦学报(自然科学版), no. 04, 15 August 2013 (2013-08-15), pages 513 *

Also Published As

Publication number Publication date
US20210013891A1 (en) 2021-01-14
US11190194B2 (en) 2021-11-30
WO2019190567A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US8836389B2 (en) Apparatus, system, and method for controlling temperature and power supply voltage drift in a digital phase locked loop
US8531245B2 (en) Temperature compensation in a PLL
US9337850B2 (en) All-digital phase-locked loop (ADPLL) with reduced settling time
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US7511543B2 (en) Automatic static phase error and jitter compensation in PLL circuits
JP5591882B2 (ja) 小数部の入出力位相に基づいたデジタル位相同期ループ動作
US7760042B2 (en) Phase locked loop based frequency modulator with accurate oscillator gain adjustment
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
WO2004107579A2 (en) Dll with digital to phase converter compensation
US20190068205A1 (en) Phase locked loop and control method therefor
US8570079B2 (en) Reducing phase locked loop phase lock time
EP1039640B1 (en) PLL circuit
WO2013070218A1 (en) Compensation for digitally controlled oscillator apparatus and method
JP4355350B2 (ja) 発振周波数制御回路
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
CN111742492A (zh) 使用第二开环振荡器调谐场的用于改进dpll稳定以及温度补偿算法的装置
US8885788B1 (en) Reducing settling time in phase-locked loops
Ferriss et al. An integral path self-calibration scheme for a 20.1–26.7 GHz dual-loop PLL in 32nm SOI CMOS
Chang et al. A temperature compensated VCO using feed-forward gain multiplication for cellular applications
JP2009171140A (ja) 位相同期発振器
JP4336014B2 (ja) Ｐｌｌ発振回路
US9337851B2 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
US20230327676A1 (en) Ultra-low power instant lock phase lock loop (pll)
CN114172510A (zh) 锁相环的频率校准方法及锁相环电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination