CN111478699A - 自动频率控制方法、系统、电子设备和介质 - Google Patents

自动频率控制方法、系统、电子设备和介质 Download PDF

Info

Publication number
CN111478699A
CN111478699A CN202010272526.0A CN202010272526A CN111478699A CN 111478699 A CN111478699 A CN 111478699A CN 202010272526 A CN202010272526 A CN 202010272526A CN 111478699 A CN111478699 A CN 111478699A
Authority
CN
China
Prior art keywords
cafc
cdac
control word
interval
fer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010272526.0A
Other languages
English (en)
Inventor
郑咏秋
王致远
陶峰
刘入忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202010272526.0A priority Critical patent/CN111478699A/zh
Publication of CN111478699A publication Critical patent/CN111478699A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Abstract

本发明公开了一种自动频率控制方法、系统、电子设备和介质，其中自动频率控制方法，包括以下步骤：获取晶体的输出频偏；根据输出频偏调整CAFC控制字；根据CAFC控制字调整CDAC控制字。本发明通过动态CDAC，增加了可调频率范围。

Description

自动频率控制方法、系统、电子设备和介质
技术领域
本发明属于频率控制技术领域，尤其涉及一种自动频率控制方法、系统、电子设备和介质。
背景技术
目前，NB-IoT(窄带物联网)芯片的频率控制模块往往包括晶体、控制单元、可调电容。控制单元根据晶体频率的偏差生成可调电容的控制字，以对可调电容进行调节。进行频率校准时，固定CAFC(细调电容)的控制字，通过调整CDAC(粗调电容)使输出频偏在+/-1ppm(百万分之一)内。校准完成后，CDAC的控制字固定在校准值保持不变。在NB-IoT芯片工作的过程中，控制单元根据晶体频率的偏差调整CAFC的控制字来完成频率偏移控制。
例如，CAFC的控制字范围为0～16383，设开机初始值为7168。当频率往负方向偏移时，控制单元生成的CAFC的控制字从7168逐渐减小到0；当频率往正方向偏移时，控制单元生成的CAFC的控制字从7168逐渐增大至16383。当CAFC的控制字往一个方向偏移调整到极限，却依然无法达到目标频率时，NB-IoT芯片就会产生掉话或者掉网。
另外，在一个NB-IoT产品设计中，采用2520尺寸的普通晶体，-40℃～85℃范围内TC(temperature characteristics，晶体的温度特性)约30ppm，这是晶体本身的温度特性决定的。对于2520晶体对应的CAFC的控制字对应的调整范围约为40ppm左右甚至更小，再加上产品校准温度的误差，以及高温环境下电路板工作产生温升，晶体实际温度达到95℃以上，从而导致高温掉话。
所以，NB-IoT芯片内部用于负载电容的可调范围有限。NB-IoT产品采用的晶体谐振频率会因为温度的变化而变化，极限温度下需要较大的负载变化来使晶体输出标准频率。NB-IoT产品采用2520封装的晶体时，受限于设计本身，TS(pulling sensitivity，牵引灵敏度，单位为ppm/pf，这个指标用来定义负载电容对晶体输出频率的影响)不会太大，因此可调电容产生的频率变化范围相对较小。
发明内容
本发明要解决的技术问题是为了克服现有技术中频率控制方案的可调频偏范围较窄的缺陷，提供一种自动频率控制方法、系统、电子设备和介质。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种自动频率控制方法，包括以下步骤：
获取晶体的输出频偏；
根据输出频偏调整CAFC控制字；
根据CAFC控制字调整CDAC控制字。
较佳地，根据CAFC控制字调整CDAC控制字的步骤包括：
如果CAFC控制字小于第一阈值，则将CDAC控制字减小预设步长，并将CAFC控制字增加预设系数；
如果CAFC控制字大于第二阈值，则将CDAC控制字增加预设步长，并将CAFC控制字减小预设系数；第一阈值小于第二阈值。
较佳地，在根据CAFC控制字调整CDAC控制字的步骤之后，自动频率控制方法还包括以下步骤：
判断CDAC控制字是否处于第二预设区间内，若是，则返回获取晶体的输出频偏的步骤，若否，则恢复初始CDAC控制字和初始CAFC控制字。
较佳地，预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，第一预设区间以第一阈值和第二阈值为端点，第二预设区间的子区间与第一预设区间的子区间相对应；
FER_CDAC_a为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_a时的输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_b时的输出频偏；
FER_CAFC_a为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_a时的输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_b时的输出频偏。
较佳地，在固定CAFC控制字的情况下，CAFC控制字的值为(CAFC_a+CAFC_b)/2；
在固定CDAC控制字的情况下，CDAC控制字的值为(CDAC_a+CDAC_b)/2。
较佳地，第二预设区间包括m个子区间，第一预设区间包括对应的n个子区间，第一预设区间以第一阈值和第二阈值为端点；
则当CDAC控制字处于第一预设区间的第i个子区间且CAFC控制字处于第二预设区间的第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，其中，CAFC_aj和CAFC_aj+1分别为第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]；
FER_CDAC_ai,j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai时的输出频偏，FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai+1时的输出频偏；
FER_CAFC_ai,j为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj时的输出频偏，FER_CAFC_ai,(j+1)为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj+1时的输出频偏。
较佳地，对于第二预设区间的第j个子区间，当固定CAFC控制字的情况下，CAFC控制字为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]；
对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CDAC控制字的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
较佳地，预设系数的范围为300-600。
本发明还提供一种自动频率控制系统，包括频偏获取单元、控制字生成单元；
频偏获取单元用于获取晶体的输出频偏；
控制字生成单元用于根据输出频偏调整CAFC控制字；
控制字生成单元还用于根据CAFC控制字调整CDAC控制字。
较佳地，如果CAFC控制字小于第一阈值，则控制字生成单元还用于将CDAC控制字减小预设步长，并将CAFC控制字增加预设系数；
如果CAFC控制字大于第二阈值，则控制字生成单元还用于将CDAC控制字增加预设步长，并将CAFC控制字减小预设系数；第一阈值小于第二阈值。
较佳地，控制字生成单元还用于判断CDAC控制字是否处于第二预设区间内，若是，则返回获取晶体的输出频偏的步骤，若否，则恢复初始CDAC控制字和初始CAFC控制字。
较佳地，预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，第一预设区间以第一阈值和第二阈值为端点，第二预设区间的子区间与第一预设区间的子区间相对应；
FER_CDAC_a为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_a时的输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_b时的输出频偏；
FER_CAFC_a为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_a时的输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_b时的输出频偏。
较佳地，在固定CAFC控制字的情况下，CAFC控制字的值为(CAFC_a+CAFC_b)/2；
在固定CDAC控制字的情况下，CDAC控制字的值为(CDAC_a+CDAC_b)/2。
较佳地，第二预设区间包括m个子区间，第一预设区间包括对应的n个子区间，第一预设区间以第一阈值和第二阈值为端点；
则当CDAC控制字处于第一预设区间的第i个子区间且CAFC控制字处于第二预设区间的第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，其中，CAFC_aj和CAFC_aj+1分别为第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]；
FER_CDAC_ai,j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai时的输出频偏，FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai+1时的输出频偏；
FER_CAFC_ai,j为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj时的输出频偏，FER_CAFC_ai,(j+1)为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj+1时的输出频偏。
较佳地，对于第二预设区间的第j个子区间，当固定CAFC控制字的情况下，CAFC控制字为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]；
对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CDAC控制字的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
较佳地，预设系数的范围为300-600。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现本发明的自动频率控制方法。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现本发明的自动频率控制方法的步骤。
本发明的积极进步效果在于：本发明通过动态CDAC，增加了可调频率范围。
附图说明
图1为本发明的实施例1的自动频率控制方法的流程图。
图2为本发明的实施例2的自动频率控制方法的流程图。
图3为本发明的实施例4的自动频率控制系统的结构示意图。
图4为本发明的实施例7的电子设备的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种自动频率控制方法，参照图1，该自动频率控制方法包括以下步骤：
步骤S101、获取晶体的输出频偏。
步骤S102、根据输出频偏调整CAFC控制字。
步骤S103、根据CAFC控制字调整CDAC控制字。
具体实施时，该自动频率控制方法应用于一频率控制模块，包括晶体、控制单元、可调电容。该控制单元根据本实施例的自动频率控制方法生成可调电容的控制字，以对可调电容进行调节，以实现频率控制。
作为一种可选的实施方式，在步骤S101中，控制单元获取晶体的输出频偏。在步骤S102中，控制单元根据输出频偏调整CAFC控制字。当频率往负方向偏移时，控制单元调整CAFC控制字减小；当频率往正方向偏移时，控制单元调整CAFC控制字增大。如果调整后的CAFC控制字的数值不在第一预设区间内，则在步骤S103中，控制单元对CDAC控制字进行调整。根据CAFC控制字调整CDAC控制字，形成动态CDAC控制字，可以有效增大可调频率范围。
实施例2
在实施例1的基础上，本实施例提供一种自动频率控制方法。在本实施例中，第一预设区间以第一阈值为区间的下限，以第二阈值为区间的上限。
在步骤S102中对CDAC控制字进行相应的调整后，在步骤S103中，如果CAFC控制字小于第一阈值，则将CDAC控制字减小预设步长，并将CAFC控制字增加预设系数；如果CAFC控制字大于第二阈值，则将CDAC控制字增加预设步长，并将CAFC控制字减小预设系数；如果CAFC控制字属于第一预设区间，则本次调整结束。
作为一种可选的实施方式，预设步长的数值为1。
作为一种可选的实施方式，预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，第一预设区间以第一阈值和第二阈值为端点，第二预设区间的子区间与第一预设区间的子区间相对应。FER_CDAC_a为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_a时的输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_b时的输出频偏。作为一种可选的实施方式，在固定CAFC控制字以得到对应的输出频偏时，CAFC控制字的可选值为(CAFC_a+CAFC_b)/2。FER_CAFC_a为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_a时的输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_b时的输出频偏。对于第一预设区间和第二预设区间范围内，预设系数factor采用相同的数值。作为一种可选的实施方式，当固定CDAC控制字以得到对应的输出频偏时，CDAC控制字的可选值为(CDAC_a+CDAC_b)/2。
作为一种可选的实施方式，预设系数的较佳范围为300-600。
第一预设区间的范围和第二预设区间的范围可以根据需要合理设置。
在一种可选的实施方式中，参照图2，该自动频率控制方法还包括以下步骤：
步骤S104、判断CDAC控制字是否处于第一预设区间内，若是，则返回至步骤S101；若否，则执行步骤S105。
步骤S105、恢复初始CDAC控制字和初始CAFC控制字。
具体实施时，在步骤S103中对CDAC控制字进行调整之后，在步骤S104中判断CDAC控制字是否处于第一预设区间内。如果CDAC控制字处于第一预设区间内，则返回步骤S101，进行新一轮的频率监测。如果CDAC控制字不处于第一预设区间内，即大于预设区间的上限，或者低于预设区间的下限，则停止调整CDAC控制字，输出掉网报告，恢复初始CDAC控制字和初始CAFC控制字。
实施例3
本实施例提供一种自动频率控制方法。本实施例的自动频率控制方法与实施例2的自动频率控制方法大致相同，区别在于预设系数的设置不同。
在本实施例中，第一预设区间分为n个子区间，第二预设区间分为m个子区间，则当CDAC控制字处于第i个子区间且CAFC控制字处于第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，i∈[1,n]，j∈[1,m]。其中，CAFC_aj和CAFC_aj+1分别为第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]。FER_CDAC_ai,j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai时的输出频偏；FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai+1时的输出频偏，i∈[1,n]，j∈[1,m]。作为一种可选的实施方式，对于第二预设区间的第j个子区间，当固定CAFC控制字以得到对应的输出频偏时，CAFC控制字的可选的值为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]。FER_CAFC_ai,j为第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj时的输出频偏；FER_CAFC_ai,(j+1)为第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj+1时的输出频偏，i∈[1,n]，j∈[1,m]。作为一种可选的实施方式，对于第一预设区间的第i个子区间，当固定CDAC控制字以得到对应的输出频偏时，CDAC控制字的可选的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
在步骤S103中，当CDAC控制字处于第i个子区间且CAFC控制字处于第j个子区间时，则对CAFC控制字的调整采用对应的预设系数factor[i,j]。
在一些情况下，输出频率和CDAC/CAFC的关系具有一定的非线性。在本实施例中，将预设系数根据第一预设区间的范围和第二预设区间的范围分段设置，这样可以应对这种非线性的情况，提高频率控制的精度。具体分段的数量n、m可以根据需要合理设置。
实施例4
本实施例提供一种自动频率控制系统。参照图3，该自动频率控制系统包括频偏获取单元201、控制字生成单元202。频偏获取单元201用于获取晶体的输出频偏；控制字生成单元202用于根据输出频偏调整CAFC控制字；控制字生成单元202还用于根据CAFC控制字调整CDAC控制字。
具体实施时，该自动频率控制系统应用于一频率控制模块，该频率控制模块包括晶体、可调电容和本实施例的自动频率控制系统。该自动频率控制系统生成可调电容的控制字，以对可调电容进行调节，以实现频率控制。
作为一种可选的实施方式，在进行频率控制时，首先，频偏获取单元201获取晶体的输出频偏。控制字生成单元202根据输出频偏调整CAFC控制字。当频率往负方向偏移时，控制字生成单元202调整CAFC控制字减小；当频率往正方向偏移时，控制字生成单元202调整CAFC控制字增大。如果调整后的CAFC控制字的数值不在第一预设区间内，则控制字生成单元202对CDAC控制字进行调整。根据CAFC控制字调整CDAC控制字，形成动态CDAC控制字，可以有效增大可调频率范围。
实施例5
在实施例4的基础上，本实施例提供一种自动频率控制系统。在本实施例中，第一预设区间以第一阈值为区间的下限，以第二阈值为区间的上限。
在控制字生成单元202对CDAC控制字进行相应的调整后，如果CAFC控制字小于第一阈值，则控制字生成单元202将CDAC控制字减小预设步长，并将CAFC控制字增加预设系数；如果CAFC控制字大于第二阈值，则控制字生成单元202将CDAC控制字增加预设步长，并将CAFC控制字减小预设系数；如果CAFC控制字属于第一预设区间，则本次调整结束。
作为一种可选的实施方式，预设步长的数值为1。
作为一种可选的实施方式，预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，第一预设区间以第一阈值和第二阈值为端点，第二预设区间的子区间与第一预设区间的子区间相对应。FER_CDAC_a为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_a时的输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_b时的输出频偏。作为一种可选的实施方式，在固定CAFC控制字以得到对应的输出频偏时，CAFC控制字的可选值为(CAFC_a+CAFC_b)/2。FER_CAFC_a为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_a时的输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_b时的输出频偏。对于第一预设区间和第二预设区间范围内，预设系数factor采用相同的数值。作为一种可选的实施方式，当固定CDAC控制字以得到对应的输出频偏时，CDAC控制字的可选值为(CDAC_a+CDAC_b)/2。
作为一种可选的实施方式，预设系数的较佳范围为300-600。
第一预设区间的范围和第二预设区间的范围可以根据需要合理设置。
在一种可选的实施方式中，控制字生成单元202还判断CDAC控制字是否处于第一预设区间内，若是，则调用频偏获取单元201重新获取晶体的输出频偏，启动新一轮频率控制；若否，则获取晶体的输出频偏恢复初始CDAC控制字和初始CAFC控制字。
具体实施时，在控制字生成单元202对CDAC控制字进行调整之后，控制字生成单元202判断CDAC控制字是否处于第一预设区间内。如果CDAC控制字处于第一预设区间内，则调用频偏获取单元201重新获取晶体的输出频偏，进行新一轮的频率监测。如果CDAC控制字不处于第一预设区间内，即大于预设区间的上限，或者低于预设区间的下限，则控制字生成单元202停止调整CDAC控制字，输出掉网报告，恢复初始CDAC控制字和初始CAFC控制字。
实施例6
本实施例提供一种自动频率控制系统。本实施例的自动频率控制系统与实施例5的自动频率控制系统大致相同，区别在于预设系数的设置不同。
在本实施例中，第一预设区间分为n个子区间，第二预设区间分为m个子区间，则当CDAC控制字处于第i个子区间且CAFC控制字处于第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，i∈[1,n]，j∈[1,m]。其中，CAFC_aj和CAFC_aj+1分别为第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]。FER_CDAC_ai,j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai时的输出频偏；FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，CDAC控制字的取值为CDAC_ai+1时的输出频偏，i∈[1,n]，j∈[1,m]。作为一种可选的实施方式，对于第二预设区间的第j个子区间，当固定CAFC控制字以得到对应的输出频偏时，CAFC控制字的可选的值为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]。FER_CAFC_ai,j为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj时的输出频偏；FER_CAFC_ai,(j+1)为对于第一预设区间的第i个子区间，当固定CDAC控制字的情况下，CAFC控制字的取值为CAFC_aj+1时的输出频偏，i∈[1,n]，j∈[1,m]。作为一种可选的实施方式，对于第一预设区间的第i个子区间，当固定CDAC控制字以得到对应的输出频偏时，CDAC控制字的可选的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
当CDAC控制字处于第i个子区间且CAFC控制字处于第j个子区间时，则控制字生成单元202对CAFC控制字的调整采用对应的预设系数factor[i,j]。
在一些情况下，输出频率和CDAC/CAFC的关系具有一定的非线性。在本实施例中，将预设系数根据第一预设区间的范围和第二预设区间的范围分段设置，这样可以应对这种非线性的情况，提高频率控制的精度。具体分段的数量n可以根据需要合理设置。
实施例7
图4为本实施例提供的一种电子设备的结构示意图。所述电子设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现实施例1至实施例3中任意一个实施例的自动频率控制方法。图4显示的电子设备30仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
电子设备30可以以通用计算设备的形式表现，例如其可以为服务器设备。电子设备30的组件可以包括但不限于：上述至少一个处理器31、上述至少一个存储器32、连接不同系统组件(包括存储器32和处理器31)的总线33。
总线33包括数据总线、地址总线和控制总线。
存储器32可以包括易失性存储器，例如随机存取存储器(RAM)321和/或高速缓存存储器322，还可以进一步包括只读存储器(ROM)323。
存储器32还可以包括具有一组(至少一个)程序模块324的程序/实用工具325，这样的程序模块324包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
处理器31通过运行存储在存储器32中的计算机程序，从而执行各种功能应用以及数据处理，例如本发明实施例1至实施例3中任意一个实施例的自动频率控制方法。
电子设备30也可以与一个或多个外部设备34(例如键盘、指向设备等)通信。这种通信可以通过输入/输出(I/O)接口35进行。并且，模型生成的设备30还可以通过网络适配器36与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器36通过总线33与模型生成的设备30的其它模块通信。应当明白，尽管图中未示出，可以结合模型生成的设备30使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID(磁盘阵列)系统、磁带驱动器以及数据备份存储系统等。
应当注意，尽管在上文详细描述中提及了电子设备的若干单元/模块或子单元/模块，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多单元/模块的特征和功能可以在一个单元/模块中具体化。反之，上文描述的一个单元/模块的特征和功能可以进一步划分为由多个单元/模块来具体化。
实施例8
本实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现实施例1至实施例3中任意一个实施例的自动频率控制方法的步骤。
其中，可读存储介质可以采用的更具体可以包括但不限于：便携式盘、硬盘、随机存取存储器、只读存储器、可擦拭可编程只读存储器、光存储器件、磁存储器件或上述的任意合适的组合。
在可能的实施方式中，本发明还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行实现实施例1至实施例3中任意一个实施例的自动频率控制方法的步骤。
其中，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明的程序代码，所述程序代码可以完全地在用户设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户设备上部分在远程设备上执行或完全在远程设备上执行。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (18)

1.一种自动频率控制方法，其特征在于，包括以下步骤：
获取晶体的输出频偏；
根据所述输出频偏调整CAFC控制字；
根据所述CAFC控制字调整CDAC控制字。
2.如权利要求1所述的自动频率控制方法，其特征在于，所述根据所述CAFC控制字调整CDAC控制字的步骤包括：
如果所述CAFC控制字小于第一阈值，则将所述CDAC控制字减小预设步长，并将所述CAFC控制字增加预设系数；
如果所述CAFC控制字大于第二阈值，则将所述CDAC控制字增加所述预设步长，并将所述CAFC控制字减小所述预设系数；所述第一阈值小于所述第二阈值。
3.如权利要求2所述的自动频率控制方法，其特征在于，在所述根据所述CAFC控制字调整CDAC控制字的步骤之后，所述自动频率控制方法还包括以下步骤：
判断所述CDAC控制字是否处于第二预设区间内，若是，则返回所述获取晶体的输出频偏的步骤，若否，则恢复初始CDAC控制字和初始CAFC控制字。
4.如权利要求3所述的自动频率控制方法，其特征在于，所述预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为所述第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，所述第一预设区间以所述第一阈值和所述第二阈值为端点，所述第二预设区间的子区间与所述第一预设区间的子区间相对应；
FER_CDAC_a为固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_a时的所述输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_b时的所述输出频偏；
FER_CAFC_a为固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_a时的所述输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_b时的所述输出频偏。
5.如权利要求4所述的自动频率控制方法，其特征在于，在所述固定CAFC控制字的情况下，所述CAFC控制字的值为(CAFC_a+CAFC_b)/2；
在所述固定CDAC控制字的情况下，所述CDAC控制字的值为(CDAC_a+CDAC_b)/2。
6.如权利要求3所述的自动频率控制方法，其特征在于，所述第二预设区间包括m个子区间，第一预设区间包括对应的n个子区间，所述第一预设区间以所述第一阈值和所述第二阈值为端点；
则当所述CDAC控制字处于所述第一预设区间的第i个子区间且所述CAFC控制字处于所述第二预设区间的第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，其中，CAFC_aj和CAFC_aj+1分别为所述第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为所述第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]；
FER_CDAC_ai,j为对于所述第二预设区间的第j个子区间，固定所述CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_ai时的所述输出频偏，FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_ai+1时的所述输出频偏；
FER_CAFC_ai,j为对于所述第一预设区间的第i个子区间，当固定所述CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_aj时的所述输出频偏，FER_CAFC_ai,(j+1)为对于所述第一预设区间的第i个子区间，当固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_aj+1时的所述输出频偏。
7.如权利要求6所述的自动频率控制方法，其特征在于，对于所述第二预设区间的第j个子区间，当所述固定CAFC控制字的情况下，所述CAFC控制字为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]；
对于所述第一预设区间的第i个子区间，当固定所述CDAC控制字的情况下，所述CDAC控制字的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
8.如权利要求3所述的自动频率控制方法，其特征在于，所述预设系数的范围为300-600。
9.一种自动频率控制系统，其特征在于，包括频偏获取单元、控制字生成单元；
所述频偏获取单元用于获取晶体的输出频偏；
所述控制字生成单元用于根据所述输出频偏调整CAFC控制字；
所述控制字生成单元还用于根据所述CAFC控制字调整CDAC控制字。
10.如权利要求9所述的自动频率控制系统，其特征在于，如果所述CAFC控制字小于第一阈值，则所述控制字生成单元还用于将所述CDAC控制字减小预设步长，并将所述CAFC控制字增加预设系数；
如果所述CAFC控制字大于第二阈值，则所述控制字生成单元还用于将所述CDAC控制字增加所述预设步长，并将所述CAFC控制字减小所述预设系数；所述第一阈值小于所述第二阈值。
11.如权利要求10所述的自动频率控制系统，其特征在于，所述控制字生成单元还用于判断所述CDAC控制字是否处于第二预设区间内，若是，则返回所述获取晶体的输出频偏的步骤，若否，则恢复初始CDAC控制字和初始CAFC控制字。
12.如权利要求11所述的自动频率控制系统，其特征在于，所述预设系数factor＝(FER_CDAC_a-FER_CDAC_b)*(CAFC_a-CAFC_b)/((CDAC_a-CDAC_b)*(FER_CAFC_a-FER_CAFC_b))；其中，CAFC_a和CAFC_b分别为所述第二预设区间的子区间的两个端点，CDAC_a和CDAC_b分别为第一预设区间的子区间的两个端点，所述第一预设区间以所述第一阈值和所述第二阈值为端点，所述第二预设区间的子区间与所述第一预设区间的子区间相对应；
FER_CDAC_a为固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_a时的所述输出频偏，FER_CDAC_b为固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_b时的所述输出频偏；
FER_CAFC_a为固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_a时的所述输出频偏，FER_CAFC_b为固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_b时的所述输出频偏。
13.如权利要求12所述的自动频率控制系统，其特征在于，在所述固定CAFC控制字的情况下，所述CAFC控制字的值为(CAFC_a+CAFC_b)/2；
在所述固定CDAC控制字的情况下，所述CDAC控制字的值为(CDAC_a+CDAC_b)/2。
14.如权利要求11所述的自动频率控制系统，其特征在于，
所述第二预设区间包括m个子区间，第一预设区间包括对应的n个子区间，所述第一预设区间以所述第一阈值和所述第二阈值为端点；
则当所述CDAC控制字处于所述第一预设区间的第i个子区间且所述CAFC控制字处于所述第二预设区间的第j个子区间时，对应的预设系数factor[i,j]＝(FER_CDAC_ai,j-FER_CDAC_a(i+1),j)*(CAFC_aj-CAFC_aj+1)/((CDAC_ai-CDAC_ai+1)*(FER_CAFC_ai,j-FER_CAFC_ai,(j+1)))，其中，CAFC_aj和CAFC_aj+1分别为所述第二预设区间的第j个子区间的两个端点，CDAC_ai和CDAC_ai+1分别为所述第一预设区间的第i个子区间的两个端点，i∈[1,n]，j∈[1,m]；
FER_CDAC_ai,j为对于所述第二预设区间的第j个子区间，固定所述CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_ai时的所述输出频偏，FER_CDAC_a(i+1),j为对于第二预设区间的第j个子区间，固定CAFC控制字的情况下，所述CDAC控制字的取值为CDAC_ai+1时的所述输出频偏；
FER_CAFC_ai,j为对于所述第一预设区间的第i个子区间，当固定所述CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_aj时的所述输出频偏，FER_CAFC_ai,(j+1)为对于所述第一预设区间的第i个子区间，当固定CDAC控制字的情况下，所述CAFC控制字的取值为CAFC_aj+1时的所述输出频偏。
15.如权利要求14所述的自动频率控制系统，其特征在于，对于所述第二预设区间的第j个子区间，当所述固定CAFC控制字的情况下，所述CAFC控制字为(CAFC_aj+CAFC_aj+1)/2，j∈[1,m]；
对于所述第一预设区间的第i个子区间，当固定所述CDAC控制字的情况下，所述CDAC控制字的值为(CDAC_ai+CDAC_ai+1)/2，i∈[1,n]。
16.如权利要求11所述的自动频率控制系统，其特征在于，所述预设系数的范围为300-600。
17.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-8中任一项所述的自动频率控制方法。
18.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-8中任一项所述的自动频率控制方法的步骤。
CN202010272526.0A 2020-04-09 2020-04-09 自动频率控制方法、系统、电子设备和介质 Pending CN111478699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010272526.0A CN111478699A (zh) 2020-04-09 2020-04-09 自动频率控制方法、系统、电子设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010272526.0A CN111478699A (zh) 2020-04-09 2020-04-09 自动频率控制方法、系统、电子设备和介质

Publications (1)

Publication Number Publication Date
CN111478699A true CN111478699A (zh) 2020-07-31

Family

ID=71751347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010272526.0A Pending CN111478699A (zh) 2020-04-09 2020-04-09 自动频率控制方法、系统、电子设备和介质

Country Status (1)

Country Link
CN (1) CN111478699A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113434008A (zh) * 2021-06-25 2021-09-24 紫光展锐(重庆)科技有限公司 一种校准方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111763A (ja) * 2000-09-26 2002-04-12 Sony Corp デジタル直交変調信号の復調装置及び方法
CN108206720A (zh) * 2016-12-16 2018-06-26 联芯科技有限公司 终端及其慢时钟频偏的调整方法
US20180351511A1 (en) * 2017-06-01 2018-12-06 Samsung Electronics Co., Ltd. Electronic device and method of controlling digitally controlled crystal oscillators in electronic device
WO2019190567A1 (en) * 2018-03-31 2019-10-03 Intel Corporation Apparatus for improved dpll settling and temperature compensation algorithms using second open loop oscillator tuning field

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111763A (ja) * 2000-09-26 2002-04-12 Sony Corp デジタル直交変調信号の復調装置及び方法
CN108206720A (zh) * 2016-12-16 2018-06-26 联芯科技有限公司 终端及其慢时钟频偏的调整方法
US20180351511A1 (en) * 2017-06-01 2018-12-06 Samsung Electronics Co., Ltd. Electronic device and method of controlling digitally controlled crystal oscillators in electronic device
WO2019190567A1 (en) * 2018-03-31 2019-10-03 Intel Corporation Apparatus for improved dpll settling and temperature compensation algorithms using second open loop oscillator tuning field

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113434008A (zh) * 2021-06-25 2021-09-24 紫光展锐(重庆)科技有限公司 一种校准方法及装置

Similar Documents

Publication Publication Date Title
US9292070B2 (en) Method and apparatus with stochastic control based power saving operation
US8543801B2 (en) Booting method using a backup memory in place of a failed main memory
CN110855590A (zh) 频偏补偿方法、系统、电子设备及计算机可读存储介质
CN112988467A (zh) 一种固态硬盘及其数据恢复方法和终端设备
CN109062391B (zh) 一种上电时序控制电路及电子设备
CN111478699A (zh) 自动频率控制方法、系统、电子设备和介质
CN105204602A (zh) 电源控制装置
CN109165112B (zh) 一种元数据集群的故障恢复方法、系统及相关组件
CN111682981A (zh) 一种基于云平台性能的检查点间隔设置方法及装置
US11487629B2 (en) Method, device and computer program product for managing data backup
CN112491581A (zh) 一种服务性能监控管理方法及装置
CN112711387A (zh) 缓冲区容量的调整方法、装置、电子设备及可读存储介质
CN111291252A (zh) 一种每秒查询率的调整方法、装置、电子设备及存储介质
US11853247B2 (en) Interface switching apparatus, communication device, and interface switching method
JP7220733B2 (ja) ユーザａｐｐインタレストの埋め込み方法及び装置、電子機器、記憶媒体並びにコンピュータプログラム
CN112462913B (zh) 固态硬盘控制器的电源电压调整装置、方法、设备及介质
US20140324368A1 (en) Test method, test system and electronic device employing the same
CN111132011A (zh) 通信模块的配置方法、系统、电子设备和介质
CN112558747B (zh) 一种服务器的功率封顶方法、系统及相关组件
CN115515168A (zh) 射频参数适配方法、装置、设备及计算机可读存储介质
US20100039155A1 (en) Time delay circuit for use in a reset circuit
CN113824995A (zh) 机器人的数据传输方法及装置、电子设备、存储介质
CN111883200A (zh) 一种ssd稳定性测试装置及方法
US10218309B2 (en) Fast start-up single pin crystal oscillation apparatus and operation method thereof
US20110320909A1 (en) Memory system for error checking fetch and store data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200731