JP2002111763A

JP2002111763A - デジタル直交変調信号の復調装置及び方法

Info

Publication number: JP2002111763A
Application number: JP2000292847A
Authority: JP
Inventors: Tamotsu Ikeda; 保池田; Yasunari Ozaki; 康成小崎; Yasunari Ikeda; 康成池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-09-26
Filing date: 2000-09-26
Publication date: 2002-04-12

Abstract

(57)【要約】【課題】伝送シンボルのタイミング同期処理を、簡易
な構成で、高精度に行う。【解決手段】デジタル直交変調信号の復調装置では、
ＰＳＫ変調信号をサンプリングする際に、タイミング同
期信号に同期していて、このタイミング同期信号よりも
周波数が高いの周波数のクロックを、サンプリングクロ
ックとして用いる。同期タイミングと同期タイミングと
の中間のタイミング、即ち、同期タイミングと１８０°
位相がずれたタイミングを中心とし、この中心からプラ
ス方向及びマイナス方向にそれぞれ同位相分ずれた信号
点を、サンプリングして得られたＰＳＫ変調信号から検
出する。検出した信号点から電力値を求め、２つの信号
点の電力値のレベル差を検出する。検出したレベル差
は、時間平均する。このように求めたレベル差を位相誤
差として用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＳＫ（Phase Sh
ift Keying）変調信号の伝送シンボルの同期処理を行
い、このＰＳＫ変調信号を復調するデジタル直交変調信
号の復調装置及び方法に関するものである。

【０００２】

【従来の技術】図１５は、デジタル直交変調を行ってデ
ジタルデータの伝送をする場合の一般的な伝送モデルを
示すブロック図である。

【０００３】送信系Ｔｘは、データ発生器１１と、シリ
アル／パラレル（Ｓ／Ｐ）変換器１２と、局部発振部１
３と、−９０度移相器１４と、第１の乗算器１５と、第
２の乗算器１６と、加算器１７と、波形整形フィルタ１
８とを備えて構成される。

【０００４】送信系Ｔｘのデータ発生器１１は、Ｉ信号
データ及びＱ信号データをシリアル化したデジタルデー
タを発生する。発生されたデジタルデータは、シリアル
／パラレル（Ｓ／Ｐ）変換器１２に供給される。

【０００５】Ｓ／Ｐ変換器１２は、入力されたデジタル
データを、（０，１）のデータから、（１，−１）のデ
ータにレベル変換を行い、それとともにシリアル／パラ
レル変換を行って、Ｉ信号データを第１の乗算器１５に
供給し、Ｑ信号データを第２の乗算器１６に供給する。

【０００６】局部発振器１３は、周波数ｆｃ、初期位相
ｔｈのｃｏｓ波である搬送波を発生する。発生された搬
送波は、−９０度移相器１４及び第１の乗算器１５に供
給される。

【０００７】−９０度移相器１４は、ｃｏｓ波である搬
送波を９０度位相を遅らせ、−ｓｉｎ波を生成する。生
成した−ｓｉｎ波は、第２の乗算器１６に供給される。

【０００８】第１の乗算器１５は、Ｉ信号データとｃｏ
ｓ波とを乗算し、加算回路１７に供給する。第２の乗算
器１６は、Ｑ信号データと−ｓｉｎ波とを乗算し、加算
回路１７に供給する。加算回路１７は、Ｉ信号データが
乗算されたｃｏｓ波とＱ信号データが乗算された−ｓｉ
ｎ波とを加算する。加算した結果、周波数ｆｃの搬送波
をデジタル直交変調した直交変調信号が生成される。

【０００９】そして、この直交変調信号は、波形整形フ
ィルタ１８により波形整形及び増幅がされ、伝送路（Ｃ
ｈａｎｎｅｌ）に伝送される。

【００１０】伝送系（Ｃｈａｎｎｅｌ）は、伝送信号に
ノイズを付加する加算器１９を備えて構成される。送信
系Ｔｘから伝送された伝送信号は、伝送路によってノイ
ズが付加されて受信系Ｒｘに受信されることとなる。

【００１１】受信系Ｒｘは、第１の乗算器２１と、第２
の乗算器２２と、局部発振器２３と、−９０度移相器２
４と、第１のローパスフィルタ２５と、第２のローパス
フィルタ２６と、第１のアナログ／デジタル（Ａ／Ｄ）
変換器２７と、第２のアナログ／デジタル（Ａ／Ｄ）変
換器２８と、第１の波形整形フィルタ３０と、第２の波
形整形フィルタ３１と、タイミング同期部３２と、搬送
波同期部３３と、パラレル／シリアル（Ｐ／Ｓ）変換器
３４と、スライサ３５とを備えて構成される。

【００１２】受信信号は、第１の乗算器２１及び第２の
乗算器２２に入力される。

【００１３】局部発振器２３は、周波数ｆｃ′、初期位
相ｔｈ′のｃｏｓ波である搬送波を発生する。周波数ｆ
ｃ′及び初期位相ｔｈ′は、送信側の搬送波とは一般的
には一致せず異なる周波数、位相となる。発生された搬
送波は、９０度移相器２４及び第１の乗算器２１に供給
される。

【００１４】−９０度移相器２４は、ｃｏｓ波である搬
送波を９０度位相を遅らせ、−ｓｉｎ波を生成する。生
成した−ｓｉｎ波は、第２の乗算器２２に供給される。

【００１５】第１の乗算器２１は、受信信号とｃｏｓ波
とを乗算し、Ｉ信号を直交復調する。第２の乗算器２２
は、受信信号とｓｉｎ波とを乗算し、Ｑ信号を直交復調
する。復調されたＩ信号は、第１のローパスフィルタ２
５により高域成分が除去されて第１のＡ／Ｄ変換器２７
に供給される。また、復調されたＱ信号は、第２のロー
パスフィルタ２６により高域成分が除去されて第２のＡ
／Ｄ変換器２８に供給される。

【００１６】第１のＡ／Ｄ変換器２７は、Ｉ信号をデジ
タル化する。また、第２のＡ／Ｄ変換器２８は、Ｑ信号
をデジタル化する。第１のＡ／Ｄ変換器２７及び第２の
Ａ／Ｄ変換器２８は、タイミング同期部３２から出力さ
れるサンプリングクロックＣＬＫによってＩ信号及びＱ
信号をサンプリングする。このときサンプリング周波数
は、送信側の伝送シンボルと周波数及び位相が同期する
ように、タイミング同期部３２により制御される。デジ
タル化されたＩ信号データは、第１の波形整形フィルタ
３０により波形整形がされた後、搬送波同期部３３に供
給される。デジタル化されたＱ信号データは、第２の波
形整形フィルタ３１により波形整形がされた後、搬送波
同期部３３に供給される。

【００１７】タイミング同期部３２は、受信データの伝
送シンボルの同期タイミングの誤差を検出し、この伝送
シンボルの同期タイミングの誤差が０となるようなサン
プリングクロックＣＬＫ、即ち、送信側の伝送シンボル
のクロックと同期したサンプリングクロックＣＬＫを生
成する。生成したサンプリングクロックＣＬＫは、第１
のＡ／Ｄ変換器２７及び第２のＡ／Ｄ変換器２８に供給
される。

【００１８】搬送波同期部３３は、伝送データ（Ｉ，
Ｑ）に含まれている搬送波周波数誤差及び搬送波位相誤
差を検出し、その誤差成分の補正をすることにより、受
信側の局部発振器２３により発生された搬送波の周波数
ｆｃ′及び位相ｔｈ′と送信側の搬送波の周波数ｆｃ及
び位相ｔｈとの間で生じている周波数及び位相ずれを補
正する。搬送波の補正がされたＩ信号データ及びＱ信号
データは、それぞれＰ／Ｓ変換器３４に供給される。

【００１９】Ｐ／Ｓ変換器３４は、Ｉ信号データ、Ｑ信
号データの順で受信データを選択して、シリアルデータ
に変換する。生成されたシリアルデータは、スライサ３
５に供給される。

【００２０】スライサ３５は、入力データがある所定の
値より大きい場合には０を出力し、入力データがある所
定の値より小さい場合には１を出力する。

【００２１】そして、このスライサ３５から送信データ
が再生される。

【００２２】つぎに、タイミング同期部３２について、
さらに説明をする。

【００２３】タイミング同期部３２に回路構成例を図１
６に示す。

【００２４】タイミング同期部３２は、例えば、図１６
に示すように、位相誤差検出回路４１と、Ｄ／Ａ変換器
４２と、ローパスフィルタ４３と、ＶＣＯ（Voltage Co
ntrolled Oscllator）４４とを備えて構成される。

【００２５】位相誤差検出回路４１は、波形整形フィル
タ３０，３１により波形整形されたＩ信号データ，Ｑ信
号データから、伝送シンボルの同期タイミングの位相誤
差を算出する。例えば、位相誤差検出回路４１は、Ｉ信
号データ，Ｑ信号データの０クロスタイミングと、内部
で発生する基準タイミングとを比較することにより、伝
送シンボルの同期タイミングの位相誤差を算出する。検
出された伝送シンボルの同期タイミングの位相誤差は、
Ｄ／Ａ変換器４２に供給される。

【００２６】Ｄ／Ａ変換器４２は、伝送シンボルの同期
タイミングの位相誤差をアナログ信号に変換する。アナ
ログ信号に変換された伝送シンボルの同期タイミングの
位相誤差信号は、ローパスフィルタ４３に供給される。

【００２７】ローパスフィルタ４３は、位相誤差信号を
フィルタイリングして、ノイズ成分を除去し、ＶＣＯ４
４に供給する。

【００２８】ＶＣＯ４４は、供給された位相誤差信号の
信号レベルに応じて、その発振周波数が制御されたサン
プリングクロックＣＬＫを出力する。ＶＣＯ４４は、入
力された位相誤差信号が０となるようにその発振周波数
を制御する。

【００２９】続いて、タイミング同期部３２の他の回路
構成例を図１７に示す。

【００３０】タイミング同期部３２は、例えば、図１７
に示すように、位相誤差検出回路５１と、ループフィル
タ５２と、Ｄ／Ａ変換器５３と、ＶＣＯ（Voltage Cont
rolled Oscllator）４４とを備えて構成される。

【００３１】位相誤差検出回路５１は、図１６に示した
位相誤差検出回路４１と同様に、波形整形フィルタ３
０，３１により波形整形されたＩ信号データ，Ｑ信号デ
ータから、伝送シンボルの同期タイミングの位相誤差を
算出する。例えば、位相誤差検出回路４１は、Ｉ信号デ
ータ，Ｑ信号データの０クロスタイミングと、内部で発
生する基準タイミングとを比較することにより、伝送シ
ンボルの同期タイミングの位相誤差を算出する。検出さ
れた伝送シンボルの同期タイミングの位相誤差は、ルー
プフィルタ５２に供給される。

【００３２】ループフィルタ５２は、例えば加算器５６
とレジスタ５７とから構成されたデジタルのローパスフ
ィルタであり、検出した位相誤差のノイズ成分を除去す
る。ノイズ成分が除去された位相誤差は、Ｄ／Ａ変換器
５３に供給される。

【００３３】Ｄ／Ａ変換器５３は、ノイズ成分が除去さ
れた位相誤差をアナログ信号に変換する。アナログ信号
に変換された伝送シンボルの同期タイミングの位相誤差
信号は、ＶＣＯ５４に供給される。

【００３４】ＶＣＯ５４は、供給された位相誤差信号の
信号レベルに応じて、その発振周波数が制御されたサン
プリングクロックＣＬＫを出力する。ＶＣＯ５４は、入
力された位相誤差信号が０となるようにその発振周波数
を制御する。

【００３５】このような図１６、図１７に示すタイミン
グ同期部３２によって、サンプリングクロックＣＬＫを
生成することによって、伝送シンボルの同期タイミング
の同期をとることができる。

【００３６】

【発明が解決しようとする課題】ところで、例えばＣＳ
デジタル放送等の従来のデジタル伝送系では、伝送信号
は全て同一の変調方式で変調されていたり（ＣＳデジタ
ル放送の場合はＱＰＳＫ）、Ｃ／Ｎが比較的良好であっ
たり、シンボル速度も比較的低速であった。そのため、
伝送シンボルの同期タイミングの位相誤差を検出するた
めに、いわゆる０クロスタイミングを検出する方式を採
用しても、十分に安定した動作を確保することができ
た。

【００３７】これに対して、日本におけるＢＳデジタル
放送方式では、ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫの３種類
の変調方式が採用されており、各変調方式が動的に変化
する。また、低Ｃ／Ｎ環境下での受信が求められ、さら
に、シンボル速度も高速化されている。

【００３８】そのため、従来のような０クロスタイミン
グを採用して伝送シンボルの同期タイミングの同期処理
を行った場合、高精度に同期処理を行うことが困難であ
った。

【００３９】また、例えば、ＢＳデジタル放送におい
て、フレーム同期に先立ってタイミング同期処理を行お
うとした場合、従来の０クロスタイミングを検出する方
式では、実現が困難であった。

【００４０】本発明は、伝送シンボルのタイミング同期
処理を、簡易な構成で、高精度に行うことができるデジ
タル直交変調信号の復調装置及び方法を提供することを
目的とする。

【００４１】

【課題を解決するための手段】本発明にかかるデジタル
直交変調信号の復調装置は、ＰＳＫ（Phase Shift Keyi
ng）変調信号の伝送シンボルの同期処理を行い、このＰ
ＳＫ変調信号を復調するデジタル直交変調信号の復調装
置であって、上記ＰＳＫ変調信号の伝送シンボルの同期
タイミングを示すタイミング同期信号に同期し、このタ
イミング同期信号の周波数より高い周波数のサンプリン
グ信号により、上記ＰＳＫ変調信号をサンプリングする
サンプリング手段と、サンプリングされた上記ＰＳＫ変
調信号から、同期タイミングと同期タイミングの中間の
タイミングを中心として対称位相位置にある２つの信号
点間の電力レベル差を求め、この電力レベル差を平均化
して、伝送シンボルの同期タイミングの位相誤差を検出
する位相誤差検出手段と、上記位相誤差が０となるよう
に上記タイミング同期信号の周波数及び位相を制御する
制御手段とを備えることを特徴とする。

【００４２】このデジタル直交変調信号の復調装置で
は、ＰＳＫ変調信号をサンプリングする際に、タイミン
グ同期信号に同期していて、このタイミング同期信号よ
りも周波数が高い周波数のクロックを、サンプリングク
ロックとして用いる。

【００４３】伝送シンボルの同期タイミングの位相誤差
は、以下のように検出する。

【００４４】まず、同期タイミングと同期タイミングと
の中間のタイミング、即ち、同期タイミングと１８０°
位相がずれたタイミングを中心とする。この中心からプ
ラス方向及びマイナス方向にそれぞれ同位相分ずれた信
号点を、サンプリングして得られたＰＳＫ変調信号から
検出する。検出した信号点から電力値を求め、２つの信
号点の電力値のレベル差を検出する。検出したレベル差
は、時間平均する。このように求めたレベル差を位相誤
差として用いる。

【００４５】そして、この位相誤差を０とするように、
タイミング同期信号の周波数及び位相を制御する。

【００４６】本発明にかかるデジタル直交変調信号の復
調方法は、ＰＳＫ（Phase Shift Keying）変調信号の伝
送シンボルの同期処理を行い、このＰＳＫ変調信号を復
調するデジタル直交変調信号の復調方法であって、上記
ＰＳＫ変調信号の伝送シンボルの同期タイミングを示す
タイミング同期信号に同期し、このタイミング同期信号
の周波数より高い周波数のサンプリング信号により、上
記ＰＳＫ変調信号をサンプリングし、サンプリングされ
た上記ＰＳＫ変調信号から、同期タイミングと同期タイ
ミングの中間のタイミングを中心として対称位相位置に
ある２つの信号点間の電力レベル差を求め、上記電力レ
ベル差を平均化して、伝送シンボルの同期タイミングの
位相誤差を検出し、上記位相誤差が０となるように上記
タイミング同期信号の周波数及び位相を制御することを
特徴とする。

【００４７】このデジタル直交変調信号の復調方法で
は、ＰＳＫ変調信号をサンプリングする際に、タイミン
グ同期信号に同期していて、このタイミング同期信号よ
りも周波数が高い周波数のクロックを、サンプリングク
ロックとして用いる。

【００４８】伝送シンボルの同期タイミングの位相誤差
は、以下のように検出する。

【００４９】まず、同期タイミングと同期タイミングと
の中間のタイミング、即ち、同期タイミングと１８０°
位相がずれたタイミングを中心とする。この中心からプ
ラス方向及びマイナス方向にそれぞれ同位相分ずれた信
号点を、サンプリングして得られたＰＳＫ変調信号から
検出する。検出した信号点から電力値を求め、２つの信
号点の電力値のレベル差を検出する。検出したレベル差
は、時間平均する。このように求めたレベル差を位相誤
差として用いる。

【００５０】そして、この位相誤差を０とするように、
タイミング同期信号の周波数及び位相を制御する。

【００５１】

【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したＢＳデジタル放送の受信装置につ
いて説明する。

【００５２】ＢＳデジタル放送受信装置の全体構成図１に、ＢＳデジタル放送の受信装置のブロック図を示
し、このＢＳデジタル放送の受信装置について説明を行
う。

【００５３】受信装置１００は、復調部１０１と、第１
のデマルチプレクサ１０２と、内符号復号部１０３と、
第２のデマルチプレクサ１０４と、デインタリーバ１０
５と、主信号逆エネルギー拡散部１０６と、フレーム再
構成部１０７と、主信号ＲＳ復号部１０８と、ＴＭＣＣ
逆エネルギー拡散部１０９と、第３のデマルチプレクサ
１１０と、ＴＭＣＣ−ＲＳ復号部１１１と、ＴＭＣＣ制
御部１１２とを備えて構成される。

【００５４】復調部１０１には、パラボラアンテナで受
信したＲＦ信号が入力される。復調部１０１は、ＲＦ信
号に搬送波信号を乗算して、直交変調信号であるＩ信
号、Ｑ信号を復調する。また、この復調部１０１は、周
波数変換、搬送波同期、タイミング同期も行う。また、
この復調部１０１において、ＢＰＳＫ変調されているＴ
ＡＢ信号（同期ワード）からスーパーフレーム及びフレ
ームの開始位置を検出してもよい。復調されたＩ信号デ
ータ、Ｑ信号データは、第１のデマルチプレクサ１０２
に送出される。

【００５５】第１のデマルチプレクサ１０２は、復調部
１０１で検出されたフレーム開始位置からシンボルをカ
ウントし、所定のシンボル位置にあるバースト信号を、
主信号データ及びＴＭＣＣデータ（ＴＡＢ信号も含む）
から分離する。バースト信号は、そのまま読み捨てられ
る。主信号データ及びＴＭＣＣデータは、内符号復号部
１０３に送出される。

【００５６】内符号復号部１０４は、各シンボルの変調
方式及び内符号符号化率に従って、デパンクチャリング
処理及びビタビ復号を行う。内符号復号されたデータ
は、第２のデマルチプレクサ１０４に送出される。

【００５７】第２のデマルチプレクサ１０４は、主信号
データと、ＴＭＣＣデータ（ＴＡＢ信号も含む）とを分
離する。分離された主信号データは、デインタリーバ１
０５に送出される。分離されたＴＭＣＣデータ（ＴＡＢ
信号も含む）は、ＴＭＣＣ逆エネルギー拡散処理部１０
６に送出される。

【００５８】デインタリーバ１０５は、送信側で行われ
たインターリーブ処理と逆の規則に従い、主信号データ
をデインタリーブする。デインタリーブされた主信号
は、主信号逆エネルギー拡散部１０６に送出される。

【００５９】主信号逆エネルギー拡散部１０６は、１５
次系列の疑似ランダム系列（ＰＲＢＳ）を、主信号デー
タに対して１ビットずつ加算して、送信側で行われたエ
ネルギー拡散処理に対する逆処理を行う。なお、疑似ラ
ンダム符号系列（ＰＲＢＳ）はスーパーフレームの先頭
で初期化される。また、各スロットの先頭の１バイト目
に対してはエネルギー拡散処理はされないが、この間
も、ＰＲＢＳの発生は継続する。逆エネルギー拡散され
た主信号データは、フレーム再構成部１０７に送られ
る。

【００６０】フレーム再構成部１０７は、伝送時におい
て削除されたトランスポートパケット（ＴＳＰ）の同期
ワード（０ｘ４７）を付加する処理等の送信側のデータ
フレームに対応したフレーム構造にデータ構造を再構成
する。再構成された主信号データは、主信号ＲＳ復号部
１０８に送出される。

【００６１】主信号ＲＳ復号部１０８は、２０４バイト
からなる伝送パケット単位で、ＲＳ（２０４，１８８）
のＲＳ復号を行い、ＴＳＰを出力する。

【００６２】ＴＭＣＣ逆エネルギー拡散処理部１０９
は、１スーパーフレーム分のＴＭＣＣデータ及びＴＡＢ
信号をバッファに蓄積したのち、９次の疑似ランダム系
列（ＰＲＢＳ）を、ＴＭＣＣデータ及びＴＡＢ信号に対
して１ビットずつ加算して、送信側で行われたエネルギ
ー拡散処理に対する逆処理を行う。なお、この疑似ラン
ダム符号系列（ＰＲＢＳ）はスーパーフレームの先頭で
初期化される。また、ＴＡＢ信号に対してはエネルギー
拡散は行わないが、ＰＲＢＳの発生は継続する。エネル
ギー拡散されたＴＭＣＣデータ及びＴＡＢ信号は、第３
のデマルチプレクサ１１０に送出される。

【００６３】第３のデマルチプレクサ１１０は、ＴＭＣ
ＣデータとＴＡＢ信号とを分離する。分離されたＴＡＢ
信号は、読み捨てられる。分離されたＴＭＣＣデータ
は、ＴＭＣＣ−ＲＳ復号部１１１に送出される。

【００６４】ＴＭＣＣ−ＲＳ復号部１１１は、６４バイ
トからなるＴＭＣＣデータを、ＲＳ（６４，４８）のＲ
Ｓ復号を行い、ＴＭＣＣ情報を出力する。ＲＳ復号され
たＴＭＣＣ情報は、ＴＭＣＣ制御部１１２に送出され
る。

【００６５】ＴＭＣＣ制御部１１２は、ＴＭＣＣ情報か
ら伝送路復号に必要なＴＭＣＣデータを抽出し、各トラ
ンスポートストリーム（ＴＳ）に対応したＴＭＣＣ情報
を得るとともに、復号に必要な情報を各機能ブロックに
配信する。

【００６６】受信装置１００は、以上のような構成によ
り、ＢＳデジタル放送を受信して、ＭＥＰＧ−２システ
ムに準拠したトランスポートストリームを復調する。

【００６７】復調部の構成図２に、ＢＳデジタル受信装置１００の復調部１０１の
構成を示し、この復調部１０１についてさらに説明す
る。

【００６８】復調部１０１は、第１の乗算器１２１と、
第２の乗算器１２２と、局部発振器１２３と、−９０度
移相器１２４と、第１のアナログ／デジタル（Ａ／Ｄ）
変換器１２５と、第２のアナログ／デジタル（Ａ／Ｄ）
変換器１２６と、第１の波形整形フィルタ１２７と、第
２の波形整形フィルタ１２８と、第１のタイミング同期
用のレジスタ１２９と、第２のタイミング同期用のレジ
スタ１３０と、搬送波同期部１３１と、タイミング同期
部１３２とを備えて構成される。

【００６９】パラボラアンテナ等により受信されたＲＦ
信号は、第１の乗算器１２１及び第２の乗算器１２２に
入力される。

【００７０】局部発振器１２３は、周波数ｆｃ′、初期
位相ｔｈ′のｃｏｓ波である搬送波を発生する。周波数
ｆｃ′及び初期位相ｔｈ′は、送信側の搬送波とは一致
せず異なる周波数となる。発生された搬送波は、−９０
度移相器１２４及び第１の乗算器１２１に供給される。

【００７１】−９０度移相器１２４は、ｃｏｓ波である
搬送波を９０度位相を遅らせ、−ｓｉｎ波を生成する。
生成した−ｓｉｎ波は、第２の乗算器１２２に供給され
る。

【００７２】第１の乗算器１２１は、受信信号とｃｏｓ
波とを乗算し、Ｉ信号を直交復調する。第２の乗算器１
２２は、受信信号と−ｓｉｎ波とを乗算し、Ｑ信号を直
交復調する。復調されたＩ信号は、例えばローパスフィ
ルタ等により高域成分が除去されて第１のＡ／Ｄ変換器
１２５に供給される。また、復調されたＱ信号は、例え
ばローパスフィルタ等により高域成分が除去されて第２
のＡ／Ｄ変換器１２６に供給される。

【００７３】第１のＡ／Ｄ変換器１２５は、アナログ信
号であるＩ信号をデジタル化する。また、第２のＡ／Ｄ
変換器１２６は、アナログ信号であるＱ信号をデジタル
化する。第１のＡ／Ｄ変換器１２５及び第２のＡ／Ｄ変
換器１２６は、タイミング同期部１３２から出力される
サンプリングクロックＣＬＫによってＩ信号及びＱ信号
をサンプリングする。このときサンプリングＣＬＫは、
送信側の伝送データのシンボルクロックと周波数及び位
相が同期し、その周波数が伝送データのシンボルクロッ
クの４倍とされている。このサンプリングクロックＣＬ
Ｋの周波数及び位相は、タイミング同期部１３２により
制御される。デジタル化されたＩ信号データは、第１の
波形整形フィルタ１２７及びタイミング同期用のレジス
タ１２９を介して、搬送波同期部１３１に供給される。
また、デジタル化されたＱ信号データは、第２の波形整
形フィルタ１２８及びタイミング同期用のレジスタ１３
０を介して、搬送波同期部１３１に供給される。

【００７４】搬送波同期部１３１は、伝送データ（Ｉ，
Ｑ）に含まれている搬送波周波数誤差及び搬送波位相誤
差を検出し、その誤差成分の補正をすることにより、受
信側の局部発振器１２３により発生された搬送波の周波
数ｆｃ′及び位相ｔｈ′と送信側の搬送波の周波数ｆｃ
及び位相ｔｈとの間で生じている周波数及び位相ずれを
補正する。

【００７５】タイミング同期部１３２は、Ａ／Ｄ変換器
１２５，１２６のサンプリングタイミングと、シンボル
タイミングとのタイミング位相誤差を検出し、この位相
誤差に応じてＡ／Ｄ変換器１２５，１２６のサンプリン
グクロックをフィードバックループ制御することによっ
て、タイミング同期処理を行う回路である。具体的に
は、タイミング同期部１３２は、波形整形フィルタ１２
７，１２８から出力された伝送データ（Ｉ，Ｑ）から、
タイミング位相誤差を検出し、その位相誤差が０となる
ようなサンプリングクロック、即ち、送信側の伝送デー
タのシンボルクロックに対して位相及び周波数が同期し
たサンプリングクロックを生成する。

【００７６】なお、このタイミング同期部１３２は、シ
ンボルタイミング周波数ｆｓに対して、４倍の周波数の
サンプリングクロックＣＬＫを発生する。そして、Ａ／
Ｄ変換器１２５，１２６は、このサンプリングクロック
ＣＬＫを用いて、伝送データに対して４倍オーバーサン
プリングを行う。また、このタイミング同期部１３２
は、このようなサンプリングクロックＣＬＫを発生する
とともに、シンボルの同期タイミングを示すタイミング
同期信号（周波数ｆｓ）も生成し、レジスタ１２９，１
３０にイネーブル信号として供給する。そして、４倍オ
ーバーサンプリングがされた伝送データ（Ｉ，Ｑ）は、
レジスタ１２９，１３０によってダウンサンプリングさ
れ、タイミング同期がとられた伝送データ（Ｉ，Ｑ）が
出力される。

【００７７】タイミング同期部の全体構成タイミング同期部１３２は、図２に示すように、位相誤
差検出回路１４１と、２値化回路１４２と、スイッチ１
４３と、１ビットＤ／Ａ変換器１４４と、ＶＣＯ（Volt
age Controlled Oscllator）１４５と、プリセット回路
１４６とを備えて構成される。

【００７８】位相誤差検出回路１４１は、波形整形フィ
ルタ１２７，１２８から出力された伝送データ（Ｉ，
Ｑ）と、後段のＶＣＯ１４５から発生されるサンプリン
グクロックＣＬＫとが入力され、これらの信号から、伝
送データのサンプリングタイミングとシンボルタイミン
グとのタイミング位相誤差Ｐｅｒｒを検出する。また、
位相誤差検出回路１４１は、シンボルの同期タイミング
を示すタイミング同期信号（周波数ｆｓ）も生成する。
タイミング位相誤差Ｐｅｒｒは、２値化回路１４２に供
給される。タイミング同期信号は、レジスタ１２９，１
３０に供給され、これらのレジスタ１２９，１３０のイ
ネーブル信号として用いられる。

【００７９】２値化回路１４２は、位相誤差検出回路１
４１により検出されたタイミング位相誤差Ｐｅｒｒを閾
値０で２値化、即ち、タイミング位相誤差Ｐｅｒｒがプ
ラスであれば１、マイナスであれば０というように符号
化することによって、アップダウン信号Ｕ／Ｄを生成す
る。このアップダウン信号Ｕ／Ｄは、サンプリングクロ
ックＣＬＫの周波数を高くするか低くするかを示す１ビ
ットの信号となる。また、２値化回路１４２は、このア
ップダウン信号（Ｕ／Ｄ）の有効性を示すイネーブル信
号ＥＮも発生する。アップダウン信号Ｕ／Ｄ及びイネー
ブル信号ＥＮは、スイッチ１４３を介して、１ビットＤ
／Ａ変換器１４４に供給される。

【００８０】１ビットＤ／Ａ変換器１４４は、入力され
たアップダウン信号Ｕ／Ｄ及びイネーブル信号ＥＮに応
じて出力電圧を変化させる、１ビット入力のデジタル／
アナログ変換装置である。この１ビットＤ／Ａ変換器１
４４は、イネーブル信号ＥＮが有効（ＯＮ）とされ且つ
アップダウン信号Ｕ／ＤがＯＮ（アップダウン信号Ｕ／
Ｄは、ＯＮのときにサンプリングクロックＣＬＫの周波
数を高くすることを示すものとする。）とされている場
合には、出力電圧を１量子化単位分だけ増加させる。１
ビットＤ／Ａ変換器１４４は、イネーブル信号ＥＮが有
効（ＯＮ）とされ且つアップダウン信号Ｕ／ＤがＯＦＦ
（アップダウン信号Ｕ／Ｄは、ＯＦＦのときにサンプリ
ングクロックＣＬＫの周波数を低くすることを示すもの
とする。）とされている場合には、出力電圧を１量子化
単位分だけ減少させる。また、１ビットＤ／Ａ変換器１
４４は、イネーブル信号ＥＮが無効（ＯＦＦ）とされて
いる場合には、出力電圧を変化させない。１ビットＤ／
Ａ変換器１４４から出力される出力電圧は、ＶＣＯ１４
５に供給される。

【００８１】ＶＣＯ１４５は、サンプリングクロックＣ
ＬＫを発生する発振器であり、１ビットＤ／Ａ変換器１
４４から入力された電圧値Ｖｏｕｔに応じてその発振周
波数を変化させる。入力された電圧値Ｖｏｕｔが上昇す
れば、出力するクロックの周波数を高くし、入力された
電圧値Ｖｏｕｔが減少されば、出力するクロックの周波
数を低くする。

【００８２】このようなＶＣＯ１４５は、タイミング同
期が確立したときには、シンボルクロックの周波数ｆｓ
に対して４倍の周波数のサンプリングクロックＣＬＫを
発生することとなる。このＶＣＯ１４５により発生され
たサンプリングクロックＣＬＫは、Ａ／Ｄ変換器１２
５，１２６に供給されるとともに、１ビットＤ／Ａ変換
器１４４、プリセット回路１４６、位相誤差検出回路１
４１にも供給される。

【００８３】プリセット回路１４６は、タイミング同期
の引き込み時に用いられる回路であり、タイミング同期
の引き込みの際に、ＶＣＯ１４５から発生されるサンプ
リングクロックＣＬＫがある一定の周波数範囲となるま
で１ビットＤ／Ａ変換器１４４を制御する。そして、Ｖ
ＣＯ１４５から出力されるサンプリングクロックＣＬＫ
の周波数が、フィードバックループ制御が可能となる程
度の周波数となったときに、スイッチ１４３を２値化回
路１４２側に切り換え、ループ制御を行わせる。また、
プリセット回路１４６は、タイミング同期のループ制御
を行っている最中にも、ＶＣＯ１４５から出力されるサ
ンプリングクロックＣＬＫの周波数を監視して、同期ル
ープが外れた状態となったかどうかを判断する。プリセ
ット回路１４６は、同期が外れた場合には、スイッチ１
４３を切り換え再度タイミング同期の引き込み制御を行
う。

【００８４】タイミング同期部を構成する各部の説明（位相誤差検出回路）つぎに、位相誤差検出回路１４１
について説明をする。

【００８５】まず、位相誤差検出回路１４１によるタイ
ミング位相誤差の検出原理について説明をする。

【００８６】ＢＳデジタル放送の場合、その変調方式
は、ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫといった３つの位相
変調方式が用いられる。ＱＰＳＫ、８ＰＳＫの受信アナ
ログ信号のアイパターンを、図３（Ａ），図３（Ｂ）に
示す。この復調部１０１によるタイミング同期処理は、
図３（Ｃ）に示すように、Ａ／Ｄ変換器によるサンプリ
ングタイミングを、伝送データのシンボルタイミングに
一致させ、デジタル化することが目的である。そのた
め、例えば図３（Ｄ）に示すようにサンプリングタイミ
ングがシンボルタイミングに対して位相ずれしていた
り、図３（Ｅ）に示すようにサンプリングタイミングが
シンボルタイミングに対して周波数ずれを生じていたり
する場合には、そのずれ量を検出して、サンプリングク
ロックＣＬＫの周波数や位相を補正する必要がある。

【００８７】ここで、ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫと
いった位相変調方式の変調信号の受信アナログ信号の電
力レベル（即ち、Ｉ²＋Ｑ²）の平均値は、図４（Ａ）、
図４（Ｂ）に示すようなアイパターンに対して、図４
（Ｃ）に示すような信号波形となる。すなわち、位相変
調方式の受信アナログ信号の電力レベルの平均値は、シ
ンボルタイミングでそのレベルがピークとなり、シンボ
ルタイミングとシンボルタイミングとの中間位置（シン
ボルタイミングから位相が１８０°ずれた位置、以下、
単にシンボル中間タイミングという。）でレベルがボト
ムとなる波形となる。そして、この波形は、シンボルタ
イミング周期で周期性をもち、シンボルタイミングとシ
ンボルタイミングとの間の波形は、シンボル中間タイミ
ングを中心に対称性をもつ波形となっている。

【００８８】そのため、以下のような処理を行うことに
よって、タイミング位相誤差を検出することができる。 (1) 図５（Ａ）に示すようなシンボルタイミング周波
数ｆｓに対して、４倍の周波数のサンプリングクロック
ＣＬＫにより、受信アナログ信号を４倍オーバーサンプ
リングする。 (2) 図５（Ｂ）に示すように、１シンボル周期の各４
倍オーバーサンプリング点の位相に、仮に０、１、２、
３と番号を振る。 (3) 図５（Ｃ）に示すように、０番目の位相をシンボ
ルタイミングとし、１番目の位相の平均電力値と３番目
の位相の平均電力値とのレベル差を求める。 (4) レベル差をタイミング位相誤差Ｐｅｒｒとする。

【００８９】このようにタイミング位相誤差Ｐｅｒｒを
求めると、例えば、図５（Ｄ）に示すように、サンプリ
ングタイミングとシンボルタイミングとの同期が取れて
いる場合、１番目の位相の平均電力と３番目の位相の平
均電力とのレベル差は、０となる。

【００９０】また、図５（Ｅ）に示すように、サンプリ
ングタイミングの位相がシンボルタイミングに対して早
い場合、１番目の位相の平均電力と３番目の位相の平均
電力とのレベル差は、マイナスとなる。

【００９１】また、図５（Ｆ）に示すように、サンプリ
ングタイミングの位相がシンボルタイミングに対して遅
い場合、１番目の位相の平均電力と３番目の位相の平均
電力とのレベル差は、プラスとなる。

【００９２】すなわち、１番目の位相の平均電力と３番
目の位相の平均電力とのレベル差は、図５（Ｇ）に示す
ように、位相誤差に対して、−１８０〜＋１８０の検出
範囲の０°を中心としたＳ字カーブを描くこととなる。

【００９３】従って、このレベル差を０とするように、
４倍オーバーサンプリングしたサンプリングクロックＣ
ＬＫの周波数及び位相を制御することによって、タイミ
ング同期をとることができる。そして、このサンプリン
グクロックＣＬＫの０番目の位相でイネーブル信号ＥＮ
を出力し、このイネーブル信号ＥＮのタイミングでオー
バーサンプリングした伝送データをダウンサンプリング
することによって、タイミング同期がとられた伝送デー
タを出力することができる。

【００９４】なお、ここでは、４倍オーバーサンプリン
グした例を示したが、タイミング同期周波数ｆｓより高
いの周波数のサンプリングクロックＣＬＫにより、受信
アナログ信号をサンプリングし、サンプリングした信号
から、シンボルタイミングの同期位置の中間位置を中心
として対称の位置にある信号点の信号電力のレベル差を
求めても、シンボルタイミングの位相誤差を検出するこ
とができる。

【００９５】例えば、タイミング同期周波数ｆｓの２倍
のサンプリングクロックにより受信アナログ信号をサン
プリングし、これらのサンプリング点から２倍補間をし
て、４倍オーバーサンプリングしたものと同様のデータ
を求めてもよいし、また、４倍オーバーサンプリングに
限らず、３倍や５倍、８倍といったオーバーサンプリン
グをしてもよい。

【００９６】つぎに、位相誤差検出回路１４１の具体的
な回路構成について説明をする。

【００９７】図６に、位相誤差検出回路１４１の回路構
成図を示す。

【００９８】位相誤差検出回路１４１は、第１の乗算器
１５１と、第２の乗算器１５２と、加算器１５３と、第
１のレジスタ１５４と、減算器１５５と、第２のレジス
タ１５６と、カウンタ１５７と、第１から第３の比較器
１５８〜１６０と、第３のレジスタ１６１と、フィルタ
１６２とを備えて構成される。

【００９９】第１の乗算器１５１は、波形整形フィルタ
１２７から出力されたＩ信号データに対して二乗演算を
行う。第２の乗算器１５２は、波形整形フィルタ１２８
から出力されたＱ信号データに対して二乗演算を行う。
加算器１５３は、二乗演算されたＩ信号データ（Ｉ²）
と二乗演算されたＱ信号データ（Ｑ²）とを加算する。
すなわち、この加算器１５３から出力される値は、伝送
データの電力レベル（Ｉ ²＋Ｑ²）が格納されることとな
る。加算結果は、第１のレジスタ１５４及び減算器１５
５に供給される。

【０１００】カウンタ１５７は、ＶＣＯ１４５から出力
されるサンプリングＣＬＫが入力され、このサンプリン
グＣＬＫを、０〜３の範囲で繰り返しカウントしてい
く。第１の比較器１５８は、カウンタ１５７のカウント
値が０のときにその出力が有効（ＯＮ）となる。第２の
比較器１５９は、カウンタ１５７のカウント値が１のと
きにその出力が有効（ＯＮ）となる。第３の比較器１６
０は、カウンタ１５７のカウント値が３のときにその出
力が有効（ＯＮ）となる。すなわち、第１の比較器１５
８の出力は、上述した０番目の位相（シンボルタイミン
グ）を示し、第２の比較器１５９の出力は、上述した１
番目の位相を示し、第３の比較器１６０は、上述した３
番目の位相を示すこととなる。

【０１０１】第１のレジスタ１５４には、第２の比較器
１５９の出力がイネーブル信号として供給され、この第
２の比較器１５９の出力が有効とされているときのみ、
つまり、カウンタ１５７のカウント値が１となっている
ときにのみ、加算器１５３から出力された値を格納す
る。すなわち、第１のレジスタ１５４は、上述した１番
目の位相での電力レベルを格納する。

【０１０２】減算器１５５は、加算器１５３から出力さ
れる値から、第１のレジスタ１５４に格納されている値
を演算する。減算器１５５の出力は、第２のレジスタ１
５６に供給される。第２のレジスタ１５６は、第３の比
較器１６０の出力がイネーブル信号として供給され、こ
の第３の比較器１６０の出力が有効とされているときの
み、つまり、カウンタ１５７のカウント値が３となって
いるときのみ、減算器１５５から出力された値を格納す
る。すなわち、第２のレジスタ１５６は、上述した３番
目の位相での電力レベルから１番目の位相での電力レベ
ルを減算した値を格納する。第２のレジスタ１５６に格
納されている値は、フィルタ回路１６２に供給される。

【０１０３】第３のレジスタ１６１は、第３の比較器１
６０の出力を１クロック分遅延させ、タイミング位相誤
差Ｐｅｒｒの有効性を示す信号ＰｅｒｒＥＮを出力す
る。

【０１０４】フィルタ１６２は、第２のレジスタ１５６
に格納されている値をフィルタリングして平均化し、タ
イミング位相誤差Ｐｅｒｒを出力する。

【０１０５】また、第１の比較器１５８の出力は、シン
ボルタイミングを示すこととなり、図２に示したレジス
タ１２９，１３０に供給され、４倍オーバーサンプリン
グされた伝送データが、ダウンサンプリングされること
となる。

【０１０６】このように位相誤差検出回路１４１では、
ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫといったデジタル位相変
調信号のシンボルタイミングの位相誤差を、簡易な構成
で正確に検出することができる。

【０１０７】（１ビットＤ／Ａ変換器）つぎに、１ビッ
トＤ／Ａ変換器１４４について説明をする。

【０１０８】図７に、１ビットＤ／Ａ変換器１４４の回
路構成を示す。

【０１０９】１ビットＤ／Ａ変換器１４４には、アップ
ダウン信号Ｕ／Ｄ、サンプリングクロックＣＬＫ、イネ
ーブル信号ＥＮ、粗微調設定信号Ｆ／Ｃ、リセット信号
ＲＳＴが入力される。

【０１１０】アップダウン信号Ｕ／Ｄは、２値化回路１
４２又はプリセット回路１４６から供給される。アップ
ダウン信号Ｕ／Ｄは、ＯＮのときに出力電圧Ｖｏｕｔを
１量子化単位分だけ増加させることを示し、ＯＦＦのと
きに出力電圧Ｖｏｕｔを１量子化単位分だけ減少させる
こと示す。

【０１１１】イネーブル信号ＥＮも、２値化回路１４２
又はプリセット回路１４６から供給される。イネーブル
信号ＥＮは、ＯＮのときにアップダウン信号Ｕ／Ｄが有
効であることを示し、ＯＦＦのときにアップダウン信号
Ｕ／Ｄが無効であることを示す。すなわち、イネーブル
信号ＥＮがＯＮのときには、出力電圧Ｖｏｕｔが増減
し、イネーブル信号ＥＮがＯＦＦのときには、出力電圧
Ｖｏｕｔが固定されたままとなる。

【０１１２】粗微調設定信号Ｆ／Ｃは、１量子化単位の
値を、大きくするか小さくするかを設定するための信号
である。すなわち、出力電圧Ｖｏｕｔの１ビットの増減
量を、大きくする（粗調整）か小さくする（微調整）か
を設定する。ＯＮは、微調整を示し量子化単位が小さく
設定され、ＯＦＦは、粗調整を示し量子化単位が大きく
設定される。この粗微調設定信号Ｆ／Ｃは、スイッチ１
４３が２値化回路１４２側に切り換えられていて、ルー
プ制御がされているときには、常にＯＮに固定され、ス
イッチ１４３がプリセット回路１４６側に切り換えられ
ていて、プリセット回路１４６によりサンプリングクロ
ックＣＬＫの周波数が制御されているときには、プリセ
ット回路１４６により粗調整／微調整の制御がされる。

【０１１３】サンプリングクロックＣＬＫは、ＶＣＯ１
４５から供給される。また、リセット信号ＲＳＴは、図
示しない外部の制御装置等から供給される。リセット信
号は、一定時間長のパルス信号であり、例えば、このＢ
Ｓデジタル放送の受信装置の動作開始時等に供給され
る。

【０１１４】図７に示すように、１ビットＤ／Ａ変換器
１４４は、入力バッファ１７１と、第１の切換スイッチ
１７２と、第２の切換スイッチ１７３と、微調整用コン
デンサ１７４と、粗調整用コンデンサ１７５と、出力コ
ンデンサ１７６と、第１のＡＮＤ回路１７７と、第２の
ＡＮＤ回路１７８と、充電回路１７９とを備えて構成さ
れる。

【０１１５】入力バッファ１７１には、アップダウン信
号Ｕ／Ｄが入力される。この入力バッファ１７１は、ア
ップダウン信号Ｕ／ＤのＯＮ／ＯＦＦに対応して、出力
をＯＮ／ＯＦＦする。この入力バッファ１７１の出力電
圧は、アップダウン信号Ｕ／ＤがＯＮのときには電源電
圧レベルとなり、また一方ＯＦＦのときにはグランドレ
ベルとなる。

【０１１６】第１の切換スイッチ１７２は、端子Ａ、端
子Ｂ、端子Ｃが設けられており、第１のＡＮＤ回路１７
７による切り換え制御に応じて、基準端子とされる端子
Ｃが、端子Ａ又は端子Ｂのいずれかに接続される。

【０１１７】第１の切換スイッチ１７２のＡ端子には、
入力バッファ１７１の出力が接続され、端子Ｂには、Ｖ
ｏｕｔが出力される出力端子Ｏが接続される。そして、
端子Ｃとグランドとの間には、微調整用コンデンサ１７
４が接続される。

【０１１８】第２の切換スイッチ１７３は、端子Ａ、端
子Ｂ、端子Ｃが設けられており、第２のＡＮＤ回路１７
８による切り換え制御に応じて、基準端子とされる端子
Ｃが、端子Ａ又は端子Ｂのいずれかに接続される。

【０１１９】第２の切換スイッチ１７３のＡ端子には、
入力バッファ１７１の出力が接続され、端子Ｂには、Ｖ
ｏｕｔが出力される出力端子Ｏが接続される。そして、
端子Ｃとグランドとの間には、粗調整用コンデンサ１７
５が接続される。

【０１２０】出力コンデンサ１７６は、Ｖｏｕｔの出力
端子Ｏとグランドの間に接続されている。この出力コン
デンサ１７６は、微調整コンデンサ１７４及び粗調整用
コンデンサ１７５の容量よりも十分大きな容量を有して
いる。また、微調整コンデンサ１７４の容量Ｃ₁は、粗
調整用コンデンサ１７５の容量Ｃ₂よりも小さいものと
する。

【０１２１】第１のＡＮＤ回路１７７は、サンプリング
クロックＣＬＫ、イネーブル信号ＥＮ、粗微調設定信号
Ｆ／Ｃが入力され、これらの信号全てがＯＮとされてい
るときに、出力がＯＮとなる。第１のＡＮＤ回路１７７
の出力は、第１の切換スイッチ１７２の切換制御信号と
され、第１の切換スイッチ１７２に供給される。第１の
切換スイッチ１７２は、この切換制御信号がＯＮのとき
に端子Ｂと端子Ｃとを接続し、ＯＦＦのときに端子Ａと
端子Ｃとを接続する。

【０１２２】第２のＡＮＤ回路１７８は、サンプリング
クロックＣＬＫ、イネーブル信号ＥＮ、粗微調設定信号
Ｆ／Ｃの反転信号が入力され、これらの信号全てがＯＮ
とされているときに、その出力信号がＯＮとなる。第１
のＡＮＤ回路１７８の出力信号は、第２の切換スイッチ
１７３の切換制御信号とされる。第２の切換スイッチ１
７３は、この切換制御信号がＯＮのときに端子Ｂと端子
Ｃとを接続し、ＯＦＦのときに端子Ａと端子Ｃとを接続
する。

【０１２３】充電回路１７９は、Ｖｏｕｔの出力端子Ｏ
に接続され、リセット信号ＲＳＴがＯＮとされている
間、所定の電圧値を出力コンデンサ１７６に与え、この
出力コンデンサ１７６に電荷を蓄積する。充電回路１７
９により出力コンデンサ１７６に電荷が蓄積されると、
出力端子Ｏからは、充電回路１７９から発生された電圧
値が発生される。

【０１２４】図８にこの１ビットＤ／Ａ変換器１４４の
入出力信号の波形例を示し、以下、この１ビットＤ／Ａ
変換器１４４の動作を説明する。

【０１２５】まず、粗微調設定信号Ｆ／Ｃにより、微調
整／粗調整が設定される。粗微調設定信号Ｆ／ＣがＯＮ
（すなわち、微調整設定）の場合、第１の切換スイッチ
１７２は切換動作可能とされ、第２の切換スイッチ１７
３は端子Ａと端子Ｃとが接続されたままとされて切換動
作は行わない。反対に、粗微調設定信号Ｆ／ＣがＯＦＦ
（すなわち、粗調整設定）の場合、第２の切換スイッチ
１７３は切換動作可能とされ、第１の切換スイッチ１７
２は端子Ａと端子Ｃとが接続されたままとされて切換動
作は行わない。

【０１２６】微調設定の場合についての動作を説明をす
る。

【０１２７】アップダウン信号Ｕ／ＤがＯＮとされ、且
つ、イネーブル信号ＥＮがＯＮとされている場合、サン
プリングクロックＣＬＫのＯＮ／ＯＦＦに従い、第１の
切換スイッチ１７２が切り換えられる。第１の切換スイ
ッチ１７２が端子Ａ側に切り換えられると、入力バッフ
ァ１７１の出力がＯＮ（電源電圧レベル）とされている
ので、微調整用コンデンサ１７４にＱ₁（＝Ｃ₁×Ｖｃ
ｃ）の電荷が蓄積される。続いて、第１の切換スイッチ
１７２が端子Ｂ側に切り換えられると、微調整用コンデ
ンサ１７４に蓄積された電荷が、出力コンデンサ１７６
に転送される。

【０１２８】そのため、出力コンデンサ１７６が蓄積し
ている電荷量が増加し、この電荷量分に対応した電圧値
だけ出力電圧Ｖｏｕｔが上昇する。なお、ここで、出力
コンデンサ１７６へ転送される電荷量ΔＱは、以下の式
により定まる。 ΔＱ＝Ｃ₁（Ｖ₁−ｖ）ｖ＝（Ｃ₁Ｖ₁＋Ｃ₀Ｖ_out）／（Ｃ₁＋Ｃ₀）Ｖ₁＝第１の切り換えスイッチ１７２が端子Ａ側とされ
ているときの微調用コンデンサ１７４の電圧値Ｖ_out＝第１の切り換えスイッチ１７２が端子Ａ側とさ
れているときの出力コンデンサ１７６の電圧値Ｃ₁＝微調整用コンデンサ１７４の容量Ｃ₀＝出力コンデンサ１７６の容量一方、アップダウン信号Ｕ／ＤがＯＦＦとされ、且つ、
イネーブル信号がＯＮとされている場合、第１の切換ス
イッチ１７２が端子Ａ側に切り換えられると、入力バッ
ファ１７１の出力がＯＦＦ（グランドレベル）とされて
いるので、微調整用コンデンサ１７４に蓄積されている
電荷は、全て放出される。続いて、第１の切換スイッチ
１７２が端子Ｂ側に切り換えられると、出力コンデンサ
１７６に蓄積されている電荷が微調整用コンデンサ１７
４に転送される。

【０１２９】そのため、出力コンデンサ１７６が蓄積し
ている電荷量が減少し、この電荷量分に対応した電圧値
だけ出力電圧Ｖｏｕｔが減少する。なお、出力コンデン
サ１７６から転送される電荷量ΔＱも上述した式により
定まる。

【０１３０】また、イネーブル信号ＥＮがＯＦＦとされ
ている場合には、アップダウン信号Ｕ／ＤのＯＮ／ＯＦ
Ｆに関わらず、第１の切換スイッチ１７２が端子Ａ側に
常に切り換えられており、出力コンデンサ１７６に蓄積
されている電荷量は変わらず、従って、出力電圧Ｖｏｕ
ｔの値も変化しない。

【０１３１】なお、粗調設定の場合の基本動作は、微調
設定の場合の動作と変わらない。しかしながら、微調整
用コンデンサ１７４と粗調整用コンデンサ１７５との容
量が異なるため（Ｃ₁＜Ｃ₂）、出力コンデンサ１７６に
転送する電荷量が異なる。従って、出力電圧Ｖｏｕｔの
増減単位は、粗調の場合の方が大きい、すなわち、１量
子化単位が大きい。

【０１３２】また、リセット信号ＲＳＴがＯＮとなる
と、予め設定されている初期電圧が、充電回路１７９か
ら出力コンデンサ１７６に印加される。そのため、出力
コンデンサ１７６は、この初期電圧にチャージされ、そ
の結果、ＶＣＯ１４５から出力するサンプリングクロッ
クＣＬＫの周波数をある初期周波数に設定することがで
きる。

【０１３３】以上のように１ビットＤ／Ａ変換器１４４
では、非常に簡易な構成でデジタル／アナログ変換を行
うことができ、さらに、高精度且つ高速に動作すること
ができる。

【０１３４】以上、微調整用コンデンサ１７４や粗調整
用コンデンサ１７５といった電荷転送用のコンデンサを
介して、出力コンデンサ１７６に電荷を転送する方式の
Ｄ／Ａ変換器について説明をしたが、本発明はこのよう
な構成に限られず、定電流源を用いて出力コンデンサ１
７６に電荷を蓄積する構成としてもよい。以下、定電流
源を用いた１ビットＤ／Ａ変換器の構成例について説明
をする。

【０１３５】図９に、定電流源を用いた１ビットＤ／Ａ
変換器１４４の回路構成を示す。

【０１３６】この１ビットＤ／Ａ変換器１４４に入力さ
れる各種信号は、図７に示した例と同様である。

【０１３７】接続点Ｘと出力端子Ｏとの間には、第１の
on/offスイッチ１８１が設けられている。

【０１３８】接続点Ｙと出力端子Ｏとの間には、第２の
on/offスイッチ１８２が設けられている。

【０１３９】接続点Ｘと電源電圧Ｖｃｃとの間には、第
１の微調整用定電流源１８３と第１の微調整用スイッチ
１８４とが直列に接続されている。また、接続点Ｘとグ
ランドとの間には、第２の微調整用定電流源１８５と第
２の微調整用スイッチ１８６とが直列に接続されてい
る。

【０１４０】第１の微調整定電流源１８３は、電源電圧
Ｖｃｃから接続点Ｘの方向へ、電流ｉ₁を流す定電流源
である。第２の微調整定電流源１８５は、接続点Ｘから
グランドの方向へ、電流ｉ₁を流す定電流源である。第
１の微調整用スイッチ１８４及び第２の微調整用スイッ
チ１８６は、アップダウン信号Ｕ／Ｄにより、開閉が制
御される。アップダウン信号Ｕ／Ｄがオンのときには、
第１の微調整用スイッチ１８４は接続され、第２の微調
整用スイッチ１８６は開放される。一方、アップダウン
信号Ｕ／Ｄがオフのときには、第１の微調整用スイッチ
１８４は開放され、第２の微調整用スイッチ１８６は接
続される。

【０１４１】接続点Ｙと電源電圧Ｖｃｃとの間には、第
１の粗調整用定電流源１８７と第１の粗調整用スイッチ
１８８とが直列に接続されている。また、接続点Ｙとグ
ランドとの間には、第２の粗調整用定電流源１８９と第
２の粗調整用スイッチ１９０とが直列に接続されてい
る。

【０１４２】第１の粗調整定電流源１８７は、電源電圧
Ｖｃｃから接続点Ｙの方向へ、電流ｉ₂を流す定電流源
である。第２の粗調整定電流源１８９は、接続点Ｙから
グランドの方向へ、電流ｉ₂を流す定電流源である。第
１の粗調整用スイッチ１８８及び第２の粗調整用スイッ
チ１９０は、アップダウン信号Ｕ／Ｄにより、開閉が制
御される。アップダウン信号Ｕ／Ｄがオンのときには、
第１の粗調整用スイッチ１８８は接続され、第２の粗調
整用スイッチ１９０は開放される。一方、アップダウン
信号Ｕ／Ｄがオフのときには、第１の粗調整用スイッチ
１８８は開放され、第２の粗調整用スイッチ１９０は接
続される。

【０１４３】なお、ここで、電流値ｉ₁と電流値ｉ₂との
関係は、ｉ₁＜ｉ₂という関係があるものとする。

【０１４４】出力コンデンサ１７６は、Ｖｏｕｔの出力
端子Ｏとグランドの間に接続されている。

【０１４５】第１のＡＮＤ回路１７７は、サンプリング
クロックＣＬＫ、イネーブル信号ＥＮ、粗微調設定信号
Ｆ／Ｃが入力され、これらの信号全てがＯＮとされてい
るときに、出力がＯＮとなる。第１のＡＮＤ回路１７７
の出力は、第１のon/offスイッチ１８１の開閉の制御信
号とされ、第１ののon/offスイッチ１８１に供給され
る。第１のon/offスイッチ８１は、この制御信号がＯＮ
のときに、接続点Ｘと出力端子Ｏとを接続し、ＯＦＦの
ときに接続点Ｘと出力端子Ｏとを開放する。

【０１４６】第２のＡＮＤ回路１７８は、サンプリング
クロックＣＬＫ、イネーブル信号ＥＮ、粗微調設定信号
Ｆ／Ｃの反転信号が入力され、これらの信号全てがＯＮ
とされているときに、その出力信号がＯＮとなる。第１
のＡＮＤ回路１７８の出力信号は、第２のon/offスイッ
チ１８２の開閉の制御信号とされる。第２のon/offスイ
ッチ１８２は、接続点Ｙと出力端子Ｏとを接続し、ＯＦ
Ｆのときに接続点Ｙと出力端子Ｏとを開放する。

【０１４７】充電回路１７９は、Ｖｏｕｔの出力端子Ｏ
に接続され、リセット信号ＲＳＴがＯＮとされている
間、所定の電圧値を出力コンデンサ１７６に与え、この
出力コンデンサ１７６に電荷を蓄積する。充電回路１７
９により出力コンデンサ１７６に電荷が蓄積されると、
出力端子Ｏからは、充電回路１７９から発生された電圧
値が発生される。

【０１４８】つぎに、この定電流源を用いた１ビットＤ
／Ａ変換器１４４の動作について説明をする。

【０１４９】まず、粗微調設定信号Ｆ／Ｃにより、微調
整／粗調整が設定される。粗微調設定信号Ｆ／ＣがＯＮ
（すなわち、微調整設定）の場合、第１のon/offスイッ
チ１８１は出力端子Ｏと接続点Ｘとの間の開閉動作が可
能とされ、第２のon/offスイッチ１８２は出力端子Ｏと
接続点Ｙとの間の開放したままとする。反対に、粗微調
設定信号Ｆ／ＣがＯＦＦ（すなわち、粗調整設定）の場
合、第２のon/offスイッチ１８２は出力端子Ｏと接続点
Ｙとの間の開閉動作が可能とされ、第１のon/offスイッ
チ１８１は出力端子Ｏと接続点Ｘとの間の開放したまま
とする。

【０１５０】微調設定の場合についての動作を説明をす
る。

【０１５１】アップダウン信号Ｕ／ＤがＯＮとされ、且
つ、イネーブル信号ＥＮがＯＮとされている場合は以下
のような動作が行われる。

【０１５２】サンプリングクロックＣＬＫのＯＮ／ＯＦ
Ｆに従い、第１のon/offスイッチ１８１が、出力端子Ｏ
と接続点Ｘとの間の接続／開放を繰り返す。また、第１
の微調整用スイッチ１８４が接続され、第２の微調整用
スイッチが開放されている。

【０１５３】サンプリングクロックＣＬＫのオン期間の
間は、第１のon/offスイッチ１８１が接続されるので、
第１の微調整用定電流源１８３から定電流ｉ₁が出力コ
ンデンサ１７６に流れ込む。そのため、電流ｉ₁とサン
プリングクロックＣＬＫのオン期間Ｔで定まる一定の容
量（ｉ₁×Ｔ）の電荷が、出力コンデンサ１７６の転送
される。

【０１５４】そのため、出力コンデンサ１７６が蓄積し
ている電荷量が（ｉ₁×Ｔ）分増加し、この電荷量分に
対応した電圧値だけ出力電圧Ｖｏｕｔが上昇する。

【０１５５】一方、アップダウン信号Ｕ／ＤがＯＦＦと
され、且つ、イネーブル信号がＯＮとされている場合は
以下のような動作が行われる。

【０１５６】サンプリングクロックＣＬＫのＯＮ／ＯＦ
Ｆに従い、第１のon/offスイッチ１８１が、出力端子Ｏ
と接続点Ｘとの間の接続／開放を繰り返す。また、第１
の微調整用スイッチ１８４が開放され、第２の微調整用
スイッチ１８６が接続されている。

【０１５７】サンプリングクロックＣＬＫのオン期間の
間は、第１のon/offスイッチ１８１が接続されるので出
力コンデンサ１７６から第２の微調整用定電流源１８５
へ、定電流ｉ₁が流れ込む。そのため、電流ｉ₁とサンプ
リングクロックＣＬＫのオン期間Ｔで定まる一定の容量
（ｉ₁×Ｔ）分の電荷が、出力コンデンサ１７６から放
出される。

【０１５８】そのため、出力コンデンサ１７６が蓄積し
ている電荷量が（ｉ₁×Ｔ）分減少し、この電荷量分に
対応した電圧値だけ出力電圧Ｖｏｕｔが減少する。

【０１５９】また、イネーブル信号ＥＮがＯＦＦとされ
ている場合には、アップダウン信号Ｕ／ＤのＯＮ／ＯＦ
Ｆに関わらず、第１のon/offスイッチ１８１が開放され
ており、出力コンデンサ１７６に蓄積されている電荷量
は変わらず、従って、出力電圧Ｖｏｕｔの値も変化しな
い。

【０１６０】なお、粗調設定の場合の基本動作は、微調
設定の場合の動作と変わらない。しかしながら、流れる
電流値が異なるため（ｉ₁＜ｉ₂）、出力コンデンサ１７
６に転送される電荷量が異なる。従って、出力電圧Ｖｏ
ｕｔの増減単位は、粗調の場合の方が大きい、すなわ
ち、１量子化単位が大きい。

【０１６１】（プリセット回路）つぎに、プリセット回
路１４６について説明をする。

【０１６２】図１０に、タイミング調整回路１３２を示
すとともに、プリセット回路１４６の詳細構成を示す。

【０１６３】プリセット回路１４６は、第１のカウンタ
２０１と、第２のカウンタ２０２と、第１のレジスタ２
０３と、第１のセレクタ２０４と、第１の比較器２０５
と、第２のレジスタ２０６と、減算器２０７と、絶対値
回路２０８と、第２のセレクタ２０９と、第２の比較器
２１０と、第３のレジスタ２１１と、第４のレジスタ２
１２と、第５のレジスタ２１３と、判断回路２１４とを
備えて構成される。

【０１６４】第１のカウンタ２０１は、局部発振器１２
３から発生される搬送波に基づき生成された基準クロッ
クＲｅｆＣＫが入力される。第１のカウンタ２０１は、
この基準クロックを０からある所定の値（ＭＡＸ）まで
カウントする。このＭＡＸ値は、粗微調設定信号Ｆ／Ｃ
のＯＮ／ＯＦＦに応じて、その値が切り替わる。

【０１６５】第２のカウンタ２０２は、ＶＣＯ１４５か
ら発生されるサンプリングクロックＣＬＫが入力され、
このサンプリングクロックＣＬＫをカウントする。そし
て、この第１のカウンタ２０２は、第１のカウンタ２０
１のキャリアウト信号ＣＯがリセット端子に入力される
と、再度０からサンプリングクロックＣＬＫをカウント
する。

【０１６６】第１のレジスタ２０３は、第１のカウンタ
２０１からキャリアウト信号ＣＯが出力されたタイミン
グで、第２のカウンタ２０２のカウント値を格納する。

【０１６７】すなわち、第１のレジスタ２０３は、キャ
リアウト信号ＣＯの出力間隔内に発生されたサンプリン
グクロックＣＬＫのパルス数、つまり、第１のカウンタ
２０１で定められる一定周期内に発生されるサンプリン
グクロックＣＬＫのパルス数を、内部に格納する。換言
すれば、この第１のレジスタ２０３には、サンプリング
クロックＣＬＫの周波数を示す値が格納されることとな
る。なお、以下、この第１のレジスタ２０３に格納され
るカウント値を、測定周波数値Ｘという。

【０１６８】第１のセレクタ２０４は、粗調整用目標周
波数値Ｘｃと微調整用目標周波数値Ｘｆとを、粗微調設
定信号Ｆ／Ｃに応じて切り換えて出力する。粗調整用目
標周波数値Ｘｃ及び微調整用目標周波数値Ｘｆは、この
プリセット回路１４６により設定されたサンプリングク
ロックＣＬＫの目標周波数値を示す値である。第１のセ
レクタ２０４は、粗調整用設定信号Ｆ／ＣがＯＮの場合
（微調設定の状態の場合）微調整用目標周波数値Ｘｆを
出力し、微調整用設定信号Ｆ／ＣがＯＦＦの場合（粗調
設定の状態の場合）粗調整用目標周波数値Ｘｃを出力す
る。

【０１６９】第１の比較器２０５は、第１のレジスタ２
０３に格納されている測定周波数値Ｘと、第１のセレク
タ２０４から出力される値（粗調整用目標周波数値Ｘｃ
又は微調整用目標周波数値Ｘｆ）とを比較する。第１の
比較器２０５は、測定周波数値Ｘと、目標周波数値Ｘｃ
（又はＸｆ）を比較した結果、測定周波数値Ｘが小さけ
ればＯＮを出力し、大きければＯＦＦを出力する。

【０１７０】この第１の比較器２０５の出力信号は、ア
ップダウン信号Ｕ／Ｄとして、第２のレジスタ２０６に
よりタイミングの調整がされた後、スイッチ１４３を介
して１ビットＤ／Ａ変換器１４４に供給される。すなわ
ち、第１の比較器２０５は、ＶＯＣ１４５から発生され
るサンプリングクロックＣＬＫの周波数が目標周波数よ
りも低ければ、アップダウン信号Ｕ／ＤをＯＮとしてサ
ンプリングクロックＣＬＫの周波数を上昇させ、目標周
波数より高ければアップダウン信号Ｕ／ＤをＯＦＦとし
てサンプリングクロックＣＬＫの周波数を減少させる。

【０１７１】減算器２０７は、測定周波数値Ｘから、第
１のセレクタ２０４から出力される値（粗調整用目標周
波数値Ｘｃ又は微調整用目標周波数値Ｘｆ）を減算す
る。

【０１７２】絶対値回路２０８は、減算器２０７から出
力された値の絶対値を算出する。以下、この絶対値回路
２０８から出力される、目標周波数値から測定周波数値
Ｘを引いた結果の絶対値を、周波数誤差値Ｆｅｒｒと呼
ぶ。

【０１７３】第２のセレクタ２０９は、粗調整用しきい
値ＴＨｃと、微調整用しきい値ＴＨｆとを、粗微調設定
信号Ｆ／Ｃに応じて切り換えて出力する。粗調整用しき
い値ＴＨｃは、粗調設定から微調設定動作への切換値
を、粗調整用目標周波数値Ｘｃからの差分量で示してい
る値である。また、微調整用しきい値ＴＨｆは、微調設
定から粗調設定への切換値を、微調整用目標周波数値Ｘ
ｆからの差分量で示している値である。第２のセレクタ
２０９は、粗調整用設定信号Ｆ／ＣがＯＮの場合（微調
設定の状態の場合）、微調整用しきい値ＴＨｆを出力
し、微調整用設定信号Ｆ／ＣがＯＦＦの場合（粗調設定
の状態の場合）、粗調整用しきい値ＴＨｃを出力する。

【０１７４】第２の比較器２１０は、周波数誤差値Ｆｅ
ｒｒと、第２のセレクタ２０９から出力される値（粗調
整用しきい値ＴＨｃ、微調整用しきい値ＴＨｆ）とを比
較する。第２の比較器２１０は、周波数誤差値Ｆｅｒｒ
と、しきい値ＴＨｃ（又は、ＴＨｆ）とを比較した結
果、周波数誤差値Ｆｅｒｒが小さければＯＮを出力し、
大きければＯＦＦを出力する。この第２の比較器２１０
の出力信号は、粗微調設定信号Ｆ／Ｃとして、第３のレ
ジスタ２１１によりタイミングの調整がされた後、スイ
ッチ１４３を介して１ビットＤ／Ａ変換器１４４に供給
される。すなわち、サンプリングクロックＣＬＫの周波
数が目標周波数にある一定距離まで近づくまでは、粗調
整設定で大まかに周波数調整を行って高速に周波数を変
化させ、ある一定距離以内となった後には細かく周波数
調整を行ってより高精度に周波数を調整するようにして
いる。

【０１７５】また、この粗微調設定信号Ｆ／Ｃは、第１
のカウンタ２０１、第１のセレクタ２０４、第２のセレ
クタ２０９と、判断回路２１２とに供給される。第１の
カウンタ２０１は、粗調整から微調整に変更されると、
カウント値を長く設定する。そのため、第２のカウンタ
２０２により、粗調整状態より長い周期で周波数測定が
行われていくようになる。そして、長い周期で周波数測
定を行うことにともない、第１のレジスタ２０３に格納
される測定周波数値Ｘのレンジが変更するので、それに
ともない、目標周波数値及びしきい値が切り換えられ
る。

【０１７６】第４のレジスタ２１２と第５のレジスタ２
１３は、第１のカウンタ２０１からのキャリアウトＣＯ
信号のタイミング調整をする。タイミング調整をして出
力された信号は、アップダウン信号Ｕ／Ｄの有効性を示
すイネーブル信号ＥＮとして、スイッチ１４３を介して
１ビットＤ／Ａ変換器１４４に供給される。

【０１７７】判断回路２１４には、絶対値回路２０８か
らの出力される周波数誤差値Ｆｅｒｒと、粗微調設定信
号Ｆ／Ｃ、第４のレジスタ２１２からのイネーブル信号
ＥＮとが入力される。

【０１７８】判断回路２１４は、粗微調設定信号Ｆ／
Ｃ、イネーブル信号ＥＮ、及び、周波数誤差値Ｆｅｒｒ
に基づき、スイッチ１４３の切換制御を行う。

【０１７９】この判断回路２１４は、微調整設定信号Ｆ
／ＣがＯＮ（即ち、微調整状態）且つ周波数誤差値Ｆｅ
ｒｒがある一定の値以下となった場合に、スイッチ切換
信号ｌｏｃｋをＯＮとする。そして、それ以外の場合に
は、スイッチ切換信号をＯＦＦとする。

【０１８０】このような構成のプリセット回路１４６の
動作について説明をする。

【０１８１】まず、復調動作が開始した段階では、スイ
ッチ切換信号ｌｏｃｋがＯＦＦとされ、スイッチ１４３
がプリセット回路１４６側に切り換えられている。その
ため、アップダウン信号Ｕ／Ｄ、粗微調設定信号Ｆ／
Ｃ、イネーブル信号ＥＮが、プリセット回路１４６から
１ビットＤ／Ａ変換器１４４に供給される状態となる。

【０１８２】粗微調設定信号Ｆ／Ｃは、動作開始段階で
はＯＦＦとされている。第１のセレクタ２０４は、粗調
整用目標周波数値Ｘｃを選択し、第２のセレクタ２０９
は、粗調整用しきい値ＴＨｃを選択している。

【０１８３】第１のカウンタ２０１は、搬送波クロック
をカウントし、一定周期毎に、キャリアウト信号ＣＯを
出力する。第２のカウンタ２０２は、このキャリアウト
信号ＣＯの間隔で、ＶＣＯ１４５から出力されるサンプ
リングクロックＣＬＫをカウントする。第１のレジスタ
２０３は、キャリアウト信号ＣＯのタイミングで、第２
のカウンタ２０２のカウント値（測定周波数値Ｘ）を格
納する。

【０１８４】第１の比較器２０５は、粗調整用目標周波
数値Ｘｃと測定周波数値Ｘとを比較し、測定周波数値Ｘ
が小さければＯＮ、測定周波数値Ｘが大きければＯＦＦ
となるアップダウン信号Ｕ／Ｄを出力する。このアップ
ダウン信号Ｕ／Ｄは、１ビットＤ／Ａ変換器１４４に供
給され、ＶＣＯ１４５から出力されるサンプリングクロ
ックＣＬＫが、目標周波数に近づくように制御されてい
く。

【０１８５】第２の比較器２０５は、絶対値回路２０８
の出力値（周波数誤差値Ｆｅｒｒ）と、粗調整用しきい
値ＴＨｃとを比較する。その比較の結果、周波数誤差値
Ｆｅｒｒが、粗調整用しきい値ＴＨｃよりも小さくなっ
たときに、粗微調設定信号Ｆ／ＣをＯＮとする。

【０１８６】続いて、粗微調設定信号Ｆ／ＣがＯＮとな
ると、１ビットＤ／Ａ変換器１４４の量子化単位が小さ
くなり、１ビットで変動する増減電圧が小さくなり、そ
れにともない細かく周波数調整がされていく。また、第
１のカウンタ２０１の最大カウント値（ＭＡＸ）も大き
い値に変更され、第１のセレクタ２０４は、微調整用目
標周波数値Ｘｆを選択し、第２のセレクタ２０９は、粗
調整用しきい値ＴＨｆを選択する。

【０１８７】以後、この微調整設定状態で、処理が進め
られていく。

【０１８８】そして、この微調整設定状態で、周波数誤
差値Ｆｅｒｒが、ある一定の値以下となると、判断回路
２１４が、スイッチ切換信号ｌｏｃｋをＯＮとする。

【０１８９】スイッチ切換信号ｌｏｃｋがＯＮとなる
と、スイッチ１４３は、２値化回路１４２側に接続を切
り換える。このことにより、２値化回路１４３から出力
されるタイミング位相誤差Ｐｅｒｒに基づきアップダウ
ン信号Ｕ／Ｄ及びイネーブル信号ＥＮが、１ビットＤ／
Ａ変換器１４４に供給され、タイミング位相誤差Ｐｅｒ
ｒが０となるように、ループ制御が行われる。

【０１９０】以上のように、サンプリングクロックＣＬ
Ｋの周波数が大幅にずれている初期状態においては、プ
リセット回路１４６がサンプリングクロックＣＬＫの周
波数をモニタしながら、このサンプリングクロックＣＬ
Ｋの周波数をある一定の範囲にまで調整する。そして、
サンプリングクロックＣＬＫの周波数がある一定の範囲
にまで調整された後は、シンボルタイミングの位相誤差
Ｐｅｒｒに基づく制御に切り換えられる。

【０１９１】このため、確実且つ高速に伝送データのタ
イミング同期を引き込むことができる。

【０１９２】なお、プリセット回路１４６は、ループ制
御が行われている最中であっても動作を続行し、ＶＣＯ
１４５から出力されるサンプリングクロックＣＬＫをカ
ウントし続け、判断回路２１４が周波数誤差値Ｆｅｒｒ
をモニタする。このため、周波数誤差値Ｆｅｒｒがある
一定の値よりも大きくなり、つまり、サンプリングクロ
ックＣＬＫの周波数がある一定量以上ずれた場合には、
判断回路２１４がスイッチ切換信号ｌｏｃｋをＯＦＦと
し、再度、サンプリングクロックＣＬＫの周波数を調整
し直すこととなる。

【０１９３】タイミング同期回路の変形例つぎに、タイミング同期回路の変形例について説明す
る。

【０１９４】図１１にタイミング同期回路の構成を示
す。

【０１９５】タイミング同期回路３００は、２値化回路
１４２に変えて、以下に説明するＰＷＭ回路３０１を設
けて構成してもよい。

【０１９６】図１２に、ＰＷＭ回路３０１の具体的な構
成を示す。

【０１９７】ＰＷＭ回路３０１は、カウンタ３１１と、
第１のレジスタ３１３及び加算器３１４から構成される
累積加算器３１２と、第２のレジスタ３１５と、２値化
回路３１６と、絶対値回路３１７と、増幅器３１８と、
比較器３１９とから構成される。

【０１９８】カウンタ３１１は、位相誤差検出回路１４
１から供給されるイネーブル信号ＥＮ（タイミング同期
信号）を、例えば０〜９まで繰り返しカウントする。

【０１９９】累積加算器３１２は、第１のレジスタ３１
３と加算器３１４とから構成され、位相誤差検出回路１
４１により検出されたタイミング位相誤差Ｐｅｒｒを累
積加算する。累積加算器３１１には、カウンタ３１１か
らキャリアウト信号ＣＯが供給され、このキャリアウト
信号ＣＯが供給される毎に、このキャリアウト信号ＣＯ
に同期したＰｅｒｒの値がロードされる。すなわち、そ
れまでの加算サイクルでの累加算値が一旦クリアされ、
次の加算サイクルの最初の値（Ｐｅｒｒ）が加算された
ことになる。

【０２００】第２のレジスタ３１５は、カウンタ３１１
からのキャリアウト信号ＣＯがイネーブル信号として入
力され、このキャリアウト信号ＣＯが入力されたタイミ
ングで、累積加算器３１２の累積加算結果を、内部に保
持する。すなわち、第２のレジスタ３１５には、１０サ
イクル分累積加算されたタイミング位相誤差Ｐｅｒｒが
格納される。

【０２０１】２値化回路３１６は、第２のレジスタ３１
５に格納された累加算結果を、閾値０で２値化する。す
なわち、その累加算結果がプラスであれば１を出力し、
マイナスであれば０を出力する。この２値化回路５０５
の出力が、アップダウン信号Ｕ／Ｄとして、１ビットＤ
／Ａ変換器１４４に供給される。

【０２０２】また、第２のレジスタ３１５に格納された
累加算結果は、絶対値回路３１７により絶対値演算がさ
れた後、比較器３１９に供給される。

【０２０３】増幅器３１８は、カウンタ３１１のカウン
タ値を一定の割合で増幅し、比較器３１９に供給する。

【０２０４】比較器３１９は、位相誤差Ｐｅｒｒの絶対
値とカウンタ値の増幅値とを比較する。比較器３１９
は、比較した結果、カウンタ値よりも、累積加算結果の
方が大きければ出力をＯＮ、小さければ出力をＯＦＦと
する。そして、この比較器３１９の出力が、アップダウ
ン信号Ｕ／Ｄの有効性を示すイネーブル信号ＥＮとして
出力される。

【０２０５】以上のような構成のＰＷＭ回路３１１で
は、０〜９までを繰り返すカウンタ値を増幅した値、す
なわち図１３（Ａ）に示すような、１０サイクル周期の
鋸波状の信号が、比較器３１９に供給される。

【０２０６】比較器３１９は、この鋸波状の信号と、累
積加算値の絶対値とを比較して、イネーブル信号ＥＮを
生成する。そのため、図１３（Ｂ）に示すような累積加
算値の絶対値に比例してＯＮ期間が変動するイネーブル
信号を出力することとなる。

【０２０７】以上のように生成されたアップダウン信号
Ｕ／Ｄ及びイネーブル信号は、１ビットＤ／Ａ変換器１
４４に供給される。１ビットＤ／Ａ変換器１４４は、イ
ネーブル信号がＯＮとされているときのみ動作すること
となる。そのため、伝送シンボルの同期タイミングが高
速であっても、低速のＤ／Ａ変換器やＮＣＯを採用する
ことが可能となり、コスト安とすることができる。

【０２０８】位相誤差検出回路の変形例以上、伝送データをサンプリングするサンプリングクロ
ックＣＬＫを、シンボルクロックの４倍にして、タイミ
ング同期処理を行う例について説明をしたが、サンプリ
ングクロックＣＬＫをシンボルクロックの２倍に設定し
てもよい。この場合、２倍のサンプリングクロックＣＬ
Ｋのサンプルとサンプルとの間のタイミングの信号レベ
ルを補間して求め、上述した４倍のサンプリングクロッ
クＣＬＫによりサンプルしたときと同様な処理を行えば
よい。

【０２０９】このような２倍のオーバーサンプリングを
した場合の位相誤差検出回路の具体的な構成例について
説明をする。

【０２１０】図１４に位相誤差検出回路３５０の回路構
成を示す。

【０２１１】位相誤差検出回路３５０は、第１の補間フ
ィルタ３５１と、第２の補間フィルタ３５２と、第１の
乗算器３５３と、第２の乗算器３５４と、加算器３５５
と、第１のレジスタ３５６と、減算器３５７と、第２の
レジスタ３５８と、カウンタ３５９と、第１の比較器３
６０と、第２の比較器３６１と、第３のレジスタ３６２
と、フィルタ回路３６３とを備えて構成される。

【０２１２】第１の補間フィルタ３５１は、波形整形フ
ィルタ１２７から出力されたＩ信号データのサンプルと
サンプルとの中間タイミングのサンプル点の信号レベル
を、２倍補間補間して求める。求められた信号レベル
は、上述した１番目の位相、或いは、３番目の位相の信
号である。

【０２１３】第２の補間フィルタ３５２は、同様に、波
形整形フィルタ１２８から出力されたＱ信号データのサ
ンプルとサンプルの中間タイミングのサンプル点の信号
レベルを、２倍補間補間して求める。求められた信号レ
ベルは、上述した１番目の位相、或いは、３番目の位相
の信号である。

【０２１４】第１の乗算器３５３は、補間して求められ
たＩ信号データに対して二乗演算を行う。第２の乗算器
３５４は、補間して求められたＱ信号データに対して二
乗演算を行う。加算器３５５は、二乗演算されたＩ信号
データ（Ｉ²）と二乗演算されたＱ信号データ（Ｑ²）と
を加算する。すなわち、この加算器３５５から出力され
る値は、伝送データの電力レベル（Ｉ²＋Ｑ²）が格納さ
れることとなる。加算結果は、第１のレジスタ３５６及
び減算器３５７に供給される。

【０２１５】カウンタ３５９は、ＶＣＯ１４５から出力
されるサンプリングＣＬＫが入力され、このサンプリン
グＣＬＫを、０〜１の範囲で繰り返しカウントしてい
く。第１の比較器３６０は、カウンタ３５９のカウント
値が０のときにその出力が有効（ＯＮ）となる。第２の
比較器３６１は、カウンタ３５９のカウント値が１のと
きにその出力が有効（ＯＮ）となる。すなわち、第１の
比較器３６０の出力は、上述した１番目の位相を示し、
第２の比較器３６１の出力は、上述した３番目の位相を
示すこととなる。

【０２１６】第１のレジスタ３５６には、第１の比較器
３６０の出力がイネーブル信号として供給され、この第
１の比較器３６０の出力が有効とされているときのみ、
つまり、カウンタ３５９のカウント値が０となっている
ときにのみ、加算器３５５から出力された値を格納す
る。すなわち、第１のレジスタ３５６は、補間して求め
られた上述した１番目の位相での電力レベルを格納す
る。

【０２１７】減算器３５７は、加算器３５５から出力さ
れる値から、第１のレジスタ３５６に格納されている値
を演算する。減算器３５７の出力は、第２のレジスタ３
５８に供給される。第２のレジスタ３５８は、第２の比
較器１６１の出力がイネーブル信号として供給され、こ
の第２の比較器１６１の出力が有効とされているときの
み、つまり、カウンタ３５９のカウント値が１となって
いるときのみ、減算器３５７から出力された値を格納す
る。すなわち、第２のレジスタ３５８は、上述した３番
目の位相での電力レベルから１番目の位相での電力レベ
ルを減算した値を格納する。第２のレジスタ３５８に格
納されている値は、フィルタ回路３６３に供給される。

【０２１８】第３のレジスタ３６２は、第２の比較器１
６１の出力を１クロック分遅延させ、タイミング位相誤
差Ｐｅｒｒの有効性を示す信号ＰｅｒｒＥＮを出力す
る。

【０２１９】フィルタ回路３６３は、第２のレジスタ３
５８に格納されている値をフィルタリングして平均化
し、タイミング位相誤差Ｐｅｒｒを出力する。

【０２２０】このように補間フィルタにより、サンプル
点を補間することによって、シンボルクロックの２倍の
周波数のサンプリングクロックＣＬＫを用いても、正確
なタイミング位相誤差Ｐｅｒｒを検出することができ
る。

【０２２１】なお、ここでは、位相誤差を検出するため
にサンプリング値を用い（１番目と３番目）、シンボル
値を求めるためにサンプリング値を補間して求めたが
（０番目と２番目）、シンボル値をサンプリングし（０
番目と２番目）位相誤差を検出するための値を補間して
求める（１番目と３番目）ようにしてもよい。

【０２２２】

【発明の効果】本発明にかかるデジタル直交変調信号の
復調装置及び方法では、オーバーサンプリングされたＰ
ＳＫ変調信号から、伝送シンボルの同期タイミングの中
間のタイミングを中心として対称位相位置にある２つの
信号点間の電力レベル差を求め、この電力レベル差を平
均化して位相誤差とする。そして、この位相誤差が０と
なるように上記タイミング同期信号の周波数及び位相を
制御して、伝送シンボルの同期処理を行う。

【０２２３】このことにより、本発明にかかるデジタル
直交変調信号の復調装置及び方法では、伝送シンボルの
タイミング同期処理を、簡易な構成で、高精度に行うこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のＢＳデジタル放送の受信
装置のブロック図である。

【図２】上記ＢＳデジタル放送の受信装置の復調部の構
成を示す図である。

【図３】タイミング同期処理について説明をするための
図である。

【図４】ＰＳＫ変調信号の電力レベルについて説明をす
るための図である。

【図５】シンボルタイミングの位相誤差の検出方法につ
いて説明をするための図である。

【図６】上記復調部のタイミング同期部内の位相誤差検
出回路の構成を示す図である。

【図７】上記復調部のタイミング同期部内の１ビットＤ
／Ａ変換器の構成を示す図である。

【図８】上記１ビットＤ／Ａ変換器の入出力信号の波形
図及びタイミングチャートである。

【図９】１ビットＤ／Ａ変換器の他の構成例を示す図で
ある。

【図１０】上記復調部のタイミング同期部内のプリセッ
ト回路の構成を示す図である。

【図１１】タイミング同期回路の変形例の構成を示す図
である。

【図１２】図１１に示したタイミング同期回路のＰＷＭ
回路の構成を示す図である。

【図１３】ＰＷＭ回路の動作を説明するための図であ
る。

【図１４】位相誤差検出回路の変形例の構成を示す図で
ある。

【図１５】一般的なデジタル伝送系の構成を示す図であ
る。

【図１６】従来のタイミング同期回路の構成を示す図で
ある。

【図１７】従来のタイミング同期回路の他の構成例を示
す図である。

【符号の説明】

１００ＢＳデジタル放送の受信装置、１０１復調
部、１２５第１のＡ／Ｄ変換器、１２６第２のＡ／
Ｄ変換器、１２９第１のレジスタ、１３０第２のレ
ジスタ、１３２タイミング同期回路、１４１位相誤
差検出回路、１４２２値化回路、１４３スイッチ、
１４４１ビットＤ／Ａ変換器、１４５ＶＣＯ、１４６
プリセット回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者池田康成東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5K004 AA05 FG02 FH08 5K047 AA03 AA15 BB01 CC01 EE02 GG11 GG13 GG22 MM12 MM45 MM60 MM63

Claims

【特許請求の範囲】

【請求項１】ＰＳＫ（Phase Shift Keying）変調信号
の伝送シンボルの同期処理を行い、このＰＳＫ変調信号
を復調するデジタル直交変調信号の復調装置において、上記ＰＳＫ変調信号の伝送シンボルの同期タイミングを
示すタイミング同期信号に同期し、このタイミング同期
信号の周波数より高い周波数のサンプリング信号によ
り、上記ＰＳＫ変調信号をサンプリングするサンプリン
グ手段と、サンプリングされた上記ＰＳＫ変調信号から、同期タイ
ミングと同期タイミングの中間のタイミングを中心とし
て対称位相位置にある２つの信号点間の電力レベル差を
求め、この電力レベル差を平均化して、伝送シンボルの
同期タイミングの位相誤差を検出する位相誤差検出手段
と、上記位相誤差が０となるように上記タイミング同期信号
の周波数及び位相を制御する制御手段とを備えることを
特徴とするデジタル直交変調信号の復調装置。
【請求項２】上記サンプリング信号の周波数は、上記
タイミング同期信号の２倍とされており、上記位相誤差検出手段は、同期タイミングと同期タイミ
ングの中間のタイミングを中心として対称位相の位置に
ある信号点の信号レベル、又は、同期タイミングの信号
レベルを、サンプリングされたＰＳＫ変調信号から補間
して求めることを特徴とする請求項１記載のデジタル直
交変調信号の復調装置。
【請求項３】上記サンプリング信号の周波数は、上記
タイミング同期信号の４倍とされており、上記位相誤差検出手段は、同期タイミングと同期タイミ
ングの中間のタイミングのサンプリング点に隣接した２
つのサンプリング点間の電力レベル差を求め、この２つ
のサンプリング点間の電力レベル差から伝送シンボルの
同期タイミングの位相誤差を検出することを特徴とする
請求項１記載のデジタル直交変調信号の復調装置。
【請求項４】ＰＳＫ（Phase Shift Keying）変調信号
の伝送シンボルの同期処理を行い、このＰＳＫ変調信号
を復調するデジタル直交変調信号の復調方法において、上記ＰＳＫ変調信号の伝送シンボルの同期タイミングを
示すタイミング同期信号に同期し、このタイミング同期
信号の周波数より高い周波数のサンプリング信号によ
り、上記ＰＳＫ変調信号をサンプリングし、サンプリングされた上記ＰＳＫ変調信号から、同期タイ
ミングと同期タイミングの中間のタイミングを中心とし
て対称位相位置にある２つの信号点間の電力レベル差を
求め、上記電力レベル差を平均化して、伝送シンボルの同期タ
イミングの位相誤差を検出し、上記位相誤差が０となるように上記タイミング同期信号
の周波数及び位相を制御することを特徴とするデジタル
直交変調信号の復調方法。
【請求項５】上記サンプリング信号の周波数は、上記
タイミング同期信号の２倍とされており、同期タイミングと同期タイミングの中間のタイミングを
中心として対称位相位置にある２つの信号点の信号レベ
ル、又は、同期タイミングの信号レベルを、サンプリン
グされたＰＳＫ変調信号から補間して求めることを特徴
とする請求項４記載のデジタル直交変調信号の復調方
法。
【請求項６】上記サンプリング信号の周波数は、上記
タイミング同期信号の４倍とされており、同期タイミングと同期タイミングとの中間のタイミング
のサンプリング点に隣接した２つのサンプリング点間の
電力レベル差を求め、この２つのサンプリング点間の電
力レベル差から伝送シンボルの同期タイミングの位相誤
差を検出することを特徴とする請求項４記載のデジタル
直交変調信号の復調方法。