CN108123715A - 倍频电路 - Google Patents
倍频电路 Download PDFInfo
- Publication number
- CN108123715A CN108123715A CN201711369560.4A CN201711369560A CN108123715A CN 108123715 A CN108123715 A CN 108123715A CN 201711369560 A CN201711369560 A CN 201711369560A CN 108123715 A CN108123715 A CN 108123715A
- Authority
- CN
- China
- Prior art keywords
- unit
- field
- effect tube
- switch
- mirror image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 claims abstract description 34
- 230000005669 field effect Effects 0.000 claims description 69
- 230000005611 electricity Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种倍频电路,其包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器,电流产生单元产生第一电流,第一镜像单元、第二镜像单元分别镜像第一电流并形成第二电流、第三电流,第二电流输入至第一电阻单元,第三电流输入至第二电阻单元,第一电阻单元分别与运算放大器的反向输入端及晶振单元连接,第二电阻单元分别与运算放大器的正向输入端及压控振荡器的输出端连接,运算放大器的输出端与压控振荡器的输入端连接。本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频,可获得任意数值的时钟频率,且不需要引入锁相环系统,节省了开支。
Description
技术领域
本发明涉及集成电路领域,更具体地涉及一种对参考时钟源进行倍频的倍频电路。
背景技术
在数字集成电路系统中,为了让系统中的时序逻辑电路正常工作,通常需要若干不同频率下的稳定时钟信号。当前主流的解决方案是将系统外部的稳定参考时钟源(通常是晶振)通过锁相环电路进行不同大小的倍频,从而得到所需要的稳定时钟信号。
众所周知地,锁相环电路具有各种不同的结构,基于电荷泵的模拟锁相环是目前应用较为广泛的一种锁相环结构,其结构原理图如图1所示。该锁相环的工作原理简述如下:鉴频鉴相器在系统初始状态时,其输出节点Vo1、Vo2均输出低电平,开关S1、S2处于关断状态(开关S1、S2在低电平控制下关断,在高电平控制下导通),节点Vc电压保持不变。假设鉴频鉴相器两输入节点输入
的信号Vi1、Vi2存在一相位差且时,则鉴频鉴相器输出端Vo1输出高电平,Vo2保持低电平,其高电平的脉宽w满足以下关系:
在Vo1为高电平的时候,开关S1导通,直流源DC1的电流流经电阻R1向电容C1充电,记充电电流大小为I,此时节点Vc的电压升高。由于节点Vc为压控振荡器的输入节点,压控振荡器输出频率fo满足:
fo=Kvco*Vc(Kvco表示压控振荡器的增益)
因此当节点Vc的电压升高时,压控振荡器的输出频率fo升高,经过分频器分频后的反馈信号频率fb升高,反馈信号相位升高,相位差减小,如此反复,理论上相位差会减小至0。
同样地,当时,开关S2导通,开关S1断开,电容C1在直流源DC2的作用下放电(放电电压同样为I),节点Vc的电压降低,压控振荡器输出频率fo降低,反馈信号频率fb和相位降低,相位差增大,如此反复后,理论上相位差同样减少至0。
当鉴频鉴相器两输入端相位差为0时,其频率也相同(因为频率是相位的微分),即fr=fb,又因为fb=fo/N(N为分频器的分频比),所以fo=N*fr,从而实现了将输入晶振OX的频率fr倍频N倍的功能。改变N的大小,即可得到不同的频率的fo,从而满足数字电路系统对不同频率时钟的需求。
在现有技术中,锁相环是通过改变图1中分频器的分频系数N来改变输出频率fo与输入频率fr的倍数。由于分频器的分频系数N是整数,因此图1中的锁相环电路只能产生输入频率fr整数倍频率大小的输出时钟频率。如果要产生非整数倍fr频率的输出时钟(如4.3倍fr),图1中的分频器需要修改为多模分频器(即由若干个不同分频比的分频器构成),并且需要额外加入积分差分调制器(sigma-delta modulator)对多模分频器进行调制,使其有效分频比在不同的分频比之间转化,产生等效于所需求的非整数倍分频比,从而让锁相环产生所需求的输出时钟。积分差分调制器的设计较为复杂,并且会占据较大的芯片面积和消耗较大的功耗;另外,积分差分调制器在对多模分频器进行调制时,会对锁相环系统引入量化噪声,从而增加输出频率的抖动。因此,通过锁相环对fr进行倍频时,若倍数不为整数,整个系统的设计成本,面积功耗开销,以及输出频率的抖动,都会在一定程度上增加。
因此,有必要提供一种改进的可实现对输入频率进行任意倍频的倍频电路来克服上述缺陷。
发明内容
本发明的目的是提供一种倍频电路,本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频,可获得任意数值的时钟频率,且不需要引入锁相环系统,节省了开支。
为实现上述目的,本发明提供一种倍频电路,其包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器,所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源连接,所述电流产生单元产生第一电流,所述第一镜像单元镜像所述第一电流并形成第二电流,所述第二电流输入至所述第一电阻单元,所述第二镜像单元镜像所述第一电流并形成第三电流,所述第三电流输入至所述第二电阻单元,所述第一电阻单元分别与所述运算放大器的反向输入端及晶振单元连接,所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值,所述第二电阻单元分别与所述运算放大器的正向输入端及压控振荡器的输出端连接,所述运算放大器的输出端与所述压控振荡器的输入端连接,所述压控振荡器输出信号的频率控制所述第二电阻单元的输出电阻值。
较佳地,所述电流产生单元包括第一场效应管与第一电阻,所述第一场效应管的源极与外部电源连接,其栅极、漏极共同连接并与所述第一电阻的一端连接,所述第一电阻的另一端接地。
较佳地,所述第一镜像单元与第二镜像单元均为场效应管,所述第一镜像单元为第二场效应管,所述第二镜像单元为第三场效应管;所述第二场效应管、第三场效应管的源极均与外部电源连接,所述第二场效应管、第三场效应管的栅极均与第一场效应管的栅极连接;所述第二场效应管的漏极分别与所述第一电阻单元、运算放大器的反向输入端连接,所述第三场效应管的漏极分别与所述第二电阻单元、运算放大器的正向输入端连接。
较佳地,所述晶振单元包括晶振与反向器,所述晶振一端接地,另一端与所述反向器的输入端连接,且所述晶振、反向器的输出端均与所述第一电阻单元连接。
较佳地,所述第一场效应管、第二场效应管及第三场效应管均为P型场效应管。
较佳地,所述第一电阻单元包括第一开关、第二开关、第一电容及第二电容;所述第一开关的一端与所述第二场效应管的漏极、运算放大器的反向输入端连接,所述第一开关的另一端与所述第一电容的一端、第二电容的一端、第二开关的一端共同连接,所述第一电容的另一端、第二电容的另一端、第二开关的另一端均接地;所述反相器输出的时钟信号控制所述第一开关的开/关,所述晶振输出的时钟信号控制所述第二开关的开/关。
较佳地,所述第二电阻单元具有与所述第一电阻单元相同的结构特征,所述第二电阻单元与所述第三场效应管的漏极及运算放大器的正向输入端连接,其包括第三开关、第四开关、第三电容及第四电容。
较佳地,所述第一开关、第二开关、第三开关、第四开关均在其控制时钟为高电平时闭合,其控制时钟为低电平时打开。
较佳地,所述第二电容与第四电容的电容值相同。
与现有技术相比,本发明的倍频电路由于所述第一电阻单元与第二电阻单元的输出电阻值分别受所述晶振单元及压控振荡的输出信号时钟频率所调节,从而使得压控振荡器的频率与晶振单元输出信号频率的比值为第二镜像单元与第一镜像单元电流的比值,而所述第二镜像单元与第一镜像单元电流的比值可通过调节第二镜像单元与第三镜像单元的具体参数而获得任意值,因此本发明的倍频电路可实现对输入的参考时钟进行非整数倍的任意倍频,可获得任意数值的时钟频率。
通过以下的描述并结合附图,本发明将变得更加清晰,这些附图用于解释本发明的实施例。
附图说明
图1为现有的倍频电路的结构图。
图2为本发明的倍频电路的结构图。
具体实施方式
现在参考附图描述本发明的实施例,附图中类似的元件标号代表类似的元件。如上所述,本发明提供了一种倍频电路,本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频,可获得任意数值的时钟频率,且不需要引入锁相环系统,节省了开支。
请参考图2,图2为本发明的倍频电路的结构图。如图所示,本发明的倍频电路包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器OP及压控振荡器VCO。所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源VDD连接,所述电流产生单元产生第一电流I1,所述第一镜像单元镜像所述第一电流并形成第二电流I2,所述第二电流I2输入至所述第一电阻单元,所述第二镜像单元镜像所述第一电流I1并形成第三电流I3,所述第三电流I3输入至所述第二电阻单元;所述第一电阻单元分别与所述运算放大器OP的反向输入端及晶振单元连接,所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值;所述第二电阻单元分别与所述运算放大器OP的正向输入端及压控振荡器VCO的输出端连接,所述运算放大器OP的输出端与所述压控振荡器VCO的输入端连接,所述压控振荡器VCO输出信号fo、fob的频率控制所述第二电阻单元的输出电阻值,且所述VCO的输出信号fo、fob频率相同,但是相位相差180度。由上述可知,在本发明的倍频电路中,由于所述第一电阻单元与第二电阻单元的输出电阻值分别受所述晶振单元及压控振荡器VCO的输出信号fo、fob时钟频率所调节,从而使得压控振荡器VCO的频率为晶振单元输出信号频率的I3/I2倍,而所述I3/I2的值可通过调节第二镜像单元与第三镜像单元的具体参数而获得任意值,因此本发明的倍频电路可实现对输入的参考时钟进行非整数倍的任意倍频,可获得任意数值的时钟频率。
具体地,请再参考图2,所述电流产生单元包括第一场效应管M1与第一电阻R1,所述第一场效应管M2的源极与外部电源VDD连接,其栅极、漏极共同连接并与所述第一电阻R1的一端连接,所述第一电阻R1的另一端接地;且流过所述第一电阻R1的电流为第一电流I1。其中,所述第一镜像单元与第二镜像单元均为场效应管;具体地,所述第一镜像单元为第二场效应管M2,所述第二镜像单元为第三场效应管M3;所述第二场效应管M2、第三场效应管M3的源极均与外部电源VDD连接,所述第二场效应管M2、第三场效应管M3的栅极均与第一场效应管M1的栅极连接;所述第二场效应管M2的漏极分别与所述第一电阻单元、运算放大器OP的反向输入端连接,所述第三场效应管M3的漏极分别与所述第二电阻单元、运算放大器OP的正向输入端连接。从而,所述第二场效应管M2对所述第一电流I1进行镜像,并形成第二电流I2;同时,所述第三场效应管M3对所述第一电流I1进行镜像,并形成第三电流I3。且,在本发明的优选实施方式中,所述第一场效应管M1、第二场效应管M2及第三场效应管M3均为P型场效应管。其中,(Vgs1表示第一场效应管M1的栅源电压),而(其中,K1为第一场效应管M1的宽长比,K2为第二场效应管M2的宽长比,K3为第三场效应管M3的宽长比,。从而在本发明中,可通过调节所述第一场效应管M1、第二场效应管M2、第三场效应管M3的宽长比而调节所述第一电流I1、第二电流I2、第三电流I3的电流值,进而调节输入所述第二电阻单元与第三电阻单元的电流值。
另外,所述晶振单元包括晶振OX与反向器INV,所述晶振OX一端接地,另一端与所述反向器INV的输入端连接;所述晶振OX输出时钟信号fr,所述时钟信号fr输入至所述反相器INV,所述反相器INV产生与所述时钟信号fr相位相反、频率相同的时钟信号frb,且所述时钟信号fr、frb分别输入所述第一电阻单元,以调节所述第一电阻单元的输出电阻值。具体地,所述第一电阻单元包括第一开关Sr1、第二开关Sr2、第一电容Cr1及第二电容Cr2;所述第一开关Sr1的一端与所述第二场效应管M2的漏极、运算放大器OP的反向输入端连接,所述第一开关Sr1的另一端与所述第一电容Cr1的一端、第二电容Cr2的一端、第二开关Sr2的一端共同连接,所述第一电容Cr1的另一端、第二电容Cr2的另一端、第二开关Sr2的另一端均接地;所述反相器OP输出的时钟信号frb控制所述第一开关的开/关,所述晶振OX输出的时钟信号fr控制所述第二开关S2的开/关。且,在本发明的优选实施方式中,所述第一开关Sr1、第二开关Sr2均在其控制时钟为高电平时闭合,其控制时钟为低电平时打开;即,当所述时钟信号frb为高电平时,所述第一开关Sr1闭合,时钟信号frb为低电平时,所述第一开关Sr1打开;相同地,当所述时钟信号fr为高电平时,所述第二开关Sr2闭合,时钟信号fr为低电平时,所述第二开关Sr2打开。从而,在本发明中,当第二电流I2通过第一开关Sr1流入第一电容Cr1、第二电容Cr2时,在第一开关Sr1,第二开关Sr2的周期性导通和关断的作用下,第一电容Cr1和第二电容Cr2会周期性地进行充放电,使得第一开关Sr1的上端(即第二场效应管M2的漏级和运算放大器OP的负向输入端)节点vin的直流电压稳定在
上式中,Fref为所述晶振OX输出时钟信号fr的频率,也即为时钟信号frb的频率。
在本发明中,所述第二电阻单元与第一电阻单元具有完全相同的结构特征,其包括第三开关So1、第四开关So2、第三电容Co1及第四电容Co2,其中,所述第三开关So1、第四开关So2、第三电容Co1及第四电容Co2之间的连接关系与第一开关Sr1、第二开关Sr2、第一电容Cr1、第二电容Cr2之间的连接关系完全相同,具体如图2所示;且所述第三开关So1、第四开关So2也均在其控制时钟为高电平时闭合,其控制时钟为低电平时打开,在此不再赘述;不同仅在于,所述第三开关So1的一端与所述第三场效应管M3的漏极及运算放大器OP的正向输入端连接,所述压控振荡器VCO输出的一时钟信号fo控制所述第四开关So2的开/关,所述压控振荡器VCO输出的另一时钟信号fob控制所述第三开关So1的开/关。因此,同理可得,所述运算放大器OP的正向输入端vip的直流电压满足
上式中,Fvco为所述压控振荡器VCO输出信号fo、fob的频率。
由于运算放大器OP的具有较高的直流增益,并且通过压控振荡器VCO以及第三开关So1、第四开关So2形成了负反馈通路,因此可以认为vip=vin,得出
且在本发明的优选实施方式中,由于所述第二电容Cr2与第四电容Co2的电容值相同,从而可得
从上式可以看出,本发明的倍频电路将压控振荡器VCO输出信号fo、fob的频率Fvco锁定在晶振OX输出信号fr的频率Fref的I3/I2倍。由于第二场效应管M2、第三场效应管M3分别与第一场效应管M1构成电流镜结构,I3/I2的大小等于第三场效应管M3与第二场效应管M2的宽长比之比(K3/K2)。而第三场效应管M3与第二场效应管M2的宽长比之比在设计时,理论上可以取任意值,从而使得Fvco可以以任意设定的倍数放大Fref,实现倍频的功能。而将所述压控振荡器VCO的输出信号fo、fob作为电路的输出,即可替代锁相环进行倍频的作用。而且本发明的倍频电路在进行非整数分频时,无需像锁相环一样引入额外的面积和功耗开销,因此是一种更为简捷高效的频率倍增电路。
以上结合最佳实施例对本发明进行了描述,但本发明并不局限于以上揭示的实施例,而应当涵盖各种根据本发明的本质进行的修改、等效组合。
Claims (9)
1.一种倍频电路,其特征在于,包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器,所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源连接,所述电流产生单元产生第一电流,所述第一镜像单元镜像所述第一电流并形成第二电流,所述第二电流输入至所述第一电阻单元,所述第二镜像单元镜像所述第一电流并形成第三电流,所述第三电流输入至所述第二电阻单元,所述第一电阻单元分别与所述运算放大器的反向输入端及晶振单元连接,所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值,所述第二电阻单元分别与所述运算放大器的正向输入端及压控振荡器的输出端连接,所述运算放大器的输出端与所述压控振荡器的输入端连接,所述压控振荡器输出信号的频率控制所述第二电阻单元的输出电阻值。
2.如权利要求1所述的倍频电路,其特征在于,所述电流产生单元包括第一场效应管与第一电阻,所述第一场效应管的源极与外部电源连接,其栅极、漏极共同连接并与所述第一电阻的一端连接,所述第一电阻的另一端接地。
3.如权利要求2所述的倍频电路,其特征在于,所述第一镜像单元与第二镜像单元均为场效应管,所述第一镜像单元为第二场效应管,所述第二镜像单元为第三场效应管;所述第二场效应管、第三场效应管的源极均与外部电源连接,所述第二场效应管、第三场效应管的栅极均与第一场效应管的栅极连接;所述第二场效应管的漏极分别与所述第一电阻单元、运算放大器的反向输入端连接,所述第三场效应管的漏极分别与所述第二电阻单元、运算放大器的正向输入端连接。
4.如权利要求3所述的倍频电路,其特征在于,所述晶振单元包括晶振与反向器,所述晶振一端接地,另一端与所述反向器的输入端连接,且所述晶振、反向器的输出端均与所述第一电阻单元连接。
5.如权利要求3所述的倍频电路,其特征在于,所述第一场效应管、第二场效应管及第三场效应管均为P型场效应管。
6.如权利要求4所述的倍频电路,其特征在于,所述第一电阻单元包括第一开关、第二开关、第一电容及第二电容;所述第一开关的一端与所述第二场效应管的漏极、运算放大器的反向输入端连接,所述第一开关的另一端与所述第一电容的一端、第二电容的一端、第二开关的一端共同连接,所述第一电容的另一端、第二电容的另一端、第二开关的另一端均接地;所述反相器输出的时钟信号控制所述第一开关的开/关,所述晶振输出的时钟信号控制所述第二开关的开/关。
7.如权利要求6所述的倍频电路,其特征在于,所述第二电阻单元具有与所述第一电阻单元相同的结构特征,所述第二电阻单元与所述第三场效应管的漏极及运算放大器的正向输入端连接,其包括第三开关、第四开关、第三电容及第四电容。
8.如权利要求7所述的倍频电路,其特征在于,所述第一开关、第二开关、第三开关、第四开关均在其控制时钟为高电平时闭合,其控制时钟为低电平时打开。
9.如权利要求7所述的倍频电路,其特征在于,所述第二电容与第四电容的电容值相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711369560.4A CN108123715B (zh) | 2017-12-19 | 2017-12-19 | 倍频电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711369560.4A CN108123715B (zh) | 2017-12-19 | 2017-12-19 | 倍频电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108123715A true CN108123715A (zh) | 2018-06-05 |
CN108123715B CN108123715B (zh) | 2021-02-23 |
Family
ID=62230262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711369560.4A Active CN108123715B (zh) | 2017-12-19 | 2017-12-19 | 倍频电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108123715B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109861688A (zh) * | 2018-12-29 | 2019-06-07 | 成都锐成芯微科技股份有限公司 | 一种时钟产生电路 |
CN116073823A (zh) * | 2023-03-20 | 2023-05-05 | 上海灵动微电子股份有限公司 | 一种基于开关电容的频率综合器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592129A (en) * | 1995-06-22 | 1997-01-07 | National Semiconductor Corporation | High resolution, large multiplication factor digitally-controlled frequency multiplier |
US20040061536A1 (en) * | 2002-09-27 | 2004-04-01 | Teruo Katoh | Phase-locked loop circuit |
CN101103528A (zh) * | 2005-11-16 | 2008-01-09 | 罗姆股份有限公司 | 三角波发生电路及使用了它的逆变器、发光装置、液晶电视 |
CN101359910A (zh) * | 2007-07-30 | 2009-02-04 | 联发科技股份有限公司 | 锁相回路、压控振荡器、以及相位频率检测器 |
CN101594145A (zh) * | 2008-05-26 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
CN103076834A (zh) * | 2012-12-28 | 2013-05-01 | 四川和芯微电子股份有限公司 | 电阻校准电路 |
CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
-
2017
- 2017-12-19 CN CN201711369560.4A patent/CN108123715B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592129A (en) * | 1995-06-22 | 1997-01-07 | National Semiconductor Corporation | High resolution, large multiplication factor digitally-controlled frequency multiplier |
US20040061536A1 (en) * | 2002-09-27 | 2004-04-01 | Teruo Katoh | Phase-locked loop circuit |
CN101103528A (zh) * | 2005-11-16 | 2008-01-09 | 罗姆股份有限公司 | 三角波发生电路及使用了它的逆变器、发光装置、液晶电视 |
CN101359910A (zh) * | 2007-07-30 | 2009-02-04 | 联发科技股份有限公司 | 锁相回路、压控振荡器、以及相位频率检测器 |
CN101594145A (zh) * | 2008-05-26 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
CN103076834A (zh) * | 2012-12-28 | 2013-05-01 | 四川和芯微电子股份有限公司 | 电阻校准电路 |
CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
Non-Patent Citations (1)
Title |
---|
J.K. YIN等: ""A Low-Jitter Polyphase-Filter-Based Frequency Multiplier With Phase Error Calibration"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109861688A (zh) * | 2018-12-29 | 2019-06-07 | 成都锐成芯微科技股份有限公司 | 一种时钟产生电路 |
CN116073823A (zh) * | 2023-03-20 | 2023-05-05 | 上海灵动微电子股份有限公司 | 一种基于开关电容的频率综合器 |
Also Published As
Publication number | Publication date |
---|---|
CN108123715B (zh) | 2021-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878614B2 (en) | Phase-locked loop | |
KR920004335B1 (ko) | 전압제어발진회로 | |
CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
CN106406408B (zh) | 一种ldo电路 | |
US20080088379A1 (en) | Current device and method for phase-locked loop | |
CN101414784A (zh) | 电荷泵 | |
US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
JP2011078054A (ja) | 電流源、電子機器および集積回路 | |
US8305155B2 (en) | Phase locked loop circuit with variable voltage sources | |
CN108123715A (zh) | 倍频电路 | |
US20030122627A1 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
CN106506001B (zh) | 一种应用于pll的高性能vco电路 | |
CN106982057B (zh) | 锁相环系统 | |
US20100207673A1 (en) | Asymmetric charge pump and phase locked loops having the same | |
US8547150B2 (en) | Phase-locked loop with two negative feedback loops | |
TWI489781B (zh) | 差動電荷泵電路 | |
US20100301951A1 (en) | Current controlled ring oscillator and method for controlling the same | |
CN104917519B (zh) | 锁相环电路 | |
CN108540129B (zh) | 一种含双通路压控振荡器的锁相环电路 | |
US20200336149A1 (en) | Phase locked loop | |
CN108471307A (zh) | 电荷泵电路 | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
US6744326B2 (en) | Interleaved VCO with balanced feedforward |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |