CN106982057B - 锁相环系统 - Google Patents

锁相环系统 Download PDF

Info

Publication number
CN106982057B
CN106982057B CN201710183266.8A CN201710183266A CN106982057B CN 106982057 B CN106982057 B CN 106982057B CN 201710183266 A CN201710183266 A CN 201710183266A CN 106982057 B CN106982057 B CN 106982057B
Authority
CN
China
Prior art keywords
current
switch
phase
controlled oscillator
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710183266.8A
Other languages
English (en)
Other versions
CN106982057A (zh
Inventor
何力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN201710183266.8A priority Critical patent/CN106982057B/zh
Publication of CN106982057A publication Critical patent/CN106982057A/zh
Application granted granted Critical
Publication of CN106982057B publication Critical patent/CN106982057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环系统，包括鉴频鉴相器、第一流控振荡器及分频器，外部信号输入至鉴频鉴相器的一输入端，分频器的输出端与鉴频鉴相器的另一输入端连接，鉴频鉴相器的输出端与第一流控振荡器的输入端连接，第一流控振荡器产生一输出信号并经其输出端输出，且第一流控振荡器的输出端还与分频器的输入端连接；其中，还包括一电荷泵电路，电荷泵电路连接于鉴频鉴相器与第一流控振荡器之间，以将鉴频鉴相器输出的脉宽信号转化为电流信号并输入至第一流控振荡器，且电荷泵电路中未设置有电阻与电容。本发明的锁相环系统，在同样的传输函数特性下，面积更小，并且不受电容漏电效应和电阻热噪声对锁相环输出频率准确度的影响，提高了锁相环系统输出频率的精确度。

Description

锁相环系统
技术领域
本发明涉及集成电路领域，更具体地涉及一种锁相环系统。
背景技术
锁相环系统是一种被广泛用于模拟、数字和射频系统中用来倍频低频参考时钟频率，从而产生所需高频时钟的一种电路模块系统。在当今的片上系统(SOC)中，往往集成了大量的锁相环模块，以满足其日益增多的核心、内存和接口数量的需求。因此，降低单个锁相环模块的面积可以作为降低整个片上系统面积的重要手段之一。
锁相环系统具有各种不同的结构，基于电荷泵的模拟锁相环系统是目前应用较为广泛的一种锁相环结构,其结构原理具体如图1所示。
该锁相环系统的工作原理简述如下：鉴频鉴相器PFD在系统初始状态时，其输出节点Vo1,Vo2输出低电平，其控制的开关S1、S2打开(开关S1,S2在低电平控制下打开，在高电平控制下闭合)，节点Vc的电压保持不变。
假设输入鉴频鉴相器PFD的两输入节点Vi1、Vi2的信号存在一相位差
Figure BDA0001254145710000012
且
Figure BDA0001254145710000013
时，鉴频鉴相器PFD的输出端Vo1输出高电平,输出端Vo2保持低电平，
Figure BDA0001254145710000011
且其高电平的脉宽w满足以下关系：
其中，fr为外部输入信号vin1的频率。在Vo1输出为高电平的时候，开关S1闭合，电流源DC1流经电阻R1向电容C1充电，记充电电流大小为I，此时节点电压Vc升高。由于节点Vc为压控振荡器VCO的输入节点，压控振荡器VCO输出信号Fout的频率fo满足
fo＝Kvco*Vc(Kvco为压控振荡器的增益)
因此当Vc电压升高时，输出频率fo升高，经过分频器DIV分频后的反馈信号vin2的频率fb升高，反馈信号vin2的相位也相应升高，从而使得相位差
Figure BDA0001254145710000021
减小，如此反复，理论上相位差将会减小至0。
同样地，当
Figure BDA0001254145710000023
时，开关S2闭合，开关S1打开，电容C1在电流源DC2的作用下放电(放电电压同样为I)，Vc电压降低，压控振荡器VCO输出信号Fout的频率降低，反馈信号vin2的频率和相位降低，相位差
Figure BDA0001254145710000022
的绝对值减小，如此反复后，理论上相位差同样减少至0。
当鉴频鉴相器PFD两输入端相位差为0时，其频率也相同(因为频率是相位的微分),即fr＝fb,又因为fb＝fo/N,所以fo＝N*fr,从而实现了将输入信号vin1的频率fr倍频为N倍的功能(N分分频器的分频比)。
从控制系统理论上来讲，上述锁相环系统的闭环传输函数是一个二阶响应，存在环路稳定性问题。为了使环路稳定工作，通常情况下需要将环路的相位裕度调至大于60度并且使环路带宽小于输入频率的十分之一。为了满足以上两个条件需要电容C1的值较大，举例来讲，当相位裕度取65度，环路带宽为2MHz时，电容C1的值通常为会大于300pF，300pF的电容在CMOS集成电路中会占据较大的芯片面积。另外在此类锁相环电路中，电容C1通常采用MOS电容制成，MOS具有漏电效应，其漏电大小与其电容大小成正比例，因此较大的C1会导致MOS电容漏电较为严重，影响节点Vc电压的稳定性，从而造成输出信号Fout的频率具有一定的抖动，影响频率信号的精确度。不仅如此，该锁相环的环路稳定性同时还需要在C1上串联一较大电阻R1才能保证，较大的电阻R1不仅增大了电路面积，也在节点Vc处引入了一定的热噪声，从而进一步降低了信号频率的精确度。
因此，有必要提供一种改进的锁相环系统来克服上述缺陷。
发明内容
本发明的目的是提供一种锁相环系统，在同样的传输函数特性下，面积更小，并且不受电容漏电效应和电阻热噪声对锁相环输出频率准确度的影响，提高了锁相环系统输出频率的精确度。
为实现上述目的，本发明提供了一种锁相环系统，包括鉴频鉴相器、第一流控振荡器及分频器，外部信号输入至所述鉴频鉴相器的一输入端，所述分频器的输出端与所述鉴频鉴相器的另一输入端连接，以输入反馈信号至所述鉴频鉴相器，所述鉴频鉴相器的输出端与所述第一流控振荡器的输入端连接，所述第一流控振荡器产生一输出信号并经其输出端输出，且所述第一流控振荡器的输出端还与所述分频器的输入端连接，以将所述输出信号输入至所述分频器；其中，还包括一电荷泵电路，所述电荷泵电路连接于所述鉴频鉴相器与第一流控振荡器之间，以将所述鉴频鉴相器输出的脉宽信号转化为电流信号并输入至所述第一流控振荡器，且所述电荷泵电路中未设置有电阻与电容。
较佳地，所述鉴频鉴相器具有两个输出端，所述电荷泵电路包括积分通路与直通通路，所述鉴频鉴相的两输出端输出脉冲信号至所述积分通路，所述积分通路对输入的脉冲信号进行积分运算后输出至所述第一流控振荡器；所述鉴频鉴相的两输出端输出脉冲信号至所述直通通路，所述直通通路对输入的脉冲信号进行线性放大并输出至所述第一流控振荡器。
较佳地，所述积分通路包括第一电流源、第二电流源、第三电流源、第四电流源、第二流控振荡器及鉴相器，所述第一电流源、第二电流源及第三电流源的一端均与所述第二流控振荡器的输入端连接，所述第一电流源及第三电流源的另一端均与外部电源连接，所述第二电流源的另一端接地，所述鉴频鉴相器的一输出端控制所述第一电流源与所述第二流控振荡器的连接，所述鉴频鉴相器的另一输出端控制所述第二电流源与所述第二流控振荡器的连接；所述第二流控振荡器的输出端与所述鉴相器的一输入端连接，外部信号输入所述鉴相器的另一输入端；所述第四电流源的一端与所述第一流控振荡器的输入端连接，其另一端与外部电源连接；所述鉴相器的输出端控制所述第四电流源与所述第一流控振荡器的输入端连接。
较佳地，所述积分通路还包括第一开关、第二开关及第三开关；所述第一开关的一端与所述第一电流源的一端连接，其另一端与所述第二流控振荡器的输入端连接，所述鉴频鉴相器的一输出端与所述第一开关的控制端连接以控制所述第一开关的打开/闭合；所述第二开关的一端与所述第二流控振荡器的输入端连接，其另一端与所述第二电流源的一端连接，所述鉴频鉴相器的另一输出端与所述第二开关的控制端连接以控制所述第二开关的打开/闭合；所述第三开关的一端与所述第四电流源的一端连接，其另一端与所述第一流控振荡器的输入端连接，所述鉴相器的输出端与所述第三开关的控制端连接以控制所述第三开关的打开/闭合。
较佳地，所述第一开关、第二开关及第三开关均在其控制端电压为高电平时闭合，且所述第一开关、第二开关及第三开关均在其控制端电压为低电平时打开。
较佳地，所述直通通路包括第五电流源及第六电流源，所述第五电流源与第六电流源的一端均与所述第一流控振荡器的输入端连接，所述第五电流源的另一端与外部电源连接，所述鉴频鉴相器的一输出端控制所述第五电流源与第一流控振荡器的输入端连接；所述第六电流源的另一端接地，所述鉴频鉴相器的另一输出端控制所述第六电流源与第一流控振荡器的输入端连接。
较佳地，所述直通通路还包括第四开关与第五开关，所述第四开关的一端与所述第五电流源的一端连接，其另一端与所述第一流控振荡器的输入端连接，所述鉴频鉴相器的一输出端与所述第四开关的控制端连接以控制所述第四开关的打开/闭合；所述第五开关的一端与所述第一流控振荡器的输入端连接，其另一端与所述第六电流源的一端连接，所述鉴频鉴相器的另一输出端与所述第五开关的控制端连接以控制所述第五开关的打开/闭合。
较佳地，所述第四开关及第五开关均在其控制端电压为高电平时闭合，且所述第四开关及第五开关均在其控制端电压为低电平时打开。
较佳地，所述锁相环系统还包括第七电流源，所述第七电流源一端与外部电源连接，另一端与所述第一流控振荡器的输入端连接。
与现有技术相比，本发明的锁相环系统由于所述电荷泵电路中未设置有电阻与电容结构，因此在同样的传输函数特性下，整个系统面积更小，并且不受电容漏电效应和电阻热噪声对锁相环输出频率准确度的影响，提高了锁相环系统输出频率的精确度。
通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
附图说明
图1为现有技术中锁相环系统的结构图。
图2为本发明锁相环系统的结构图。
具体实施方式
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种锁相环系统，在同样的传输函数特性下，面积更小，并且不受电容漏电效应和电阻热噪声对锁相环输出频率准确度的影响，提高了锁相环系统输出频率的精确度。
请参考图2，图2为本发明锁相环系统的结构图。如图所示，本发明的锁相环系统，包括鉴频鉴相器PFD、电荷泵电路、第一流控振荡器OSC1及分频器DIV；外部信号Vin1输入至所述鉴频鉴相器PFD的一输入端Vi1，所述分频器DIV的输出端与所述鉴频鉴相器PFD的另一输入端Vi2连接，以输入反馈信号Vin2至所述鉴频鉴相器PFD；所述鉴频鉴相器PFD的输出端Vo1、Vo2与所述电荷泵电路连接，以输出脉冲信号up、dw至所述电荷泵电路，所述电荷泵电路还与所述第一流控振荡器OSC1的输入端Ic1连接，从而所述电荷泵电路将所述鉴频鉴相器PFD输出的脉冲信号up、dw转化为电流信号并输入至所述第一流控振荡器OSC1；所述第一流控振荡器OSC1产生一输出信号Fout并经其输出端输出，且所述第一流控振荡器OSC1的输出端还与所述分频器DIV的输入端连接，以将所述第一流控振荡器OSC1的输出信号Fout输入至所述分频器DIV，所述分频器DIV将输入的信号Fout分频后产生反馈信号Vin2并输入至所述鉴频鉴相器PFD的另一输入端Vi2。具体地，所述电荷泵电路包括积分通路与直通通路(如图2所示)，所述鉴频鉴相PFD的两输出端Vo1、Vo2输出脉冲信号up、dw至所述积分通路，所述积分通路对输入的脉冲信号up、dw进行积分运算后输出至所述第一流控振荡器OSC1的输入端Ic1；且所述鉴频鉴相PFD的两输出端Vo1、Vo2输出脉冲信号up、dw至所述直通通路，所述直通通路对输入的脉冲信号up、dw进行线性放大并输出至所述第一流控振荡器OSC1的输入端Ic1；进而，所述第一流控振荡器OSC1产生一输出信号Fout。由上述可知，本发明的锁相环系统中，所述电荷泵电路中未设置有电阻与电容结构，因此在同样的传输函数特性下，整个系统面积更小，并且不受电容漏电效应和电阻热噪声对锁相环输出频率准确度的影响，提高了锁相环系统输出频率的精确度。
具体地，请再参考图2，作为本发明的优选实施方式，所述积分通路包括第一电流源DC1、第二电流源DC2、第三电流源DC3、第四电流源DC4、第二流控振荡器OSC2及鉴相器PD；所述第一电流源DC1、第二电流源DC2及第三电流源DC3的一端均与所述第二流控振荡器OSC2的输入端连接，以为所述第二流控振荡器OSC2提供电流；所述第一电流源DC1及第三电流源DC3的另一端均与外部电源连接；所述第二电流源DC2的另一端接地。所述鉴频鉴相器PFD的一输出端Vo1输出脉冲信号up以控制所述第一电流源DC1与所述第二流控振荡器OSC2输入端的连接，进而控制所述第一电流源DC1输入电流至所述第二流控振荡器OSC2；所述鉴频鉴相器PFD的另一输出端Vo2输出脉冲信号dw以控制所述第二电流源DC2与所述第二流控振荡器OSC2的连接，进而控制所述第二电流源DC2输入电流至所述第二流控振荡器OSC2；所述第二流控振荡器OSC2的输出端与所述鉴相器PD的一输入端Vp1连接，外部信号Vin1输入所述鉴相器PD的另一输入端Vp2；所述第四电流源DC4的一端与所述第一流控振荡器OSC1的输入端连接，其另一端与外部电源连接，以为所述第一流控振荡器OSC1提供电流；所述鉴相器PD的输出端输出信号Vpo控制所述第四电流源DC4与所述第一流控振荡器OSC1的连接，也即控制所述第四电流源DC4向所述第一流控振荡器OSC1提供电流。更进一步地，所述积分通路还包括第一开S1关、第二开关S2及第三开关S3；且所述第一开关S1、第二开关S2及第三开关S3均在其控制端电压为高电平时闭合，所述第一开关S1、第二开关S2及第三开关S3均在其控制端电压为低电平时打开。所述第一开关S1的一端与所述第一电流源DC1的一端连接，其另一端与所述第二流控振荡器OSC2的输入端连接，所述鉴频鉴相器PFD的一输出端Vo1与所述第一开关S1的控制端连接以输出脉冲信号up控制所述第一开关S1的打开/闭合，进而控制所述第一电流源DC1的电流输入至所述第二流控振荡器OSC2；也即，当所述脉冲信号up为高电平时，所述第一开关S1闭合，所述第一电流源DC1的电流输入至所述第二流控振荡器OSC2；当所述脉冲信号up为低电平时，所述第一开关S1打开，所述第一电流源DC1与所述第二流控振荡器OSC2之间断开连接。所述第二开关S2的一端与所述第二流控振荡器OSC2的输入端连接，其另一端与所述第二电流源DC2的一端连接，所述鉴频鉴相器PFD的另一输出端Vo2与所述第二开关S2的控制端连接以输出脉冲信号dw控制所述第二开关S2的打开/闭合，进而控制所述第二电流源DC2的电流输入至所述第二流控振荡器OSC2；也即，当所述脉冲信号dw为高电平时，所述第二开关S2闭合，所述第二电流源DC2的电流输入至所述第二流控振荡器OSC2；当所述脉冲信号dw为低电平时，所述第二开关S2打开，所述第二电流源DC2与所述第二流控振荡器OSC2之间断开连接。所述第三开关S3的一端与所述第四电流源DC4的一端连接，其另一端与所述第一流控振荡器OSC1连接，所述鉴相器PD的输出端与所述第三开关S3的控制端连接以输出信号Vpo控制所述第三开关S3的打开/闭合，进而控制所述第四电流源DC4的电流输入至所述和一流控振荡器OSC1。
其中，所述直通通路包括第五电流源DC5及第六电流源DC6，所述第五电流源DC5与第六电流源DC6的一端均与所述第一流控振荡器OSC1的输入端连接，所述第五电流源DC5的另一端与外部电源连接，所述鉴频鉴相器PFD的一输出端Vol输出脉冲信号up控制所述第五电流源DC5与第一流控振荡器OSC1的连接，以控制所述第五电流源DC5的电流输入至所述第一流控振荡器OSC1；所述第六电流源DC6的另一端接地，所述鉴频鉴相器PFD的另一输出端Vo2输出脉冲信号dw控制所述第六电流源DC6与第一流控振荡器OSC1的连接，以控制所述第六电流源DC6的电流输入至所述第一流控振荡器OSC1。进一步地，所述直通通路还包括第四开关S4与第五开关S5，且所述第四开关S4及第五开关S5均在其控制端电压为高电平时闭合，所述第四开关S4及第五开关S5均在其控制端电压为低电平时打开。具体地，所述第四开关S4的一端与所述第五电流源DC5的一端连接，其另一端与所述第一流控振荡器OSC1的输入端连接，所述鉴频鉴相器PFD的一输出端Vo1与所述第四开关S4的控制端连接以输出脉冲信号up控制所述第四开关S4的打开/闭合，进而控制所述第五电流源DC5的电流输入至所述第一流控振荡器OSC1；也即，当所述脉冲信号up为高电平时，所述第四开关S4闭合，所述第五电流源DC5的电流输入至所述第一流控振荡器OSC1；当所述脉冲信号up为低电平时，所述第四开关S4打开，所述第五电流源DC5与所述第一流控振荡器OSC1之间断开连接。所述第五开关S5的一端与所述第一流控振荡器OSC1的输入端连接，其另一端与所述第六电流源DC6的一端连接，所述鉴频鉴相器PFD的另一输出端Vo2与所述第五开关S5的控制端连接以输出脉冲信号dw控制所述第五开关S5的打开/闭合，进而控制所述第六电流源DC6的电流输入至所述第一流控振荡器OSC1；也即，当所述脉冲信号dw为高电平时，所述第五开关S5闭合，所述第六电流源DC6的电流输入至所述第一流控振荡器OSC1；当所述脉冲信号dw为低电平时，所述第五开关S5打开，所述第六二电流源DC6与所述第一流控振荡器OSC1之间断开连接。
作为本发明的优选实施方式，所述锁相环系统还包括第七电流源DC7，所述第七电流源DC7一端与外部电源连接，另一端与所述第一流控振荡器OSC1的输入端连接，以输入电流至所述第一流控振荡器OSC1。
请再参考图2，描述本发明锁相环系统的工作原理：
从止述可知，本发明的锁相环系统不需要采用电容与电阻结构，但是为了保证锁相环系统的工作性能，其开环传输函数还需具有与现有技术锁相环系统一致的形式，现有技术的开环传输函数可以表示为：
Figure BDA0001254145710000111
其中，I表示图1中电流源DC1,DC2的电流值大小，Kvco为压控振荡器VCO的增益，N为分频比。
本发明锁相环系统的开环传输函数也具有以上形式。
本发明锁相环系统中采用的第一流控振荡器OSC1与第二流控振荡器OSC2的作用是根据其输入端口Ic1、Ic2流入的电流大小，输出一定频率的信号，其输出频率f与输入端口Ic1、Ic2的电流大小I的关系满足
f＝Kico*I(Kico表示流控振荡器的增益)
鉴相器PD的作用是将其两输入端Vp1、Vp2的相位差转换为一定脉宽(高电平的脉宽)的方波信号Vpo，设方波信号Vpo的脉宽为w,鉴相器PD两输入端Vp1、Vp2的相位差为
Figure BDA0001254145710000121
则，
w＝Kpd*φ(Kpd表示鉴相器PD的增益)
另外，设第一电流源DC1与第二电流源DC2的直流电流大小均为I1,第四电流源DC4的直流电流值大小为I2,第五电流源DC5与第六电流源DC6的直流电流值大小均为I3，外部输入信号Vin1的频率为fr。在第一开关S1与第二开关S2都打开的情况下，第三电流源DC3将第二流控振荡器OSC2的输出频率偏置在输入信号Vin1的频率fr附近(即第二流控振荡器OSC2的输入端Ic2只有第三电流源DC3所产生的电流流进的情况下，第二流控振荡器OSC2振荡频率将会处于fr附近)，从而当相位锁定后，可减少输出信号Fout的频谱毛刺，提高输出信号Fout的频率精确度。在第三开关S3、第四开关S4及第五开关S5均打开的情况下，第七电流源DC7将第一流控振荡器OSC1的输出频率偏置在目标频率N*fr附近(即第一流控振荡器OSC1的输入端Ic1只有第七电流源DC7所产生的电流流进的情况下，第一流控振荡器OSC1振荡频率将会处于N*fr附近，N为分频器的分频比),使得锁相环的目标输出频率N*fr(输出信号Fout的频率)在第一流控振荡器OSC1的频率变化范围内，避免出现相位无法锁定的情况。
为了计算本发明锁相环系统的开环传输函数，设其鉴频鉴相器PFD两输入端的信号相位差为
Figure BDA0001254145710000131
时，不妨假设
Figure BDA0001254145710000132
(即外部输入信号Vin1相位超前于反馈信号Vin2的相位)，一方面鉴频鉴相器PFD的输出端Vo1输出高电平脉冲信号up，使得第一开关S1闭合,第一电流源DC1向第二流控振荡器OSC2的输入端Ic2注入电流，输入端Ic2的电流增大，第二流控振荡器OSC2的输出频率和相位增加，则鉴相器PD两输入端Vp1、Vp2的相位差将增大，鉴相器PD输出端输出的脉冲信号Vpo高电平脉宽增大，导致单位时间第四电流源DC4的电流更多地注入第一流控振荡器OSC1的输入端Ic1，第一流控振荡器OSC1的输出信号Fout的频率增加。另一方面，脉冲信号up、dw直接控制开关第四开关S4与第五开关S5,在
Figure BDA0001254145710000133
时，第四开关S4闭合，第五电流源DC5的电流I3注入第一流控振荡器OSC1的输入端Ic1，使得第一流控振荡器OSC1的输出信号Fout的频率增加。因此，当
Figure BDA0001254145710000134
时，整个锁相环环路从两个方面使得第一流控振荡器OSC1的输出信号Fout的频率增加，输出相位增加，从而使反馈信号Vi2相位增加，从而减小相位差
Figure BDA0001254145710000135
直至为0。
同样地，当
Figure BDA0001254145710000136
时，通过环路机制，相位差
Figure BDA0001254145710000137
会不断增大，直至为0，达到相位锁定的目的，从而使得第一流控振荡器OSC1的输出信号Fout的频率增加稳定在N*fr，进而实现倍频的功能。
为了计算本发明锁相环系统的传输函数，设第一流控振荡器OSC1的增益为Kico1,第二流控振荡器OSC2的增益Kico2。当经由第一电流源DC1或第二电流源DC2注入到第二流控振荡器OSC2输入端Ic1的直流电流大小为I1(I1可正可负，正式表示第一电电流源DC1向输入端Ic1注入电流，负时表示第二电流源DC2从输入端Ic1抽取电流)，且输入信号Vin1与反馈信号Vin2的相位差为
Figure BDA0001254145710000146
时,那么单位时间内经由第四电流源DC4注入到第一流控振荡器OSC1输入端Ic1的电流大小Iint可以表示为
Figure BDA0001254145710000141
另外，单位时间内经由第五电流源DC5或第六电流源DC6注入到第一流控振荡器OSC1输入端Ic1的电流Iprop直接受高电平脉宽up或dw的控制，即直接由
Figure BDA0001254145710000147
的大小决定，Iprop满足
Figure BDA0001254145710000142
第一流控振荡器OSC1的频率改变量由Iint，Iprop之和所决定，又由于其相位改变量为频率改变量的积分，因此第一流控振荡器OSC1的输出相位
Figure BDA0001254145710000148
o满足：
Figure BDA0001254145710000143
结合以上关系式，可以得到本发明锁相环系统的开环传输函数为：
Figure BDA0001254145710000144
其中
Figure BDA0001254145710000145
R＝I3，C＝(I1*I2*Kico2*Kpd)-1
由上述关系式可知，本发明锁相环系统的开环传输函数具有和现有技术同样的形式。现有技术中的R可以由I3表示，C可以由(I1*I2*Kico2*Kpd)-1表示。若需要较大的R和C，只需要在其它参数不变的情况下，升高I3，降低I1,I2的大小即可，而I3的升高以及I1,I2的降低并不会造成锁相环面积的大幅度增加。因此，本发明的锁相环，在同样的传输函数特性下，具有比现有技术的锁相环系统更小的面积，并且也消除了由于电容漏电效应和电阻热噪声对锁相环输出频率准确度的负面影响。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (7)

1.一种锁相环系统，包括鉴频鉴相器、第一流控振荡器及分频器，外部信号输入至所述鉴频鉴相器的一输入端，所述分频器的输出端与所述鉴频鉴相器的另一输入端连接，以输入反馈信号至所述鉴频鉴相器，所述鉴频鉴相器的输出端与所述第一流控振荡器的输入端连接，所述第一流控振荡器产生一输出信号并经其输出端输出，且所述第一流控振荡器的输出端还与所述分频器的输入端连接，以将所述输出信号输入至所述分频器；其特征在于，还包括一电荷泵电路，所述电荷泵电路连接于所述鉴频鉴相器与第一流控振荡器之间，以将所述鉴频鉴相器输出的脉宽信号转化为电流信号并输入至所述第一流控振荡器，且所述电荷泵电路中未设置有电阻与电容；所述鉴频鉴相器具有两个输出端，所述电荷泵电路包括积分通路与直通通路，所述鉴频鉴相的两输出端输出脉冲信号至所述积分通路，所述积分通路对输入的脉冲信号进行积分运算后输出至所述第一流控振荡器；所述鉴频鉴相的两输出端输出脉冲信号至所述直通通路，所述直通通路对输入的脉冲信号进行线性放大并输出至所述第一流控振荡器；所述积分通路包括第一电流源、第二电流源、第三电流源、第四电流源、第二流控振荡器及鉴相器，所述第一电流源、第二电流源及第三电流源的一端均与所述第二流控振荡器的输入端连接，所述第一电流源及第三电流源的另一端均与外部电源连接，所述第二电流源的另一端接地，所述鉴频鉴相器的一输出端控制所述第一电流源与所述第二流控振荡器的连接，所述鉴频鉴相器的另一输出端控制所述第二电流源与所述第二流控振荡器的连接；所述第二流控振荡器的输出端与所述鉴相器的一输入端连接，外部信号输入所述鉴相器的另一输入端；所述第四电流源的一端与所述第一流控振荡器的输入端连接，其另一端与外部电源连接；所述鉴相器的输出端控制所述第四电流源与所述第一流控振荡器的输入端连接。
2.如权利要求1所述的锁相环系统，其特征在于，所述积分通路还包括第一开关、第二开关及第三开关；所述第一开关的一端与所述第一电流源的一端连接，其另一端与所述第二流控振荡器的输入端连接，所述鉴频鉴相器的一输出端与所述第一开关的控制端连接以控制所述第一开关的打开/闭合；所述第二开关的一端与所述第二流控振荡器的输入端连接，其另一端与所述第二电流源的一端连接，所述鉴频鉴相器的另一输出端与所述第二开关的控制端连接以控制所述第二开关的打开/闭合；所述第三开关的一端与所述第四电流源的一端连接，其另一端与所述第一流控振荡器的输入端连接，所述鉴相器的输出端与所述第三开关的控制端连接以控制所述第三开关的打开/闭合。
3.如权利要求2所述的锁相环系统，其特征在于，所述第一开关、第二开关及第三开关均在其控制端电压为高电平时闭合，且所述第一开关、第二开关及第三开关均在其控制端电压为低电平时打开。
4.如权利要求1所述的锁相环系统，其特征在于，所述直通通路包括第五电流源及第六电流源，所述第五电流源与第六电流源的一端均与所述第一流控振荡器的输入端连接，所述第五电流源的另一端与外部电源连接，所述鉴频鉴相器的一输出端控制所述第五电流源与第一流控振荡器的输入端连接；所述第六电流源的另一端接地，所述鉴频鉴相器的另一输出端控制所述第六电流源与第一流控振荡器的输入端连接。
5.如权利要求4所述的锁相环系统，其特征在于，所述直通通路还包括第四开关与第五开关，所述第四开关的一端与所述第五电流源的一端连接，其另一端与所述第一流控振荡器的输入端连接，所述鉴频鉴相器的一输出端与所述第四开关的控制端连接以控制所述第四开关的打开/闭合；所述第五开关的一端与所述第一流控振荡器的输入端连接，其另一端与所述第六电流源的一端连接，所述鉴频鉴相器的另一输出端与所述第五开关的控制端连接以控制所述第五开关的打开/闭合。
6.如权利要求5所述的锁相环系统，其特征在于，所述第四开关及第五开关均在其控制端电压为高电平时闭合，且所述第四开关及第五开关均在其控制端电压为低电平时打开。
7.如权利要求1所述的锁相环系统，其特征在于，还包括第七电流源，所述第七电流源一端与外部电源连接，另一端与所述第一流控振荡器的输入端连接。
CN201710183266.8A 2017-03-24 2017-03-24 锁相环系统 Active CN106982057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710183266.8A CN106982057B (zh) 2017-03-24 2017-03-24 锁相环系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710183266.8A CN106982057B (zh) 2017-03-24 2017-03-24 锁相环系统

Publications (2)

Publication Number Publication Date
CN106982057A CN106982057A (zh) 2017-07-25
CN106982057B true CN106982057B (zh) 2020-03-24

Family

ID=59339670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710183266.8A Active CN106982057B (zh) 2017-03-24 2017-03-24 锁相环系统

Country Status (1)

Country Link
CN (1) CN106982057B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471307B (zh) * 2017-10-30 2021-05-28 四川和芯微电子股份有限公司 电荷泵电路
CN108123715B (zh) * 2017-12-19 2021-02-23 四川和芯微电子股份有限公司 倍频电路
CN110830035B (zh) * 2019-11-29 2024-04-16 湖南国科微电子股份有限公司 一种锁相环及其锁定检测方法和电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931399B (zh) * 2009-06-24 2012-07-04 中国科学院微电子研究所 一种锁相环频率综合器
KR200453295Y1 (ko) * 2009-10-22 2011-04-20 주식회사 에렐 큰 충전전류 전로용 누전차단기
CN101783680B (zh) * 2009-12-30 2012-06-27 上海迦美信芯通讯技术有限公司 频率综合器及其校准方法
CN102843129B (zh) * 2012-08-31 2015-01-21 华为技术有限公司 锁相环、微波调制解调器及相跳抑制方法

Also Published As

Publication number Publication date
CN106982057A (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
TWI399039B (zh) 鎖相迴路
JP6121749B2 (ja) フェーズロックドループ
US10623008B2 (en) Reconfigurable fractional-N frequency generation for a phase-locked loop
US7277518B2 (en) Low-jitter charge-pump phase-locked loop
CN110572150B (zh) 时钟产生电路及时钟产生方法
CN106982057B (zh) 锁相环系统
Lad Kirankumar et al. A dead-zone-free zero blind-zone high-speed phase frequency detector for charge-pump PLL
JP3984245B2 (ja) 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法
US8547150B2 (en) Phase-locked loop with two negative feedback loops
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
KR20100094859A (ko) 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
Blasco et al. Design of a stable pulse generator system based on a Ring-VCO Phase-Locked Loop using 180nm CMOS technology
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US20090167442A1 (en) Low noise wide range voltage-controlled oscillator with transistor feedback
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
US7567133B2 (en) Phase-locked loop filter capacitance with a drag current
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
Geng et al. A quadrature sub-sampling phase detector for fast-relocked sub-sampling PLL under external interference
CN108123715A (zh) 倍频电路
Han et al. A time-constant calibrated phase-locked loop with a fast-locked time
KR100604983B1 (ko) 전력소모가 적은 커패시턴스 체배기
CN113922818B (zh) 一种自偏置结构的锁相环电路
KR100903055B1 (ko) 위상 고정 루프 및 위상 고정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant