JP3984245B2 - 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法 - Google Patents

位相ロックループ及び位相ロックループにおいてロック状況を検出する方法 Download PDF

Info

Publication number
JP3984245B2
JP3984245B2 JP2004234526A JP2004234526A JP3984245B2 JP 3984245 B2 JP3984245 B2 JP 3984245B2 JP 2004234526 A JP2004234526 A JP 2004234526A JP 2004234526 A JP2004234526 A JP 2004234526A JP 3984245 B2 JP3984245 B2 JP 3984245B2
Authority
JP
Japan
Prior art keywords
signal
lock
phase
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004234526A
Other languages
English (en)
Other versions
JP2005065283A (ja
Inventor
和彦 三木
デビッド・ダブリュ・ボアストラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005065283A publication Critical patent/JP2005065283A/ja
Application granted granted Critical
Publication of JP3984245B2 publication Critical patent/JP3984245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Description

本発明は、一般に位相ロックループ（ＰＬＬ）に関し、より具体的には位相ロックループにおいて使用されるロック検出器に関する。
［位相ロックループ回路］
位相ロックループ（ＰＬＬ）回路は、クロック合成器、通信回路、及び周波数同期器などの多くのアプリケーションにおいて使用される。ＰＬＬ回路は、入力基準信号に対して位相ロックされる出力信号を提供するために使用される。位相／周波数検出器に対するそのフィードバック信号は、入力基準信号と同じ周波数である。
従来のＰＬＬ回路は、典型的には、位相／周波数検出器（ＰＦＤ）と、ループフィルタ（例えばローパスフィルタ）を有する充電ポンプと、電圧制御発振器（ＶＣＯ）とを含む。ＰＦＤは、ＰＬＬ入力基準信号及びフィードバック信号という２つの信号に応答する。フィードバック信号は、デバイダを介してフィードバックされるＶＣＯ出力信号から生成される。フィードバック信号が、実質的に入力基準信号と同じ周波数及び位相である時、ＰＬＬ回路が「位相ロック」される。ＰＬＬ回路が位相ロックされると、ＰＦＤの２つの出力、即ちアップ及びダウン信号は、両者とも、この状態を表す第１の論理レベルをとり、これは論理ローレベルの可能性がある。これらの信号は、充電ポンプを制御して、その出力制御電圧ＶＣを増加または減少させるために使用される。
入力信号がフィードバック信号を導き、ＶＣＯがあまりに遅く動作していることを示す場合、ＰＦＤはポンプアップ信号（ＵＰ）を生成し、この信号はフィードバック信号の立ち上がりエッジまで継続する。従って、アップ信号は、入力基準信号とフィードバック信号との間の位相差を表すパルス幅によって特徴づけることが可能である。
対照的に、ＰＦＤに対する入力であるフィードバック信号が入力基準信号を導く場合、ＰＦＤはポンプダウン信号を生成し、この信号はフィードバック入力の立ち上がりエッジでトリガされ、ＰＬＬ入力基準信号の立ち上がりエッジまで継続する。ダウンパルスもまた、入力基準信号とフィードバック信号との間の位相差を表すパルス幅によって特徴づけることが可能である。
その結果、ＰＦＤは、ＰＬＬ入力基準信号とフィードバック信号との間の関係に基づいて、ＶＣＯがより速くまたはより遅く動作するように強制する。
ＰＬＬ回路は、全体的な伝達関数によって特徴づけられる。従って、ＶＣＯ出力がＰＬＬ入力に対してロックする前に、スタートアップ期間が生じる。即ち、ここで、定常状態に位相ロックされた状況が達成される前に、フィードバック信号が入力基準信号を中心として振動する（即ち、入力基準信号に対してアンダーシュート及びオーバーシュートする）。ＰＬＬ回路の初期パワーオン状態から、定常状態に位相ロックされた状況が達成される前に、何千或いは何百万ものサイクルが必要となる可能性がある。
［ロック検出器］
多くの用途において、データの完全性を確実にするために、システムクロック（通常ＰＬＬによって生成される）がロック状況にあるか否かを、システムが常に知ることは重要である。ロック検出回路は、このために使用可能である。
ＰＬＬロック検出器は、典型的には、定常状態位相ロックが、ＰＬＬ回路によって実際に達成されたことを確実にするために使用される。多くの場合において、ＰＬＬは、実際にロックされない時に、ロックされたように見える可能性がある。例えば、ＰＬＬ回路の動作中、ＰＦＤのアップまたはダウン出力端子のいずれにもパルスがないと、位相ロックされた状況に見える可能性がある。しかし、この場合、実際は、いくつかのクロックサイクルの間に亘って継続するにもかかわらず、本当の定常状態位相ロックでなく、一時的に位相ロックされた状況である可能性がある。
更に、一旦ＰＬＬ回路が定常状態にロックされると、検出回路は、論理ロック信号を停止すること無しに、ＰＦＤのアップまたはダウン出力端子のいずれかにパルスを生成する軽微なドリフトに対して免疫力があることが望ましい。
提案されたさまざまなロック検出回路の内のいくつかでは、大きな周波数カウンタによって、基準入力信号及びＶＣＯデバイダの出力における信号の周波数をモニタすることが必要となる。これらの提案はシリコン及びパワーを広域に亘って消費し、典型的には、周波数ロック検出のみに備え、位相ロック検出には備えていない。カウンタは、定常状態に位相ロックされた状況の間、連続的に切り換わるため、大きなパワーを消費する。カウンタは、また、切替えノイズを招き、これは混合信号ＰＬＬ設計において使用されるアナログ構成部品の性能を制限する可能性がある。更に、既存のロック検出回路は、典型的には、基準周波数が消えるかまたは意図された周波数から大幅にそれた時、状況をロックすることについての不履行に対処しない。
検出回路は、所定のパルス幅よりも大きなアップまたはダウンパルスが生成された時を決定するパルス弁別器を使用して実施される。パルス弁別器が、広いアップ／ダウンパルスが検出されたことを示す（即ち、「近位相ロック」状況が失われたことを示す）毎に、フリーランニング・デジタルカウンタがリセットされ、計数プロセスが再開される。しかし、デジタルカウンタが予め選択されたサイクル数を計数する前に、パルス弁別器が広いアップ／ダウンパルスが生成されたことを示さない場合、デジタルカウンタの出力は状態を変え、これにより、定常状態位相ロックが得られたことを示している論理ロック信号を生成することができる。
他の方法は、アップ及びダウンパルス列の夫々に応答する抵抗器／コンデンサ（ＲＣ）フィルタを使用することである。位相ロックループ回路が位相ロックに近いが非ゼロ出力を提供する時、夫々のフィルタがゼロパルス出力を提供する。このようなＲＣフィルタ構成は、対応のＲＣ充電回路に連結される。ＰＬＬ回路がロックされていないことを示す、フィルタをかけられたパルスが非ゼロの時はいつでも、このＲＣ充電回路が放電される。
デジタルカウンタ及びＲＣ充電回路は比較的大きいため、従来技術において採用される上述の両手法は、実施するのに大きなシリコン領域を必要とする。
更に、ＲＣフィルタ手法に関し、この種のフィルタは、典型的には、高精度を有するように実施することができない。例えば、典型的な製作プロセス上の変化により、この種のＲＣフィルタの時定数は１０−２０％の間で変化する可能性がある。この変化は、定常状態に位相ロックされた状況を検出するためのロック検出器の能力に直接悪影響を及ぼす可能性がある。
ロック検出における従来の手法では、位相エラーに関する不十分な検出感度が問題となる。例えば、多くのロック検出器は、位相エラーが１０ピコ秒程度の時、検出信号を出力する。しかし、高性能ＰＬＬは、２ピコ秒未満のデッドゾーンを必要とし、また、ゼロデッドゾーンを有することが理想的である。従って、位相エラーが１０ピコ秒程度の時に検出信号を出力するロック検出器では、精度が問題となる可能性がある。更に、幾つかのロック検出器では、基準クロックまたは電圧制御発振器（ＶＣＯ）の周波数に検出感度が依存する。
従って、上述の問題の少なくも一つを減少または除去する、改良された位相ロックループを提供することが求められている。
本発明の第１の視点は、位相ロックループであって、
入力クロック信号及びフィードバック信号に応答して、第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する位相／周波数検出器と、
ロック検出器と、
を具備し、前記ロック検出器は、
第１の差及び第２の差に基づいて電圧を生成するコンバータ部と、前記第１の差は、前記第１のアップ信号及び前記第１のダウン信号に基づくことと、前記第２の差は、前記第２のアップ信号及び前記第２のダウン信号に基づくことと、
前記電圧に基づいてロック信号を生成するロック信号発生器と、
を具備することを特徴とする。
本発明の第２の視点は、位相ロックループにおいてロック状況を検出する方法であって、
第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する工程と、
前記第１のアップ及び第１のダウン信号に基づいて第１の差を生成すると共に、前記第２のアップ及び第２のダウン信号に基づいて第２の差を生成する工程と、
前記第１の差及び前記第２の差に基づいて電圧を生成する工程と、ここで、前記第１の差が前記第２の差より大きい時に前記電圧は減少することと、
前記電圧が基準電圧未満になることを検知する工程と、
前記電圧が基準電圧未満になる時にロック信号を生成する工程と、
を具備することを特徴とする。
本発明の第３の視点は、位相ロックループにおいてロック状況を検出する方法であって、
第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する工程と、
前記第１のアップ及び第１のダウン信号に基づいて第１の差を生成すると共に、前記第２のアップ及び第２のダウン信号に基づいて第２の差を生成する工程と、
前記第１の差及び前記第２の差に基づいて電圧を生成する工程と、ここで、前記第１の差が前記第２の差より大きい時に前記電圧は減少することと、
前記電圧が基準電圧未満になることを検知する工程と、
前記電圧が基準電圧未満になる時にロック信号を生成する工程と、
を具備し、前記第１の差及び前記第２の差に基づいて電圧を生成する前記工程は、
前記第１のアップ信号及び前記第１のダウン信号の少なくとも１つに応答して、前記第１の差に対応する第１の電流を生成する工程と、
前記第２のアップ信号及び前記第２のダウン信号の少なくとも１つに応答して、前記第２の差に対応する第２の電流を生成する工程と、
前記電圧を生成するように前記第１及び第２の電流の少なくとも１つにフィルタをかける工程と、
を具備することを特徴とする。
本発明によれば、改良された位相ロックループを提供することができる。
以下に、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
本発明のある視点によれば、定常状態にロックされた状況を検出する上で狭い感度範囲を有し、また、非常に小さい位相エラーを検出することができる、ロック検出器が提供される。ロック検出器の実施形態は、遅延線を必要としない。遅延線は、適当な公差で製造することが困難であり、また、ロック検出のための周波数範囲を制限する可能性がある。更に、ロック検出器は、大量のパワーを消費すると共にデジタル切替えノイズをもたらすカウンタを利用しない。切替えノイズは、混合信号位相ロックループ設計において使用されるアナログ構成部品の性能を制限する可能性がある。
幾つかの実施形態によれば、拡張された周波数範囲に亘るロック検出を提供すること、パワー消費量が低いこと、製造するのが容易であること、比較的小さな領域を使用すること、及び周波数ロック状況及び位相ロック状況の両者を検出すること、が可能となる。更に、幾つかの実施形態によれば、増倍率のようなＰＬＬ構成が変わっても、調整や付加諸費用を必要とならない。
図１は、ＵＰ０、ＵＰ１、ＤＮ０及びＤＮ１信号を生成する位相／周波数検出器と、これらの信号に応答するロック検出器とを有する位相ロックループのブロック図である。位相ロックループ（ＰＬＬ）回路１００は、ロック検出器１２０に接続される。ＰＬＬ回路１００は、位相／周波数検出器（ＰＦＤ）１１０と、ループフィルタを有する充電ポンプ１３０と、電圧制御発振器（ＶＣＯ）１４０とを含むと共に、任意にデバイダ１５０を含む。
位相／周波数検出器１１０は、入力クロック信号ＲＥＦ＿ＣＬＫと、位相ロックループのフィードバックループからのフィードバック信号ＦＢ＿ＣＬＫとを受信することができる入力を有する。ＰＦＤ１１０は、ＰＬＬ入力基準信号ＲＥＦ＿ＣＬＫ、及びフィードバック信号ＦＢ＿ＣＬＫに応答する。フィードバック信号ＦＢ＿ＣＬＫは、デバイダ１５０によってｎ分割されたＶＣＯ出力ＰＬＬ＿ＯＵＴに等しい。ＰＦＤ１１０は、ロック外であることを示す複数の信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０を生成する。これらの信号は、フィードバック信号ＦＢ＿ＣＬＫが、入力基準信号ＲＥＦ＿ＣＬＫに対して、ロック外であるか或いは位相ロックされているか、及びそれがどの程度であるかに対応する。位相／周波数検出器１１０は、入力クロック信号ＲＥＦ＿ＣＬＫとフィードバック信号ＦＢ＿ＣＬＫとの間の位相差または周波数差を検出するのに応じて、信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０を出力する。図１に示される実施形態において、位相／周波数検出器１１０によって生成された信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０は、４本の別々の信号経路を介してロック検出器１２０に伝送されると共に、２本の別々の信号経路を介して充電ポンプ１３０に伝送される。
位相−周波数検出器１１０は、基準信号ＲＥＦ＿ＣＬＫ及びフィードバック信号ＦＢ＿ＣＬＫを受信し、そして、アップ信号ＵＰ１、ＵＰ０及びダウン信号ＤＮ１、ＤＮ０を生成し、これにより基準信号ＲＥＦ＿ＣＬＫとフィードバック信号ＦＢ＿ＣＬＫとの間の位相差／エラーを示すようにする。
ある実施形態において、アップ信号ＵＰ０は、基準信号ＲＥＦ＿ＣＬＫの立ち上がりエッジと、フィードバック信号ＦＢ＿ＣＬＫの立ち上がりエッジとの間の位相差と比例するパルス幅を有する。この時、基準信号ＲＥＦ＿ＣＬＫの立ち上がりエッジがリーディングエッジである。ダウン信号ＤＮ０は、フィードバック信号ＦＢ＿ＣＬＫの立ち上がりエッジと、基準信号ＲＥＦ＿ＣＬＫの立ち上がりエッジとの間の位相差と比例するパルス幅を有する。この時、フィードバック信号ＦＢ＿ＣＬＫの立ち上がりエッジがリーディングエッジである。しかし、基準信号ＲＥＦ＿ＣＬＫの立ち上がりエッジがフィードバック信号ＦＢ＿ＣＬＫと整列すると、アップ信号ＵＰ０及びダウン信号ＤＮ０はパルス幅を有しないか、または非常に短いパルス幅を有することとなる。同様に、基準信号ＲＥＦ＿ＣＬＫの立ち上がりエッジがフィードバック信号ＦＢ＿ＣＬＫとほとんど同期すると（または整列すると）、アップ信号ＵＰ０、ダウン信号ＤＮ０、または両信号は、非常に短いパルス幅を有することとなる。
完全な位相ロックにおいて、アップ及びダウン信号パルスは、正確に互いに適合する。しかし、実際は、アップ及びダウン信号ＵＰ０、ＤＮ０の対応するパルス間に僅かな変化があろう場合でも、「本当の」位相ロックが達成される。アップ信号のパルス幅がダウン信号のパルス幅より大きい場合、位相／周波数検出器１１０は、充電ポンプ１３０に対して、位相ロックループ出力信号ＰＬＬ＿ＯＵＴの周波数のシフトアップが必要であることを指示する。一方、ダウン信号ＤＮ０のパルス幅がアップ信号ＵＰ０のパルス幅より大きい場合、位相／周波数検出器１１０は、充電ポンプ１３０に対して、位相ロックを達成するために上記出力周波数のシフトダウンが必要であることを指示する。
ある実施形態において、ＰＦＤ１１０は、基準信号ＲＥＦ＿ＣＬＫ及びフィードバック信号ＦＢ＿ＣＬＫを受信し、そして、アップ信号ＵＰ１、ＵＰ０及びダウン信号ＤＮ１、ＤＮ０を生成する。これらの信号は、入力クロック信号ＲＥＦ＿ＣＬＫとフィードバック信号ＦＢ＿ＣＬＫとの間の位相差を示す。これらの信号に応答して、ロック検出回路１２０は、ロック信号ＰＬＬ＿ＬＯＣＫを出力し、これにより、ＰＬＬがロック内モード及びロック外モードのいずれで動作しているかを示すようにする。ロック信号ＰＬＬ＿ＬＯＣＫは、ＰＬＬ回路の現在の動作モードを示すため、基準及びフィードバック信号の各期間（またはクロックサイクル）において更新される。
充電ポンプ１３０は、ＵＰ０及びＤＮ０信号に応答し、制御信号ＶＣを生成するように配設される。ＵＰ０及びＤＮ０信号によって示されるように、制御信号ＶＣの電位は、フィードバック信号と入力基準信号との間の位相エラーに対応する。アップ信号ＵＰ０及びダウン信号ＤＮ０に応答し、ローパスフィルタを有する充電ポンプ１３０は、ＶＣＯ１４０に対する入力である直流電圧ＶＣを生成する。
ある実施形態において、充電ポンプ１３０は、第１の電流源及び第２の電流源を具備することができる。アップ信号ＵＰ０は、第１の電流源を起動させ、ノードＤを充電する。一方、ダウン信号ＤＮ０は、第２の電流源を起動させ、ノードＤを放電させる。
別の実施形態において、充電ポンプ１３０は、位相／周波数検出器１１０からのアップ及びダウン信号ＵＰ０、ＤＮ０間の差を検出するのに応じて、ポンプ電流を生成する電流源とすることができる。アップ及びダウン信号ＵＰ０、ＤＮ０のパルスは、僅かな偏差のために正確に適合しない可能性があるため（位相ロックが達成される場合であっても）、充電ポンプ１３０は、アップ及びダウン信号ＵＰ０、ＤＮ０間の差を、非常に狭いパルスとして検出する可能性がある。これらの狭いパルスは、ポンプ電流に高周波ジッターを発生させる可能性がある。ポンプ電流の大きさは、アップ及びダウン信号ＵＰ０、ＤＮ０間の差と、アップ及びダウン信号ＵＰ０、ＤＮ０が位相ロックを達成するためにＰＬＬ＿ＯＵＴの出力周波数のシフトアップ及びシフトダウンのいずれを必要としているかと、に依存する。ポンプ電流は、位相ロックループの出力クロック信号ＰＬＬ＿ＯＵＴの周波数を決定する。
ループフィルタは、制御信号ＶＣの伝達特性を増幅すると共に整形する充電ポンプ１３０に連結することができる。ループフィルタ（別の１ブロックとして図示せず）は、制御電圧ＶＣが生成される前に、ポンプ電流信号中の望ましくないノイズ及びジッターをフィルタ除去するように充電ポンプ１３０に連結される。
ループフィルタは、当業者にとって公知の、従来の受動ループフィルタ及び能動ループフィルタのいずれであってもよい。例えば、ループフィルタは、位相エラーに対応する電位を有する変更された制御信号ＶＣを出力する、従来の抵抗器−コンデンサ（ＲＣ）ローパスフィルタとすることができる。この場合、時定数ＲＣは、ループフィルタの通過帯域を決定する。ループフィルタの伝達関数は、位相ロックループの所望の総合応答率に従って設計可能である。
発振器１４０（電圧制御発振器１４０であってもよい）は、ループフィルタによって生成される制御信号ＶＣに従って制御され、ＶＣＯ入力において電圧ＶＣと比例する周波数を有するＶＣＯ出力信号ＰＬＬ＿ＯＵＴを生成する。ＶＣＯ出力信号ＰＬＬ＿ＯＵＴは、ループフィルタ制御電圧ＶＣによって決定される発振器周波数において位相ロックされた信号である。ＶＣＯ１４０は、従来公知の複数の形態のいずれであってもよい。位相ロックループ出力ＰＬＬ＿ＯＵＴ信号は、実質的に矩形の波形を有するデジタルクロック信号、またはデジタル信号に近い省略された（clipped）正弦波形とすることができる。
ＰＬＬ１００には、デバイダ１５０が任意に含まれる。デバイダ１５０は、ＶＣＯ出力信号ＰＬＬ＿ＯＵＴに基づいてフィードバック信号ＦＢ＿ＣＬＫを生成する。
ある実施形態において、デバイダ１５０は、ＶＣＯ出力信号ＰＬＬ＿ＯＵＴの周波数の１／Ｎ（Ｎは任意の値）である周波数を有するフィードバック信号ＦＢ＿ＣＬＫを生成する。例えば、チップを介して分配される時に、出力クロック信号ＰＬＬ＿ＯＵＴの所望の周波数が、入力クロック信号ＲＥＦ＿ＣＬＫの周波数より大きい周波数に逓倍される場合、フィードバックデバイダ１５０がフィードバックループ内に提供される可能性がある。フィードバックデバイダ１５０は、整数の倍数に等しい整数の除数を有することができ、これにより、位相／周波数検出器１１０が、フィードバック信号ＦＢ＿ＣＬＫの周波数を入力クロック信号ＲＥＦ＿ＣＬＫの周波数と比較することができる。
チップに分配される時に、位相ロック出力クロック信号ＰＬＬ＿ＯＵＴの周波数が可変的に変化する更に別の実施形態において、デバイダ１５０は、可変の除数を有するプログラム可能なデバイダとすることができる。これは、入力クロック信号ＲＥＦ＿ＣＬＫの周波数に対する、出力クロック信号ＰＬＬ＿ＯＵＴの所望の周波数の関係に依存する。位相ロック出力クロック信号ＰＬＬ＿ＯＵＴの周波数が、入力クロック信号ＲＥＦ＿ＣＬＫの周波数と同じであることが望ましい場合、フィードバックループ、及びＶＣＯ１４０からのフィードバック信号ＦＢ＿ＣＬＫにおいて、周波数デバイダを配設する必要はない。
デバイダ１５０は、例えば、単純なカウンタを使用して実施することができ、従来技術において当業者にとって公知の設計原理に従って、ＶＣＯ出力基準信号ＰＬＬ＿ＯＵＴの周波数を増大させる。
ロック検出器１２０は、信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０に応答する。アップ及びダウン信号ＵＰ０、ＤＮ０は実質的にゼロデッドゾーンを発生させる一方、アップ及びダウン信号ＵＰ１、ＤＮ１は幾らかのデッドゾーンを発生させる。この点は、図５（ａ）を参照して以下に詳述される。ロック検出器は、ロック信号ＰＬＬ＿ＬＯＣＫを生成し、これは、活動状態において、ＰＬＬ回路１００の定常状態ロック状況に対応する。
位相ロック検出器１２０は、位相ロックを検出し、位相検出器１１０からアップ及びダウン信号ＵＰ１、ＵＰ０、ＤＮ１、及びＤＮ０を受信するために連結される。位相ロック検出器１２０は、位相ロック指示信号ＰＬＬ＿ＬＯＣＫを生成する。ある実施形態において、位相ロック検出器１２０の入力は、位相／周波数検出器１１０の出力から通じているアップ及びダウン信号経路に連結される。
位相ロック検出器１２０は、フィードバック信号ＦＢ＿ＣＬＫと入力クロック信号ＲＥＦ＿ＣＬＫとの間の位相または周波数の変動を示す周波数検出器からのアップ及びダウン信号間の差を決定することができる。位相ロック指示信号ＰＬＬ＿ＬＯＣＫは、本当のロック状況が達成されると、スイッチオンとなるか或いはハイレベルとなる。ＰＬＬ＿ＬＯＣＫのハイまたはオンはまた、ロック信号として知られている。ロック信号の生成は後述される。
ロック検出器１２０によって生成される位相ロック指示信号ＰＬＬ＿ＬＯＣＫは、例えば、出力パッドに送られる可能性がある。論理ロック信号は、多くの目的に使用される可能性があり、それらは当業者によれば理解されるであろう。
図２は、ロック検出器のコンバータ部の概略回路図であり、このコンバータ部は、位相エラー（ΔΦ）の関数である電流を、ローパスフィルタを介して電圧ＬＤＬＶＬへ変換する。
ロック検出器１２０のコンバータ部１２２は、電流源１２３、電流源１２４、抵抗器１２５及びコンデンサ１２６を含む。電流源１２３は、ＶＤＤ１３５に連結され、位相エラー（ΔΦ）の関数ｆ1 である電流Ｉ1 を発生させる。電流源１２４は、グラウンド１３８に連結され、位相エラー（ΔΦ）の異なる関数ｆ0 である電流Ｉ0 を発生させる。電流Ｉ0 、Ｉ1 は、ローパスフィルタ１４２に連結されたノードＡに供給される。電流源１２３及び電流源１２４によって発生された電流は、位相エラー（ΔΦ）を電圧レベルＬＤＬＶＬに変換するために利用可能性である。
ある実施形態において、ローパスフィルタ１４２は、抵抗器１２５及びコンデンサ１２６を具備し、ここで、コンデンサ１２６に掛る電圧ＬＤＬＶＬはフィルタ１４２の出力である。抵抗器１２５は、電流源とコンデンサ１２６との間に連結される。フィルタ１４２の周波数応答は、抵抗器１２５の抵抗（Ｒ）とコンデンサ１２６の静電容量（Ｃ）との積である時定数ＲＣによって特徴づけられる。時定数ＲＣは、コンバータ部１２２に対する入力であるアップ及びダウン信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０間の僅かなズレからもたらされる、狭いパルスをフィルタ除去するように設計される。位相ロックループが定常状態位相ロックにある場合でも、アップ及びダウン信号パルス間の小さな変化は許容される必要がある。ローパスフィルタ１４２は、このように、閾値パルス幅より狭いパルス幅を有するパルスをフィルタ除去するために、アップ及びダウン信号パルスの対応するエッジ間の最大許容偏差を表す、所定の閾値パルス幅に依存する通過帯域を有するように設計される。
図１のループフィルタは、位相ロック制御電圧ＶＣを生成するため、位相／周波数検出器１１０によって生成されるアップ及びダウン信号パルスＵＰ０、ＤＮ０における変化に対して感受性が高い必要がある。従って、図１の位相ロックループのループフィルタ（図示せず）の周波数応答と比較して、図２のロック検出器１２０のフィルタ１４２は、ループフィルタ（図示せず）によってフィルタ除去されるバルスより広いパルスをフィルタ除去するように設計することができる。
ロック検出器１２０は、アップ及びダウン信号ＵＰ０、ＤＮ０おける変化を密接に追うというより、定常状態の「本当の」位相ロックを示すように配設される。このため、ロック検出器１２０のフィルタ１４２は、アップ及びダウン信号ＵＰ１、ＤＮ１、ＵＰ０、及びＤＮ０における幾らかの小さな偏倚を許容するように、図１の位相ロックループのループフィルタ（図示せず）によっては通されるような、狭いパルスをフィルタ除去するように設計することができる。
図２のローパスフィルタ１４２の通過帯域は、このように、図１のループフィルタ（図示せず）の通過帯域より狭くてもよい。従ってまた、ロック検出器１２０のローパスフィルタ１４２の時定数ＲＣは、ループフィルタ（図示せず）の時定数より大きくてもよい。
電圧ＬＤＬＶＬは、抵抗器１２５をコンデンサ１２６に連結するノードにおける出力である。図２に示されるコンバータ部によって生成される電圧ＬＤＬＶＬは、次に、図３Ａまたは図３Ｂに示されるようなロック信号発生器部に供給される。
図３Ａは、ロック検出器のロック信号発生器回路部の概略回路図であり、このロック信号発生器回路部は、電圧ＬＤＬＶＬを検出すると共にロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを生成するヒステリシスドライバを具備する。
図３Ａにおいて、ヒステリシスドライバ１２７は、電圧ＬＤＬＶＬを受信すると共にロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを提供するように配設される。
ある実施形態において、ローパスフィルタ１４２の出力は、電圧ＬＤＬＶＬによって特徴づけられるヒステリシスを有するインバータ１２７、例えばシュミットトリガに連結される。ＬＤＬＶＬがシュミットトリガへ入力されると、シュミットトリガは位相ロック指示信号ＰＬＬ＿ＬＯＣＫを生成することができる。ＰＬＬ＿ＬＯＣＫ出力は、本当の位相ロックを示すためにハイ状態にあるか、さもなければロー状態にある。
図３Ｂは、ロック検出器のロック信号発生器部の他の実施形態の概略回路図であり、このロック信号発生器部は、演算増幅器と、電圧ＬＤＬＶＬを検出すると共にロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを生成するヒステリシスドライバと、を具備する。
ある実施形態において、ロック信号発生器部は更に、非反転端末で電圧ＬＤＬＶＬを受信すると共に、非反転端末で電圧基準信号Ｖｒｅｆを受信する演算増幅器１２８を含む。ロック検出器の感度は、演算増幅器にさまざまな基準電圧を入力することによって変えることができる。
典型的な位相ロックループ動作において、位相ロックループが定常状態位相ロックにある時でも、アップ及びダウン信号間に小さな変化が時々生じる。このように、位相ロック検出器１２０は、本当の定常状態位相ロックを示す一方、位相／周波数検出器１１０によって生成されるアップ及びダウン信号における幾らかの小さい変化を許容するように設計される。
ロック検出器１２０において、アップ及びダウン信号パルスが完全に適合しない場合であっても、アップ及びダウン信号間の変化が閾値の範囲内である時は、「本当の」位相ロックを示すロック指示信号ＰＬＬ＿ＬＯＣＫをロック検出器１２０が出力するように、閾値変化を設計することができる。演算増幅器は、ヒステリシスドライバ１２７へ入力される出力信号を生成する。次に、ヒステリシスドライバ１２７は、ロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを生成する。ドライバに入力される電圧が閾値の近くで小さい振動を有する時に、ヒステリシスドライバ１２７は、異常なパルスが位相ロック指示信号ＰＬＬ＿ＬＯＣＫに現れるのを防止するのを助ける。ヒステリシスがないと、異常なパルスが位相ロック指示信号ＰＬＬ＿ＬＯＣＫに現れる可能性が高くなる。
図４Ａは、図２の電流源１２３の実施形態の概略回路図であり、この電流源は、制御信号ＤＮ１、ＵＰ１に応答してＩ1 を生成する。
電流源１２３は、インバータ１３１、１３４と、ＶＤＤ１３５及び出力ノードＢ間で並列に平行に連結された一対のｐチャネルＭＯＳＦＥＴ１３２、１３３と、を含む。ダウン信号ＤＮ１がインバータ１３１へ入力され、インバータ１３１の出力がトランジスタ１３２のゲートに連結される。ＤＮ１はゲートをバイアスし、電流ＩDN1 がトランジスタ１３２のソース／ドレイン及びドレイン／ソース間で流れるようにする。これと類似の態様で、アップ信号ＵＰ１がインバータ１３４によって反転され、反転されたＵＰ１信号がトランジスタ１３３のゲートへ入力され、トランジスタ１３３をバイアスし、電流ＩUP1 がトランジスタ１３３のドレイン／ソースからソース／ドレインに流れるようにする。電流ＩDN1 及びＩUP1 の両者は、次にＩ1 を生成するためにノードＢに流れる。
図４Ｂは、図２の電流源１２４の実施形態の概略回路図であり、この電流源は、制御信号ＤＮ０、ＵＰ０に応答してＩ0 を生成する。
電流源１２４は、グラウンド１３８及びノードＣ間で並列に連結された一対のｎチャネルＭＯＳＦＥＴトランジスタ１３６及び１３７を含む。図４Ｂに示されるように、ダウン信号ＤＮ０がトランジスタ１３６のゲートをバイアスし、電流ＩDN0 がトランジスタ１３６のドレイン／ソース及びソース／ドレイン間で流れるようにする。これと類似の態様で、アップ信号ＵＰ０がトランジスタ１３７のゲートへ入力され、トランジスタ１３７をバイアスし、電流ＩUP0 がトランジスタ１３７のドレイン／ソース及びソース／ドレイン間で流れるようにする。電流ＩDN0 及びＩUP0 は、次に電流Ｉ0 を生成するためにノードＣで組み合わされる。
電流ＩDN1 、ＩUP1 、ＩDN0 、ＩUP0 、Ｉ0 、及びＩ1 、並びに電荷ＱDN1 、ＱUP1 、ＱDN0 、ＱUP0 、Ｑ0 、及びＱ1 は、夫々下記の式（１）−（６）によって支配される。
Figure 0003984245
式（１）に示されるように、ＩDN1 は、ＶDN1 及びトランジスタ（Ｐ０）１３２の相互トランスコンダクタンスに依存する。同様に、式（２）−（４）に示されるように、電流ＩUP1 、ＩDN0 、及びＩUP0 は、夫々、ＶUP1 、ＶDN0 、及びＶUP0 、並びにトランジスタ（Ｐ１）１３３、（Ｎ０）１３６、及び（Ｎ１）１３７の相互トランスコンダクタンスに依存する。Ｔは、ＰＬＬ入力基準信号ＲＥＦ＿ＣＬＫのサイクルタイン（cycle tine）である。
ＵＰ０、ＤＮ１、ＵＰ１、及びＤＮ１の全てが図５（ａ）に示される。図５（ａ）及び図５（ｂ）に示されるように、位相エラー（ΔΦ）が正である時、ＤＮ０及びＤＮ１は完全なオンまたは完全なハイとなり、ＵＰ０及びＵＰ１はオフまたはローとなる。逆に、位相エラー（ΔΦ）が負である時、ＤＮ０及びＤＮ１はオフまたはローとなり、ＵＰ０及びＵＰ１は完全なオンまたはハイとなる。このように、ＶDN1 が位相エラー（ΔΦ）に依存するので、ＱDN1 もまた位相エラー（ΔΦ）に依存する。ＱUP1 、ＱDN0 、及びＱUP0 の夫々は、類似の態様で位相エラー（ΔΦ）に依存する。従って、式（５）及び（６）に示されるように、電荷Ｑ0 （ＱDN0 及びＱUP0 の合計）及びＱ1 （ＱDN1 及びＱUP1 の合計）の両者もまた、位相エラーに依存する。
トランジスタ（Ｐ０）１３２、（Ｐ１）１３３、（Ｎ０）１３６、及び（Ｎ１）１３７の相互トランスコンダクタンスｇm 間の関係は、下記の式７で表される。
ｇm_P0 ＝ ｇm_P1 ＞ ｇm_N0 ＝ ｇm_N1 （７）
式７に示されるように、トランジスタ（Ｐ０）１３２の相互トランスコンダクタンスは、トランジスタ（Ｐ１）１３３のそれと同じである。また、トランジスタ（Ｎ０）１３６の相互トランスコンダクタンスは、トランジスタ（Ｎ１）１３７のそれと同じである。更に、トランジスタ（Ｐ０）１３２及び（Ｐ１）１３３の相互トランスコンダクタンスは、トランジスタ（Ｎ０）１３６及び（Ｎ１）１３７のそれよりも大きい。
図４Ｃは、位相エラー（ΔΦ）の関数としての電荷Ｑ0 及びＱ1 のグラフである。
矢印１はＱ0 及びＱ1 間の差を示し、これは、位相エラー（ΔΦ）の増加に関連する、ＵＰ１及びＤＮ１信号並びにＵＰ０及びＤＮ０信号の「デッドゾーン」範囲の差に起因する。位相エラー（ΔΦ）が小さい時、アップ信号ＵＰ１及びダウン信号ＤＮ１の両者がオフとなるデッドゾーンによって、電荷Ｑ1 はＱ0 より小さくなることができる。位相エラーが比較的大きい時、信号ＵＰ０、ＤＮ０及びＵＰ１、ＤＮ１は交互にオン及びオフとなる。位相エラー（ΔΦ）が比較的大きい時、ＶUPが概ねＶDNに等しい（ＶDNは概ねＶＤＤ／２に等しい）として、Ｑ1 はＱ0 よりも大きい。
矢印２はＱ1 及びＱ0 間の差を示す。以下に述べるように、これらの電荷の差は、電流源１２３で使用されるトランジスタ１３２、１３３及び電流源１２４で使用されるトランジスタ１３６、１３７の相互トランスコンダクタンスにおける差によって生じる。位相エラー（ΔΦ）が比較的高い値まで増加すると、信号ＵＰ０、ＤＮ０及びＵＰ１、ＤＮ１は交互にオン及びオフとなり、この際、ＰＬＬ１００は、位相エラーの値を減少させることによってロックすることを試みる。
図５（ａ）乃至図５（ｅ）は、タイミングダイアグラムである。
図５（ａ）は、ＰＬＬ入力基準信号ＲＥＦ＿ＣＬＫ、フィードバック信号ＦＢ＿ＣＬＫ、アップ信号ＵＰ０、ダウン信号ＤＮ０、アップ信号ＵＰ１、及びダウン信号ＤＮ１のタイミング間の関係を示す。
図５（ａ）は、２つの異なった状態、第１の状態（状態Ａ）及び第２の状態（状態Ｂ）に分けられる。
状態Ａにおいて位相エラーが比較的大きい一方、状態Ｂにおいて位相エラーが比較的小さい。第２の状態Ｂ中、信号ＵＰ１、ＤＮ１及びＵＰ０、ＤＮ０は、第１の離散値（例えば０）、第２の離散値（例えば０．５）、または第３の離散値（例えば１）有することができる。
［状態Ａ］
第１の状態（Ａ）中、第１のアップ信号ＵＰ１、第１のダウン信号ＤＮ１、第２のアップ信号ＵＰ０、及び第２のダウン信号ＤＮ０は、第１の離散値（例えば０）または第３の離散値（例えば１）を有することができる。ある実施形態において、信号ＵＰ０、ＵＰ１は、位相エラーが正である状態Ａの時に「オフ」となり、位相エラーが負である時に「完全なオン」となる。逆に、信号ＤＮ０、ＤＮ１は、位相エラーが正である状態Ａの時に「完全なオン」となり、位相エラーが負である時に「オフ」となる。このように、状態Ａにおいて、信号ＤＮ０及びＤＮ１はほぼ同一であり、信号ＵＰ０及びＵＰ１もまたほぼ同一である。更に、ＤＮ０及びＤＮ１は信号ＵＰ０及びＵＰ１と反対で、ＤＮ０及びＤＮ１の両者がオフまたはローの時、信号ＵＰ０及びＵＰ１の両者が完全なオンまたはハイとなる。逆に、ＤＮ０及びＤＮ１の両者が完全なオンまたはハイの時、信号ＵＰ０及びＵＰ１の両者が完全なローまたはオフとなる。
図５（ｂ）は、位相エラー（ΔΦ）ＰＨＡＳＥ＿ＥＲＲＯＲを示す。
状態Ａにおいて、位相エラー（ΔΦ）は比較的大きく、また、図５（ａ）及び図５（ｂ）に示されるように、第１のアップ信号ＵＰ１は第２のアップ信号ＵＰ０にほぼ等しい。ある実施形態において、位相エラー（ΔΦ）が正である時、ＤＮ０及びＤＮ１は完全なオンまたは完全なハイとなり、ＵＰ０及びＵＰ１はオフまたはローとなる。この実施形態において、位相エラーが負である時、第１のアップ信号ＵＰ１及び第２のアップ信号ＵＰ０は第３の離散値を有する。その一方で、位相エラーが負である時、第１のダウン信号ＤＮ１（第２のダウン信号ＤＮ０にほぼ等しい）は第１の離散値となる。
逆に、位相エラー（ΔΦ）が正である時、ＤＮ０及びＤＮ１は完全なオンまたはハイとなり、ＵＰ０及びＵＰ１はオフまたはローとなる。このように、位相エラーが正である時、第１のアップ信号ＵＰ１及び第２のアップ信号ＵＰ０は第１の離散値を有する。位相エラーが正である時、第１のダウン信号ＤＮ１（第２のダウン信号ＤＮ０に等しい）は第３の離散値を有する。
図５（ｃ）は、電荷Ｑ1 及びＱ0 を示す。図５（ｃ）に示されるように、ＶUP及びＶDNの両者がＶＤＤ／２に概ね等しい場合、これはＱ1 がＱ0 より大きくなることを意味する。ＵＰ１及びＤＮ１が「オン」の時、Ｑ1 はＱ0 より大きく、これは、トランジスタ（Ｎ０）１３６及び（Ｎ１）１２７の相互トランスコンダクタンスと比較した、トランジスタ（Ｐ０）１３２及び（Ｐ１）１３３の相互トランスコンダクタンスにおける差に起因する。
図５（ｄ）は、基準信号Ｖｒｅｆに対する電圧ＬＤＬＶＬを示す。状態Ａ中、電圧ＬＤＬＶＬはＶＤＤにある。
［状態Ｂ］
第２の状態（Ｂ）中、第１のアップ信号ＵＰ１、第１のダウン信号ＤＮ１は、第１の離散値（例えば０）、第２の離散値（例えば０．５）、または第３の離散値（１）を有する。その一方で、第２のアップ信号ＵＰ０及び第２のダウン信号ＤＮは、位相エラーと関連して、第２の離散値（０．５）または第３の離散値（１）を有する。
ある実施形態において、信号ＵＰ０及びＤＮ０の両者は、常に完全なオンまたは半分のオンとなる。その一方で、信号ＵＰ１及びＤＮ１は同時にオンとなることはない。
位相エラーが負である時、第１のアップ信号ＵＰ１（位相エラーが負である時は第２のアップ信号ＵＰ０にほぼ等しい）は、第２の離散値または第３の離散値を有する。ある実施形態において、信号ＵＰ１は、位相エラーが正である時（または正から負へまたは負から正へ移行している時）、「オフ」となり、また、位相エラーが負である時、完全なオンまたは部分的なオンとなる。
逆に、位相エラーが正である時、第１のダウン信号ＤＮ１（位相エラーが正である時は第２のダウン信号ＤＮ０にほぼ等しい）は、第２の離散値または第３の離散値を有する。
ある実施形態において、信号ＤＮ１は、位相エラーが正である時、「完全なオン」または部分的なオンとなり、また、位相エラーが負である時（または正から負へまたは負から正へ移行している時）、「オフ」となる。このように、ＵＰ１及びＤＮ１は、状態Ｂの間に交互にオン及びオフとなり、ここで、ＵＰ１が完全なオンまたは部分的なオンの時にＤＮ１がオフとなり、ＤＮ１が完全なオンまたは部分的なオンの時にＵＰ１がオフとなる。
図５（ａ）中に双頭矢印で示されるように、ＵＰ１及びＤＮ１の両者がオフとなる期間は、「デッドゾーン」を規定する。デッドゾーンは、位相エラー信号が正から負へまたは負から正へ移行している時に生じる。デッドゾーンは、Ｑ1 がＱ0 未満となるように低下させ、何故なら、「デッドゾーン」中、ＵＰ１及びＤＮ１の両者がオフで、従ってＱ1 がＱ0 未満まで最終的に減少するからである。図５（ｂ）に示されるように、状態Ｂにおいて、位相エラー（ΔΦ）は小さくなり、ゼロに向かって漸減的に振動する。位相エラーが、ゼロに近い十分に小さな安定値に到達すると、ＰＬＬがロックされる。
図５（ｃ）に示されるように、ＶUP及びＶDNがＶＤＤ／２に実質的に等しい時、位相エラー（ΔΦ）がより小さくなるにつれて、電荷Ｑ1 及びＱ0 の値は徐々に近くなり、これは、Ｑ0 がＱ1 より大きくなるまで続く。状態Ｂ中でＵＰ１及びＤＮ１の両者オフの時に生じるデッドゾーンに起因して、Ｑ0 はＱ1 より大きくなる。これにより、この期間に亘って、Ｑ0 が減少する率よりも急速にＱ1 の値が減少し、何故なら、電流ＩDN1 、ＩUP1 が電流ＩDN0 、ＩUP0 よりも小さいからである。
Ｑ0 がＱ1 より大きくなる時、図５（ｄ）に示されるように、これは電圧ＬＤＬＶＬがＶＤＤからグラウンドに向けて移行するようにトリガする。Ｑ1 がＱ0 より小さいため、電圧ＬＤＬＶＬがグラウンドに向かって移行する。
図５（ｅ）は、ロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを示す。電圧ＬＤＬＶＬが基準電圧Ｖｒｅｆ未満まで低下すると、ロック検出器の出力信号ＰＬＬ＿ＬＯＣＫがＶＤＤに変化し、これはロック状況が検出されたことを意味する。第２のアップ信号ＵＰＯ及び第２のダウン信号ＤＮＯの両者が第２の離散値（０．５）に到達し、且つ、第２のダウン信号ＤＮ０が第１のダウン信号ＤＮ１より大きく、且つ、第２のアップ信号ＵＰＯが第１のアップ信号ＵＰ１より大きく、従って、コンデンサ１２６を放電させる時、ロック信号が生成される。
図６Ａは、ロック検出器が状態Ａで動作する時のＶUP及びＶDNのグラフである。ＶUPを示す上のグラフにおいて、実線はＵＰ０を表し、破線はＵＰ１を表す。ＶDNを示す下のグラフにおいて、実線はＤＮ０を表し、破線はＤＮ１を表す。図６Ａに示されるように、状態Ａにおいて、ＵＰ０及びＵＰ１は実質的に等しく、また、ＤＮ０、ＤＮ１もまた実質的に等しい。
図６Ｂは、ロック検出器が状態Ｂで動作する時のＶUP及びＶDNのグラフである。ＶUPを示す上のグラフにおいて、実線はＵＰ０を表し、破線はＵＰ１を表す。ＶDNを示す下のグラフにおいて、実線はＤＮ０を表し、破線はＤＮ１を表す。図６Ｂに示されるように、状態Ｂ中、ＵＰ０及びＵＰ１が時々大幅に異なり、またＤＮ０及びＤＮ１もまた時々異なる。
図７は、図１に示される位相ロックループのシミュレーションからのグラフを含む。図７のグラフは、周波数及び位相の取得中における、時間の関数としての位相エラー（ΔΦ）ＰＨＡＳＥ＿ＥＲＲＯＲ、時間の関数としての電圧ＬＤＬＶＬ、及び時間の関数としてのロック検出器の出力信号ＰＬＬ＿ＬＯＣＫを示す。
このシミュレーション結果は、位相エラー（ΔΦ）が５ピコ秒未満の時、中間のグラフに示される電圧ＬＤＬＶＬが減少することを明らかにする。位相エラー（ΔΦ）が２ピコ秒未満の時、ロック検出器の出力ＰＬＬ−ＬＯＣＫはＶＤＤに変化し、これはロック状態が検出されたことを反映する（即ち、ロック信号が生成される）。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
例えば、ある実施形態において、異なる位相ロック出力クロック信号ＰＬＬ＿ＯＵＴが望ましい場合、出力周波数デバイダ（図示せず）が電圧制御発振器１４０に連結されてもよい。これにより、所定の除数によって発振器周波数を割って、所望の出力周波数で位相ロック出力クロック信号ＰＬＬ＿ＯＵＴを生成できるようになる。出力周波数デバイダは、５０％のデューティサイクルを有する位相ロック出力デジタルクロック信号ＰＬＬ＿ＯＵＴを生成するため、発振器周波数を２分割するように配設することができる。
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。以下に、それ等を例示する。
（１）ロック検出器において、
第１の差及び第２の差に基づいて電圧を生成するコンバータ部と、前記第１の差は、第１のアップ信号及び第１のダウン信号に基づくことと、前記第２の差は、第２のアップ信号及び第２のダウン信号に基づくことと、
前記電圧に基づいてロック信号を生成するロック信号発生器と、
を具備する。
（２）上記（１）に記載のロック検出器において、
前記第１の差は位相エラーの第１の関数であり、前記第２の差は位相エラーの第２の関数であり、
前記コンバータ部は、前記第１の差及び前記第２の差に基づいて、位相エラーを電圧に変換する。
（３）上記（２）に記載のロック検出器において、
前記電圧は、前記第１の差が前記第２の差より大きい時に減少し、
前記ロック信号発生器は、前記電圧が基準電圧未満になる時にロック信号を生成する。
（４）上記（２）に記載のロック検出器において、
前記第１の差は第１の電流に対応し、前記第２の差は第２の電流に対応し、
前記コンバータ部は、
前記第１のアップ信号及び前記第１のダウン信号の少なくとも１つに応答して、前記第１の電流を生成する第１の電流源と、
前記第２のアップ信号及び前記第２のダウン信号の少なくとも１つに応答して、前記第２の電流を生成する第２の電流源と、
前記第１及び第２の電流の１つに応答して、前記電圧を生成するフィルタと、
を具備する。
（５）上記（３）に記載のロック検出器において、
前記第１の電流は第１の電荷を生成し、前記第２の電流は第２の電荷を生成し、前記電圧は前記第１の電荷及び前記第２の電荷に基づく。
（６）上記（３）に記載のロック検出器において、
前記第１の電流源は、前記第１のアップ信号及び前記第１のダウン信号に応答して第１のダウン電流及び第１のアップ電流を夫々生成する第１の差動増幅器を具備し、ここで、前記第１の電流は第１のダウン電流及び第１のアップ電流に基づく。
（７）上記（３）に記載のロック検出器において、
前記第２の電流源は、前記第２のアップ信号及び前記第２のダウン信号に応答して第２のダウン電流及び第２のアップ電流を夫々生成する第２の差動増幅器を具備し、ここで、前記第２の電流は第２のダウン電流及び第２のアップ電流に基づく。
（８）上記（６）に記載のロック検出器において、
前記第１の差動増幅器は、
前記第１のダウン信号に応答して前記第１のダウン電流を提供する第１の導電型の第１のトランジスタと、
前記第１のアップ信号に応答して前記第１のアップ電流を提供する前記第１の導電型の第２トランジスタと、
を具備し、前記第１及び第２のトランジスタの各々は、実質的に等しい第１のトランスコンダクタンスを有する。
（９）上記（７）に記載のロック検出器において、
前記第２の差動増幅器は、
前記第２のダウン信号に応答して前記第２のダウン電流を提供する第２の導電型の第３のトランジスタと、
前記第２のアップ信号に応答して前記第２のアップ電流を提供する前記第２の導電型の第４トランジスタと、
を具備し、前記第３及び第４のトランジスタの各々は、実質的に等しい第２のトランスコンダクタンスを有し、ここで、前記第２のトランスコンダクタンスは前記第１のトランスコンダクタンスよりも小さい。
（１０）上記（５）に記載のロック検出器において、
前記ロック検出器は第１の状態及び第２の状態において動作可能であり、ここで、前記位相エラーの大きさは、第１の状態においてある値より上であると共に、第２の状態において前記ある値よりも下である。
（１１）上記（１０）に記載のロック検出器において、
前記第１のアップ信号は、位相エラーが正である時はオフとなり、前記第１のダウン信号は、位相エラーが負である時はオフとなり、また、前記第２のアップ信号及び前記第２のダウン信号は、前記第２の状態中はオンとなる。
（１２）上記（１１）に記載のロック検出器において、
前記第１のアップ信号及び前記第１のダウン信号は、前記第２の状態のデッドゾーンによって特徴づけられ、この間は、前記第１のアップ信号及び前記第１のダウン信号の両者はオフとなり、その時、位相エラーが正の値から負の値へまたは負の値から正の値へ移行する。
（１３）上記（１１）に記載のロック検出器において、
前記ロック信号は、前記電圧が前記基準電圧未満であり、且つ、前記第２のダウン信号が前記第１のダウン信号より大きく、且つ、前記第２のアップ信号が前記第１のアップ信号より大きい時、前記第２の状態において生成される。
（１４）上記（５）に記載のロック検出器において、
前記電圧は、前記第１の電荷が前記第２の電荷より小さい時、正の電源電圧から前記基準電圧まで減少する。
（１５）上記（１４）に記載のロック検出器において、
前記ロック信号は、前記正の電源電圧に実質的に等しいロック電圧である。
（１６）上記（１５）に記載のロック検出器において、
前記第１の電荷は、前記ロック信号が生成される時、前記第２の電荷未満である。
（１７）上記（１１）に記載のロック検出器において、
前記ロック信号は、前記位相エラーが２ピコ秒未満の時に生成される。
（１８）上記（２）に記載のロック検出器において、
検知のための手段は、前記電圧に応答して前記ロック信号を生成するヒステリシスドライバを具備する。
（１９）上記（２）に記載のロック検出器において、
検知のための手段は、
前記電圧及び前記基準電圧に応答して増幅器出力を生成する増幅器と、
前記電圧が前記増幅器出力未満である時に前記ロック信号を生成するシュミットトリガと、
を具備する。
（２０）位相ロックループにおいて、
入力クロック信号及びフィードバック信号に応答して、第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する位相／周波数検出器と、
ロック検出器と、
を具備し、前記ロック検出器は、
第１の差及び第２の差に基づいて電圧を生成するコンバータ部と、前記第１の差は、前記第１のアップ信号及び前記第１のダウン信号に基づくことと、前記第２の差は、前記第２のアップ信号及び前記第２のダウン信号に基づくことと、
前記電圧に基づいてロック信号を生成するロック信号発生器と、
を具備する。
（２１）上記（２０）に記載の位相ロックループにおいて、
前記第１の差は位相エラーの第１の関数であり、前記第２の差は位相エラーの第２の関数であり、
前記コンバータ部は、前記第１の差及び前記第２の差に基づいて、位相エラーを電圧に変換する。
（２２）上記（２１）に記載の位相ロックループにおいて、
前記電圧は、前記第１の差が前記第２の差より大きい時に減少し、
前記ロック信号発生器は、前記電圧が基準電圧未満になる時にロック信号を生成する。
（２３）上記（２２）に記載の位相ロックループにおいて、
前記第１の差は第１の電流に対応し、前記第２の差は第２の電流に対応し、
前記コンバータ部は、
前記第１のアップ信号及び前記第１のダウン信号の少なくとも１つに応答して、前記第１の電流を生成する第１の電流源と、
前記第２のアップ信号及び前記第２のダウン信号の少なくとも１つに応答して、前記第２の電流を生成する第２の電流源と、
前記第１及び第２の電流の１つに応答して、前記電圧を生成するフィルタと、
を具備する。
（２４）上記（２３）に記載の位相ロックループにおいて、
前記第１の電流は第１の電荷を生成し、前記第２の電流は第２の電荷を生成し、前記電圧は前記第１の電荷及び前記第２の電荷に基づく。
（２５）上記（２３）に記載の位相ロックループにおいて、
前記第１の電流源は、前記第１のアップ信号及び前記第１のダウン信号に応答して第１のダウン電流及び第１のアップ電流を夫々生成する第１の差動増幅器を具備し、ここで、前記第１の電流は第１のダウン電流及び第１のアップ電流に基づく。
（２６）上記（２３）に記載の位相ロックループにおいて、
前記第２の電流源は、前記第２のアップ信号及び前記第２のダウン信号に応答して第２のダウン電流及び第２のアップ電流を夫々生成する第２の差動増幅器を具備し、ここで、前記第２の電流は第２のダウン電流及び第２のアップ電流に基づく。
（２７）上記（２６）に記載の位相ロックループにおいて、
前記第１の差動増幅器は、
前記第１のダウン信号に応答して前記第１のダウン電流を提供する第１の導電型の第１のトランジスタと、
前記第１のアップ信号に応答して前記第１のアップ電流を提供する前記第１の導電型の第２トランジスタと、
を具備し、前記第１及び第２のトランジスタの各々は、実質的に等しい第１のトランスコンダクタンスを有する。
（２８）上記（２７）に記載の位相ロックループにおいて、
前記第２の差動増幅器は、
前記第２のダウン信号に応答して前記第２のダウン電流を提供する第２の導電型の第３のトランジスタと、
前記第２のアップ信号に応答して前記第２のアップ電流を提供する前記第２の導電型の第４トランジスタと、
を具備し、前記第３及び第４のトランジスタの各々は、実質的に等しい第２のトランスコンダクタンスを有し、ここで、前記第２のトランスコンダクタンスは前記第１のトランスコンダクタンスよりも小さい。
（２９）上記（２５）に記載の位相ロックループにおいて、
前記位相ロックループは第１の状態及び第２の状態において動作可能であり、ここで、前記位相エラーの大きさは、第１の状態においてある値より上であると共に、第２の状態において前記ある値よりも下である。
（３０）上記（２５）に記載の位相ロックループにおいて、
前記第１のアップ信号は、位相エラーが正である時はオフとなり、前記第１のダウン信号は、位相エラーが負である時はオフとなり、また、前記第２のアップ信号及び前記第２のダウン信号は、前記第２の状態中はオンとなる。
（３１）上記（３０）に記載の位相ロックループにおいて、
前記第１のアップ信号及び前記第１のダウン信号は、前記第２の状態のデッドゾーンによって特徴づけられ、この間は、前記第１のアップ信号及び前記第１のダウン信号の両者はオフとなり、その時、位相エラーが正の値から負の値へまたは負の値から正の値へ移行する。
（３２）上記（３１）に記載の位相ロックループにおいて、
前記ロック信号は、前記電圧が前記基準電圧未満であり、且つ、前記第２のダウン信号が前記第１のダウン信号より大きく、且つ、前記第２のアップ信号が前記第１のアップ信号より大きい時、前記第２の状態において生成される。
（３３）上記（２４）に記載の位相ロックループにおいて、
前記電圧は、前記第１の電荷が前記第２の電荷より小さい時、正の電源電圧から前記基準電圧まで減少する。
（３４）上記（３２）に記載の位相ロックループにおいて、
前記ロック信号は、前記正の電源電圧に実質的に等しいロック電圧である。
（３５）上記（３２）に記載の位相ロックループにおいて、
前記第１の電荷は、前記ロック信号が生成される時、前記第２の電荷未満である。
（３６）上記（３１）に記載の位相ロックループにおいて、
前記ロック信号は、前記位相エラーが２ピコ秒未満の時に生成される。
（３７）上記（２２）に記載の位相ロックループにおいて、
検知のための手段は、前記電圧に応答して前記ロック信号を生成するヒステリシスドライバを具備する。
（３８）上記（２２）に記載の位相ロックループにおいて、
検知のための手段は、
前記電圧及び前記基準電圧に応答して増幅器出力を生成する増幅器と、
前記電圧が前記増幅器出力未満である時に前記ロック信号を生成するシュミットトリガと、
を具備する。
（３９）上記（２１）に記載の位相ロックループにおいて、
前記位相／周波数検出器に連結され、前記第２のアップ信号及び前記第２のダウン信号に応答して、ポンプ電流を生成することが可能な充電ポンプと、
前記充電ポンプに連結され、前記ポンプ電流に応答して、発振器周波数で発振器出力信号を生成することが可能な発振器と、
前記充電ポンプ及び前記発振器間に連結され、前記発振器のための電圧を生成するように前記ポンプ電流にフィルタをかけることが可能性なループフィルタと、
を更に具備する。
（４０）上記（２１）に記載の位相ロックループにおいて、
前記発振器に連結され、前記フィードバック信号を生成するように前記位相ロック出力信号を分割するデバイダを更に具備する。
（４１）位相ロックループにおいてロック状況を検出する方法において、
第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する工程と、
前記第１のアップ及び第１のダウン信号に基づいて第１の差を生成すると共に、前記第２のアップ及び第２のダウン信号に基づいて第２の差を生成する工程と、
前記第１の差及び前記第２の差に基づいて電圧を生成する工程と、ここで、前記第１の差が前記第２の差より大きい時に前記電圧は減少することと、
を具備する。
（４２）上記（４１）に記載の方法において、
前記電圧が基準電圧未満になることを検知する工程と、
前記電圧が基準電圧未満になる時にロック信号を生成する工程と、
を更に具備する。
（４３）上記（４２）に記載の方法において、
前記第１の差及び前記第２の差に基づいて電圧を生成する前記工程は、
前記第１のアップ信号及び前記第１のダウン信号の少なくとも１つに応答して、前記第１の差に対応する第１の電流を生成する工程と、
前記第２のアップ信号及び前記第２のダウン信号の少なくとも１つに応答して、前記第２の差に対応する第２の電流を生成する工程と、
前記電圧を生成するように前記第１及び第２の電流の少なくとも１つにフィルタをかける工程と、
を具備する。
（４４）上記（４３）に記載の方法において、
前記第１の電流は位相エラーの第１の関数であり、第１の電圧を生成する。
（４５）上記（４４）に記載の方法において、
前記第２の電流は位相エラーの第２の関数であり、第２の電圧を生成し、ここで、前記第１の電圧及び前記第２の電圧は、前記電圧を生成するために使用される。
（４６）上記（４５）に記載の方法において、
前記第１の電流は、前記第１のアップ信号及び前記第１のダウン信号に夫々応答して生成される第１のダウン電流及び第１のアップ電流に基づく。
（４７）上記（４５）に記載の方法において、
前記第２の電流は、前記第２のアップ信号及び前記第２のダウン信号に夫々応答して生成される第２のダウン電流及び第２のアップ電流に基づく。
（４８）上記（４６）に記載の方法において、
位相エラーの大きさは、第１の状態においてある値より上であると共に、第２の状態において前記ある値よりも下である。
（４９）上記（４８）に記載の方法において、
前記第１のアップ信号は、位相エラーが正である時はオフとなり、前記第１のダウン信号は、位相エラーが負である時はオフとなり、また、前記第２のアップ信号及び前記第２のダウン信号は、前記第２の状態中はオンとなる。
（５０）上記（４９）に記載の方法において、
前記第１のアップ信号及び前記第１のダウン信号は、前記第２の状態のデッドゾーンによって特徴づけられ、この間は、前記第１のアップ信号及び前記第１のダウン信号の両者はオフとなり、その時、位相エラーが正の値から負の値へまたは負の値から正の値へ移行する。
（５１）上記（５０）に記載の方法において、
前記ロック信号は、前記電圧が前記基準電圧未満であり、且つ、前記第２のダウン信号が前記第１のダウン信号より大きく、且つ、前記第２のアップ信号が前記第１のアップ信号より大きい時、前記第２の状態において生成される。
（５２）上記（５１）に記載の方法において、
前記電圧は、前記第１の電荷が前記第２の電荷より小さい時、正の電源電圧から前記基準電圧まで減少する。
（５３）上記（５２）に記載の方法において、
前記ロック信号は、前記正の電源電圧に実質的に等しいロック電圧である。
（５４）上記（５３）に記載の方法において、
前記第１の電流は、前記ロック信号が生成される時、前記第２の電流未満である。
（５５）上記（５０）に記載の方法において、
前記ロック信号は、前記位相エラーが２ピコ秒未満の時に生成される。
（５６）上記（４３）に記載の方法において、
前記第１の差は位相エラーの第１の関数であり、前記第２の差は位相エラーの第２の関数であり、
前記第１の差及び前記第２の差に基づいて電圧を生成する前記工程は、位相エラーを前記電圧に変換する工程を具備する。
（５７）上記（４４）に記載の方法において、
検知する工程は、
増幅器出力を生成するように前記電圧及び前記基準電圧を増幅する工程と、
前記電圧が前記増幅器出力未満である時に前記ロック信号を生成する工程と、
を具備する。
（５８）上記（４３）に記載の方法において、
前記第２のアップ信号及び前記第２のダウン信号に応答して、ポンプ電流を生成する工程と、
前記ポンプ電流に応答して、発振器周波数で発振器出力信号を生成する工程と、
前記ポンプ電流にフィルタをかける工程と、
を更に具備する。
（５９）上記（４３）に記載の方法において、
前記フィードバック信号を生成するように前記位相ロック出力信号を分割する工程を更に具備する。
（６０）位相ロックループにおいてロック状況を検出する方法において、
第１の差及び第２の差に基づいて電圧を生成する工程と、前記第１の差は第１のアップ信号及び第１のダウン信号に基づくことと、前記第２の差は第２のアップ信号及び第２のダウン信号に基づくことと、
前記電圧に基づいてロック信号を生成する工程と、
を具備する。
（６１）上記（６０）に記載の方法において、
前記第１の差は位相エラーの第１の関数であり、前記第２の差は位相エラーの第２の関数であり、
第１の差及び第２の差に基づいて電圧を生成する前記工程は、前記第１の差及び前記第２の差に基づいて位相エラーを電圧に変換する工程を具備する。
（６２）上記（６１）に記載の方法において、
前記電圧は、前記第１の差が前記第２の差より大きい時に減少し、
前記電圧に基づいてロック信号を生成する工程は、前記電圧が基準電圧未満になる時に前記ロック信号を生成する工程を具備する。
（６３）上記（６２）に記載の方法において、
前記第１の差は第１の電流に対応し、前記第２の差は第２の電流に対応し、
前記第１の差及び前記第２の差に基づいて位相エラーを電圧に変換する工程は、
前記第１のアップ信号及び前記第１のダウン信号に応答して、前記第１の電流を生成する工程と、
前記第２のアップ信号及び前記第２のダウン信号に応答して、前記第２の電流を生成する工程と、
前記電圧を生成するように前記第１及び第２の電流にフィルタをかける工程と、
を具備する。
（６４）上記（６３）に記載の方法において、
前記第１の電流は第１の電荷を生成し、前記第２の電流は第２の電荷を生成し、前記電圧は前記第１の電荷及び前記第２の電荷に基づく。
ＵＰ０、ＵＰ１、ＤＮ０及びＤＮ１信号を生成する位相／周波数検出器と、ＵＰ０、ＵＰ１、ＤＮ０及びＤＮ１信号に応答するロック検出器とを有する位相ロックループのブロック図である。 ロック検出器のコンバータ部の概略回路図である。 ロック検出器のロック信号発生器部の概略回路図である。 ロック検出器のロック信号発生器部の他の実施形態の概略回路図である。 図２の電流源１２３の実施形態の概略回路図である。 図２の電流源１２４の実施形態の概略回路図である。 位相エラーの関数としての電流Ｉ0 及びＩ1 のグラフである。 （ａ）乃至（ｅ）は、ＰＬＬ入力基準信号ＲＥＦ＿ＣＬＫ、フィードバック信号ＦＢ＿ＣＬＫ、アップ信号ＵＰ０、ダウン信号ＤＮ０、アップ信号ＵＰ１、ダウン信号ＤＮ１、位相エラーＰＨＡＳＥ＿ＥＲＲＯＲ、電流Ｉ1 及びＩ0 、電圧ＬＤＬＶＬ、基準信号Ｖｒｅｆ、及びロック検出器の出力信号ＰＬＬ＿ＬＯＣＫの関係を示すタイミングダイアグラムである。 ロック検出器が状態Ａで動作する時のＶUP及びＶDNのグラフである。 ロック検出器が状態Ｂで動作する時のＶUP及びＶDNのグラフである。 図１に示される位相ロックループのシミュレーションからのグラフである。
符号の説明
１００…位相ロックループ回路；１１０…位相／周波数検出器（ＰＦＤ）；１２０…ロック検出器；１３０…充電ポンプ；１４０…電圧制御発振器（ＶＣＯ）；１５０…デバイダ；１２２…コンバータ部；１２３、１２４…電流源；１２５…抵抗器；１２６…コンデンサ１３５…ＶＤＤ；１３８…グラウンド１３８；１２７…ヒステリシスドライバ；１２８…演算増幅器；１３２、１３３…ｐチャネルＭＯＳＦＥＴ；１３６、１３７…ｎチャネルＭＯＳＦＥＴトランジスタ。

Claims (4)

  1. 入力クロック信号及びフィードバック信号に応答して、第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する位相／周波数検出器と、ここで、前記第１のアップ信号、前記第１のダウン信号、前記第２のアップ信号、及び前記第２のダウン信号は、前記入力クロック信号と前記フィードバック信号との位相差を示すことと、前記第１のアップ信号及び前記第１のダウン信号の組と、前記第２のアップ信号及び前記第２のダウン信号の組とは、異なるデッドゾーンを有することと、
    前記第１のアップ信号、前記第１のダウン信号、前記第２のアップ信号、及び前記第２のダウン信号を受信すると共に、これらに基づいてロック信号を生成するロック検出器と、ここで、前記ロック検出器は、コンバータ部とロック信号発生器とを含むことと、前記コンバータ部は、前記第１のアップ信号及び前記第１のダウン信号の組を入力変数とし、前記第１のアップ信号及び前記第１のダウン信号から生成される電流の和からなる第１の出力と、前記第２のアップ信号及び前記第２のダウン信号の組を入力変数とし、前記第２のアップ信号及び前記第２のダウン信号から生成される電流の和からなる第２の出力を備え、前記第１の出力と前記第２の出力の差から得られる電圧を生成することと、前記ロック信号発生器は前記出力の差から得られる電圧と基準電圧との比較に基づいて前記ロック信号を生成することと、
    を具備することを特徴とする位相ロックループ。
  2. 前記出力の差から得られる電圧は、前記第１の出力が前記第２の出力より大きい時に減少し、前記ロック信号発生器は、前記出力の差から得られる電圧が前記基準電圧未満になる時に前記ロック信号を生成することを特徴とする請求項１に記載の位相ロックループ。
  3. 入力クロック信号及びフィードバック信号に応答して、第１のアップ信号、第１のダウン信号、第２のアップ信号、及び第２のダウン信号を生成する工程と、ここで、前記第１のアップ信号、前記第１のダウン信号、前記第２のアップ信号、及び前記第２のダウン信号は、前記入力クロック信号と前記フィードバック信号との位相差を示すことと、前記第１のアップ信号及び前記第１のダウン信号の組と、前記第２のアップ信号及び前記第２のダウン信号の組とは、異なるデッドゾーンを有することと、
    前記第１のアップ信号及び前記第１のダウン信号の組みを入力変数とし、前記第１のアップ信号及び前記第１のダウン信号から生成される電流の和からなる第１の出力と、前記第２のアップ信号及び前記第２のダウン信号の組を入力変数とし、前記第２のアップ信号及び前記第２のダウン信号から生成される電流の和からなる第２の出力を備え、前記第１の出力と前記第２の出力の差から得られる電圧を生成する工程と、
    前記出力の差から得られる電圧は、前記第１の出力が前記第２の出力より大きい時に減少することと、
    前記出力の差から得られる電圧と基準電圧との比較に基づいてロック信号を生成する工程と、前記出力の差から得られる電圧が前記基準電圧未満になる時に前記ロック信号を生成することと、
    を具備することを特徴とする位相ロックループにおいてロック状況を検出する方法。
  4. 前記第１の出力と前記第２の出力の差から得られる電圧を生成する工程は、
    前記出力の差から得られる電圧を生成するように、前記第１のアップ信号及び前記第１のダウン信号に応じて変化する電流、及び前記第２のアップ信号及び前記第２のダウン信号に応じて変化する電流にフィルタをかける工程と、
    を具備することを特徴とする請求項３に記載の位相ロックループにおいてロック状況を検出する方法。
JP2004234526A 2003-08-14 2004-08-11 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法 Active JP3984245B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/641,491 US6927635B2 (en) 2003-08-14 2003-08-14 Lock detectors having a narrow sensitivity range

Publications (2)

Publication Number Publication Date
JP2005065283A JP2005065283A (ja) 2005-03-10
JP3984245B2 true JP3984245B2 (ja) 2007-10-03

Family

ID=34216355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234526A Active JP3984245B2 (ja) 2003-08-14 2004-08-11 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法

Country Status (2)

Country Link
US (1) US6927635B2 (ja)
JP (1) JP3984245B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856206B1 (en) * 2001-06-25 2005-02-15 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency without a reference clock
DE102004007648B3 (de) * 2004-02-17 2005-09-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zur Bewertung eines Jitters eines Phasenregelkreises
TWI234347B (en) * 2004-03-17 2005-06-11 Mediatek Inc Delay locked loop capable of preventing false locking and method thereof
JP4942979B2 (ja) * 2004-11-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7342427B1 (en) * 2005-12-19 2008-03-11 National Semiconductor Corporation Automatic clock based power-down circuit
US20070205817A1 (en) * 2006-03-03 2007-09-06 Tyler Gomm Method, circuit and system for detecting a locked state of a clock synchronization circuit
US7375591B2 (en) * 2006-08-04 2008-05-20 Silicon Laboratories Inc. Robust false locking prevention in referenceless frequency acquisition
KR100899569B1 (ko) * 2007-12-28 2009-05-27 주식회사 하이닉스반도체 저역통과필터 및 락 디텍터 회로
KR101020513B1 (ko) * 2008-09-04 2011-03-09 한국전자통신연구원 락 검출 회로 및 락 검출 방법
US8258831B1 (en) * 2009-11-09 2012-09-04 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for clock generator lock detector
US8786334B2 (en) * 2010-07-30 2014-07-22 Samsung Electronics Co., Ltd. Lock detection circuit and phase-locked loop circuit including the same
US8368445B2 (en) * 2011-07-01 2013-02-05 Faraday Technology Corp. Delay-locked loop
US8598925B1 (en) * 2012-07-16 2013-12-03 Nanowave Technologies Inc. Frequency determination circuit and method
US9577650B2 (en) * 2013-02-22 2017-02-21 Microchip Technology Incorporated Phase lock loop lock indicator
US9503104B2 (en) * 2014-06-11 2016-11-22 Texas Instruments Incorporated Low power loss of lock detector
EP3096460B1 (en) * 2015-05-20 2019-11-06 Nxp B.V. Phase locked loop with lock detector
KR102432800B1 (ko) * 2017-11-20 2022-08-17 에스케이하이닉스 주식회사 피드백 시스템 및 그 동작 방법
CN108306641B (zh) * 2018-03-29 2023-08-01 广东电网有限责任公司 一种用于局放测试的相频追踪装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988696A (en) * 1975-11-28 1976-10-26 The Bendix Corporation Phase lock detector for digital frequency synthesizer
US4617520A (en) * 1984-01-03 1986-10-14 Motorola, Inc. Digital lock detector for a phase-locked loop
US5057793A (en) * 1989-11-13 1991-10-15 Cowley Nicholas P Frequency synthesizer PLL having digital and analog phase detectors
KR930008433B1 (ko) * 1991-05-15 1993-08-31 금성일렉트론 주식회사 듀얼 위상동기 루프의 락 검출장치
US5124671A (en) * 1991-06-04 1992-06-23 Zenith Electronics Corporation Lock detector and confidence system for multiple frequency range oscillator control
US5142246A (en) * 1991-06-19 1992-08-25 Telefonaktiebolaget L M Ericsson Multi-loop controlled VCO
US5220295A (en) * 1992-04-13 1993-06-15 Cirrus Logic, Inc. Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system
GB2287592B (en) * 1994-03-18 1998-08-12 Plessey Semiconductors Ltd Phase lock detector
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5694440A (en) * 1996-01-02 1997-12-02 Motorola, Inc. Data synchronizer lock detector and method of operation thereof
US5656977A (en) * 1996-01-05 1997-08-12 International Business Machines Corporation Frequency-lock indicator circuit with frequency-only detection
US5724007A (en) * 1996-03-25 1998-03-03 Cypress Semiconductor Corporation Adjustable lock detector for a phase-locked loop circuit
US5909130A (en) * 1996-04-30 1999-06-01 Lucent Technologies Inc. Digital lock detector for phase-locked loop
JP2882385B2 (ja) 1996-09-20 1999-04-12 日本電気株式会社 クロック位相同期回路
DE19720446A1 (de) * 1997-05-15 1998-11-19 Siemens Ag Einrasterkennungsschaltung für einen Phasenregelkreis
US5870002A (en) * 1997-06-23 1999-02-09 Exar Corporation Phase-frequency lock detector
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US5969576A (en) * 1997-12-22 1999-10-19 Philips Electronics North America Corporation Phase locked loop lock condition detector
KR20000018820A (ko) * 1998-09-04 2000-04-06 윤종용 락-인 시간을 줄이기 위한 위상 동기 루프 회로
KR100307292B1 (ko) * 1998-10-16 2001-12-01 김영환 리셋신호발생회로
US6133769A (en) * 1998-11-30 2000-10-17 Vantis Corporation Phase locked loop with a lock detector
US6320469B1 (en) * 2000-02-15 2001-11-20 Agere Systems Guardian Corp. Lock detector for phase-locked loop
JP3530486B2 (ja) 2000-12-14 2004-05-24 Ｎｅｃマイクロシステム株式会社 Ｐｌｌ回路及びｐｌｌ回路のジッタ判定方法

Also Published As

Publication number Publication date
JP2005065283A (ja) 2005-03-10
US6927635B2 (en) 2005-08-09
US20050046486A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
JP3984245B2 (ja) 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法
JP5022445B2 (ja) スペクトラム拡散クロック発生装置
JP3532861B2 (ja) Ｐｌｌ回路
US7855933B2 (en) Clock synchronization circuit and operation method thereof
JP4943077B2 (ja) フェーズ・ロックド・ループのための改良されたロック検出回路
US5870002A (en) Phase-frequency lock detector
US6404247B1 (en) All digital phase-locked loop
US6150889A (en) Circuit and method for minimizing recovery time
US7646224B2 (en) Means to detect a missing pulse and reduce the associated PLL phase bump
US20050111605A1 (en) Low-jitter charge-pump phase-locked loop
US6133769A (en) Phase locked loop with a lock detector
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
US20140132308A1 (en) Fast lock acquisition and detection circuit for phase-locked loops
US6054903A (en) Dual-loop PLL with adaptive time constant reduction on first loop
US5854575A (en) Dual-loop phase-locked loop
US7663417B2 (en) Phase-locked loop circuit
US6590949B1 (en) Circuit and method for compensating a phase detector
JP2007189404A (ja) 半導体装置
US8643402B2 (en) Phase frequency detector circuit
US6646477B1 (en) Phase frequency detector with increased phase error gain
CN106982057B (zh) 锁相环系统
JP4534140B2 (ja) Ｐｌｌ回路
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
TWI416877B (zh) 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路
US20230006681A1 (en) Phase-locked loop slip detector

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3984245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350