JP5022445B2 - スペクトラム拡散クロック発生装置 - Google Patents

スペクトラム拡散クロック発生装置 Download PDF

Info

Publication number
JP5022445B2
JP5022445B2 JP2009538927A JP2009538927A JP5022445B2 JP 5022445 B2 JP5022445 B2 JP 5022445B2 JP 2009538927 A JP2009538927 A JP 2009538927A JP 2009538927 A JP2009538927 A JP 2009538927A JP 5022445 B2 JP5022445 B2 JP 5022445B2
Authority
JP
Japan
Prior art keywords
spread spectrum
pll
loop bandwidth
clock signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009538927A
Other languages
English (en)
Other versions
JPWO2009057289A1 (ja
Inventor
道代 山本
剛志 江渕
健治 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009538927A priority Critical patent/JP5022445B2/ja
Publication of JPWO2009057289A1 publication Critical patent/JPWO2009057289A1/ja
Application granted granted Critical
Publication of JP5022445B2 publication Critical patent/JP5022445B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、スペクトラム拡散されたクロック信号を発生する装置に関する。
半導体集積回路の高速化、高集積化が進む一方で、電磁妨害（ＥＭＩ:Electromagnetic Interference）の発生が問題となっている。そこで、ＥＭＩを低減しようと、スペクトラム拡散されたクロック信号で動作する機器が増えつつある。
スペクトラム拡散されたクロック信号は、所望の周波数のクロック信号を生成するＰＬＬ（Phase Locked Loop）に対してスペクトラム拡散のための特殊な制御をすることで得ることができる。従来、ＰＬＬにおける電圧制御発振器への入力電圧（電流制御発振器を用いる場合には入力電流）を変調したり、分周器の分周比を変化させたりして、スペクトラム拡散されたクロック信号を生成している（例えば、特許文献１及び２参照）。また、電圧制御発振器から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えて出力するものもある（例えば、特許文献３参照）。
特開２００１−４４８２６号公報 特開２０００−２０９０３３号公報 特開２００５−１８４４８８号公報
ＰＬＬのループ帯域幅を大きくするとＰＬＬから出力されるクロック信号のピークレベルは低下する。したがって、ＥＭＩを低減するには、ＰＬＬのループ帯域幅をできるだけ大きくすることが好ましい。しかし、ＰＬＬのループ帯域幅を大きくすると、ＰＬＬから出力されるクロック信号のジッタ及びノイズ特性が劣化して、機器の誤動作などを引き起こすことがある。特に、近年の大規模システムＬＳＩでは、基準信号や電源に混入するノイズが大きいため、その影響を低減するためにもＰＬＬのループ帯域幅はできるだけ小さくすることが好ましい。このように、ＥＭＩの低減とジッタ及びノイズ特性の向上の双方を同時に満たすことは困難となりつつある。
上記問題に鑑み、本発明は、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることを課題とする。
上記課題を解決するために本発明が講じた手段は、ＰＬＬと、ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、スペクトラム拡散制御部の動作中にＰＬＬのループ帯域幅を変化させるループ帯域幅制御部とを備えたものとする。この構成によると、スペクトラム拡散されたクロック信号を出力するＰＬＬのループ帯域幅を変化させることができ、当該スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。
具体的には、ＰＬＬは、入力された電圧に応じた周波数で発振する電圧制御発振器と、電圧制御発振器の出力を分周する分周器と、分周器の出力と基準クロック信号との位相比較を行う位相比較器と、位相比較器の出力を平滑化して、電圧制御発振器を制御するための電圧を出力するループフィルタとを有する。また、ループ帯域幅制御部は、位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御してＰＬＬのループ帯域幅を変化させる。
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部をさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬの出力特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
より好ましくは、ループ帯域幅制御部は、ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と検知部の検知結果とを対応付けてメモリに記録し、メモリから、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応するＰＬＬのループ帯域幅を読み出し、ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるようにＰＬＬのループ帯域幅を変化させるものとする。あるいは、ループ帯域幅制御部は、検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、メモリから読み出した制御値でＰＬＬのループ帯域幅を変化させるものとする。この構成によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部による検知動作を省略して、より短時間でＰＬＬのループ帯域幅を所望値に設定することができる。
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号及び分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、第２の位相比較器の比較結果に基づいて、ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とをさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬ又は分周器の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
以上のように本発明によると、既存のスペクトラム拡散クロック発生装置に対して僅かな変更で、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。
図１は、第１の参考例に係るスペクトラム拡散クロック発生装置の構成図である。 図２は、位相比較器における出力部分の回路構成図である。 図３は、位相比較器における出力部分の回路構成図である。 図４は、ループフィルタの回路構成図である。 図５は、電圧制御発振器の回路構成図である。 図６は、電圧制御発振器の回路構成図である。 図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形図である。 図８は、図７中に示した各区間に対応する出力クロック信号のスペクトラム波形図である。 図９は、第２の参考例に係るスペクトラム拡散クロック発生装置の構成図である。 図１０は、周波数変化率を説明するための図である。 図１１は、周波数変化率を検知するための回路構成図である。 図１２は、図１１の周波数変化率検知回路のタイミングチャートである。 図１３は、クロック信号のピークレベル及びジッタの検知結果に基づいてＰＬＬのループ帯域幅を変化させるフローチャートである。 図１４は、第３の参考例に係るスペクトラム拡散クロック発生装置の構成図である。 図１５は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。 図１６は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
１０ ＰＬＬ
１１ ＰＤ（位相比較器）
１２ ＬＰＦ（ループフィルタ）
１３ ＶＣＯ（電圧制御発振器）
１４ 分周器
１５ 分周器（第２の分周器）
２０ スペクトラム拡散制御部
３０ ループ帯域幅制御部
４０ 検知部
５０ 比較器
６０ ＰＤ（第２の位相比較器）
７０ メモリ
１２１ 抵抗素子（抵抗回路）
１２２ 容量回路
１２２１ 容量素子
１２２３ 容量素子
１３１ リング発振器
１３２ ＶＩ変換回路
１３３ インダクタ素子（インダクタ回路）
１３４ 容量回路
１３４１ 容量素子
１３４４ バリキャップ（容量素子）
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の参考例）
図１は、第１の参考例に係るスペクトラム拡散クロック発生装置の構成を示す。ＰＬＬ１０は、クロック信号ＣＫｒｅｆ（基準クロック信号）を受け、クロック信号ＣＫｏｕｔを出力する。具体的には、分周器１４はクロック信号ＣＫｏｕｔを分周し、位相比較器（ＰＤ）１１は分周器１４から出力されるクロック信号ＣＫｄｉｖとクロック信号ＣＫｒｅｆとの位相比較をし、ループフィルタ（ＬＰＦ）１３はＰＤ１１の出力を平滑化し、電圧制御発振器（ＶＣＯ）１３は入力電圧に応じた周波数で発振し、クロック信号ＣＫｏｕｔを出力する。分周器１５は、クロック信号ＣＫｏｒｇ（原クロック信号）を分周してクロック信号ＣＫｒｅｆを生成する。
スペクトラム拡散制御部２０は、ＰＬＬ１０に対して、スペクトラム拡散されたクロック信号の出力のための制御を行う。具体的には、スペクトラム拡散制御部２０は、ＶＣＯ１３への入力電圧を変調したり、分周器１４又は分周器１５の分周比を変化させたり、ＶＣＯ１３から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えたりする。なお、図中のスペクトラム拡散制御部２０から延びる破線矢印は、スペクトラム拡散制御部２０の制御可能性を示したものであって、すべてを制御することを意味するものではない。
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。なお、図中のループ帯域幅制御部３０から延びる破線矢印は、ループ帯域幅制御部３０の制御可能性を示したものであって、すべてを制御することを意味するものではない。ここで、ＰＬＬ１０のループ帯域幅をω、ＰＤ１１のゲインをＫｐｄ、ＬＰＦ１３の伝達関数をＦ、ＶＣＯ１３のゲインをＫｖｃｏ、分周器１４の分周比を１／Ｎとすると、これらパラメータの間には次の関係式が成り立つ。
ω ∝ Ｋｐｄ・Ｆ・Ｋｖｃｏ・（１／Ｎ） ・・・ （１）
したがって、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御することで、ＰＬＬ１０のループ帯域幅を変化させることができる。以下、ループ帯域幅制御部３０によって制御されるＰＬＬ１０の各要素の具体的構成について説明する。
（位相比較器の構成例１）
図２は、ＰＤ１１における出力部分（電流型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮは、ＰＤ１１における図示しない位相比較部分から出力される。信号ＵＰは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも進んでいるときに出力される。信号ＤＮは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも遅れているときに出力される。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電流Ｉｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電流Ｉｃｐｎの出力の有無を制御をする。
ソース電流は、電流源１１３及びこれに並列接続された４個の電流スイッチ回路１１４から供給される。シンク電流は、電流源１１５とこれに並列接続された４個の電流スイッチ回路１１４から供給される。電流スイッチ回路１１４は、１個の電流源１１４１とその両端のスイッチ対１１４２からなる。スイッチ対１１４２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。
ここで、電流源１１３及び１１５の供給電流量を１６μＡ、制御信号Ｂの３〜０ビットに対応する電流源の供給電流量を、それぞれ、８μＡ、４μＡ、２μＡ及び１μＡとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２８μＡとなる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２４μＡとなる。
ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさはＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
（位相比較器の構成例２）
図３は、ＰＤ１１の出力部分（電圧型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮについては上述したとおりである。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電圧Ｖｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電圧Ｖｃｐｎの出力の有無を制御をする。
ソース電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。シンク電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。電圧スイッチ回路１１７は、１個の電圧源１１７１とその両端のスイッチ対１１７２からなる。ソース電圧供給側のスイッチ対１１７２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットの反転によってスイッチング制御される。一方、シンク電圧供給側のスイッチ対１１７２は、制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。
ここで、制御信号Ｂの３〜０ビットに対応するソース電圧供給側の電圧源の電圧を、それぞれ、３．０Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとし、制御信号Ｂの３〜０ビットに対応するシンク電圧供給側の電圧源の電圧を、それぞれ、０．４Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電圧Ｖｃｐｐは３．３Ｖ（＝３．０＋０．３）となり、シンク電圧Ｖｃｐｎは０．３Ｖ（０．２＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は３．０Ｖ（３．３−０．３）となる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電圧Ｖｃｐｐは３．０Ｖとなり、シンク電圧Ｖｃｐｎは０．６Ｖ（＝０．３＋０．３＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は２．４Ｖ（３．０−０．６）となる。
ソース電圧Ｖｃｐｐとシンク電圧Ｖｃｐｎとで決定されるＰＤ１１の出力電圧幅はＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
（ループフィルタの構成例）
図４は、ＬＰＦ１２の回路構成例を示す。ＬＰＦ１２は、抵抗回路としての抵抗素子１２１及びこれに直列接続された容量回路１２２からなる。容量回路１２２は、容量素子１２２１及びこれに並列接続された複数の容量スイッチ回路１２２２からなる。容量スイッチ回路１２２２は、１個の容量素子１２２３とその両端のスイッチ対１２２４からなる。スイッチ対１２２４はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１２２の合成容量値を変化させてＬＰＦ１２の伝達関数を変化させることができる。ＰＬＬ１０のループ帯域幅はＬＰＦ１２の伝達関数に比例することから（関係式（１）参照）、容量回路１２２における容量素子１２２１及び１２２３の接続状態を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
なお、複数の抵抗素子で抵抗回路を構成し、抵抗回路における抵抗素子の接続状態を変化させるようにしてもよい。この場合、抵抗回路の合成抵抗値が変化することによってＬＰＦ１２の伝達関数が変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。
（電圧制御発振器の構成例１）
図５は、ＶＣＯ１３の回路構成例を示す。リング発振器１３１は、与えられたバイアス電流Ｉｂｉａｓに応じた周波数で発振してクロック信号ＣＫｏｕｔを出力する。ＶＩ変換回路１３２は、バイアス電流Ｉｂｉａｓを生成する。バイアス電流Ｉｂｉａｓはカレントミラー回路１３２１から出力される。カレントミラー回路１３２１の入力側には、トランジスタ１３２２及びこれに並列接続された複数のトランジスタ１３２３が接続されている。トランジスタ１３２２のゲートにはＶＣＯ１３の入力電圧が印加される。トランジスタ１３２３のゲートにはＶＣＯ１３の入力電圧がスイッチ１３２４を介して印加される。スイッチ１３２４は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってトランジスタ１３２３のオン／オフを制御してＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、ＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
（電圧制御発振器の構成例２）
図６は、ＶＣＯ１３の回路構成例を示す。ＶＣＯ１３は、インダクタ回路としてのインダクタ素子１３３及びこれに並列接続された容量回路１３４からなる。容量回路１３４は、容量素子１３４１及びこれに並列接続されたバリキャップ対１３４２及び複数のバリキャップスイッチ回路１３４３からなる。バリキャップ対１３４２は、対向する２個のバリキャップ１３４４から構成され、２個のバリキャップ１３４４の接続点にＶＣＯ１３の入力電圧が印加される。バリキャップスイッチ回路１３４３は、１個のバリキャップ１３４４とその両端のスイッチ対１３４５からなる回路が対向して接続された構成となっている。当該接続点にはＶＣＯ１３の入力電圧が印加される。スイッチ対１３４５はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１３４の合成容量値を変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、容量回路１３４における容量素子１３４１及びバリキャップ１３４４の接続状態を変化させることによりＰＬＬ１０のループ帯域幅を変化させることができる。
なお、複数のインダクタ素子でインダクタ回路を構成し、インダクタ回路におけるインダクタ素子の接続状態を変化させるようにしてもよい。この場合、インダクタ回路の合成インダクタンスが変化することによってＶＣＯ１３のゲインが変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。
（分周器の構成例）
分周器１４は、ループ帯域幅制御部３０からの制御信号Ｂに従って分周比を変化させる。例えば、制御信号Ｂ［３：０］が［１，０，０，０］のときは分周器１４は分周比を１／８に設定し、制御信号Ｂ［３：０］が［１，１，０，０］のときは分周器１４は分周比を１／１２に設定する。ＰＬＬ１０のループ帯域幅は分周器１４の分周比に比例することから（関係式（１）参照）、分周器１４の分周比を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
分周器１４の分周比を変化させる場合には、分周器１５の分周比も同時に変化させる。これにより、クロック信号ＣＫｏｕｔの周波数を一定に保ったままＰＬＬ１０のループ帯域幅を変化させることができる。例えば、分周器１４及び１５の分周比をそれぞれ１／８及び１／４、クロック信号ＣＫｏｒｇの周波数を２４ＭＨｚとすると、クロック信号ＣＫｏｕｔの周波数は４８ＭＨｚである。ここで、分周器１４の分周比を１／１２に変更するとき、同時に分周器１５の分周比を１／６にする。こうすることで、クロック信号ＣＫｏｕｔの周波数を４８ＭＨｚに保ったままＰＬＬ１０のループ帯域幅を２／３倍にすることができる。
次に、ＰＬＬ１０のループ帯域幅の変更タイミングについて説明する。ループ帯域幅制御部３０は、スペクトラム拡散制御部２０の動作に応じてＰＬＬ１０のループ帯域幅を変化させるようにする。具体的には、図１に示したように、スペクトラム拡散制御部２０及びループ帯域幅制御部３０を、共通の制御信号ＣＴＬに従って動作させるようにするとよい。以下、いくつかの制御例を示す。
（制御例１）
制御信号ＣＴＬがスペクトラム拡散制御のオン／オフを制御するものであり、制御信号ＣＴＬによってスペクトラム拡散制御がオンにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、制御信号ＣＴＬによってスペクトラム拡散制御がオフにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。
（制御例２）
制御信号ＣＴＬがスペクトラム拡散の変調周波数を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が高く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が低く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。
（制御例３）
制御信号ＣＴＬがスペクトラム拡散の変調幅を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調幅が大きく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調幅が小さく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。
スペクトラム拡散制御部２０の制御対象とループ帯域幅制御部３０の制御対象とは同じであってもよい。この場合、制御対象は、（１）それぞれの制御結果を合成して制御される、あるいは、（２）それぞれから出力される制御信号を合成して制御される。例えば、図４に示した構成のＬＰＦ１２を制御する場合、（１）の制御方式だと、ループ帯域幅制御部３０は容量素子１２２１の容量値を変化させてループ帯域幅を所望値に設定し、スペクトラム拡散制御部２０は制御信号Ｂを出力してスペクトラム拡散制御を行う。一方、（２）の制御方式だと、スペクトラム拡散制御部２０の制御信号とループ帯域幅制御部３０の制御信号とが論理演算されて制御信号Ｂとなって複数のスイッチ対１２２４が制御される。
図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形を示す。図７（ａ）はスペクトラム拡散制御部２０が出力する制御信号を、図７（ｂ）はループ帯域幅制御部３０が出力する制御信号を、図７（ｃ）はこれら制御信号の合成信号を、図７（ｄ）はクロック信号ＣＫｏｕｔを、それぞれ示す。図中のＩの区間ではループ帯域幅は大きく、ＩＩの区間ではループ帯域幅は小さく、ＩＩＩの区間ではループ帯域幅は中程度に設定されている。クロック信号ＣＫｏｕｔは、区間Ｉ〜ＩＩＩを通じて一定の中心周波数Ｆ０を保ったままであるが、ＰＬＬ１０のループ帯域幅の違いにより、区間Ｉ及び区間ＩＩＩの波形は線形だが、区間ＩＩの波形はひずんでいる。また、クロック信号ＣＫｏｕｔに含まれるノイズ及びジッタは、区間Ｉでは比較的多く、区間ＩＩでは比較的少なく、区間ＩＩＩでは中程度となる。
図８は、区間Ｉ〜ＩＩＩのそれぞれに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。図８（ａ）は、区間Ｉに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間Ｉでは、ピーク低減率は良好であるが、ノイズ特性がやや悪い。図８（ｂ）は、区間ＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩでは、ノイズ特性は良好であるが、ピーク低減率がやや悪い。図８（ｃ）は、区間ＩＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩＩでは、ピーク低減率及びノイズ特性ともに良好である。
以上、本参考例によると、ＰＬＬ１０に対するスペクトラム拡散制御とループ帯域幅制御とを連関して動作させて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。
なお、制御対象のＰＬＬはアナログ式に限られずデジタル式であってもよい。また、分周器１４の分周比を変化させることがない場合には分周器１５は省略してもよい。また、ＶＣＯ１３を電流制御発振器に置き換えてもよい。
（第２の参考例）
図９は、第２の参考例に係るスペクトラム拡散クロック発生装置の構成を示す。本参考例に係る装置は、第１の参考例に係る装置に検知部４０を追加した構成をしている。以下、第１の参考例と異なる点についてのみ説明する。
検知部４０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する。また、規格によって、スペクトラム拡散されたクロック信号ＣＫｏｕｔの周波数変化率に制約が設けられている場合には、検知部４０は、クロック信号ＣＫｏｕｔの周波数変化率を検知してもよい。
周波数変化率は、図１０（ａ）及び（ｂ）に示したように、クロック信号ＣＫｏｕｔの単位時間当たりの周波数変動（Δｆ／Δｔ）として定義される。図１１は、周波数変化率を検知するための回路構成を示す。図１２は、当該回路のタイミングチャートである。パルス発生回路４０１は、上記の単位時間Δｔに相当する周期で信号Ｆｐを出力する。組み合わせ回路４０２は、信号Ｆｐが“Ｈ”のときにクロック信号ＣＫｏｕｔを取り込んで、その結果を信号ｄＦｃｎｔとして出力する。カウンタ４０３は、単位時間Δｔごとに信号ｄＦｃｎｔの立ち上がりをカウントする。演算回路４０４は、カウンタ４０３のｉ番目のカウント値とｉ＋１番目のカウント値の差分を算出する。この算出値｜Ｎ（ｉ＋１）−Ｎ（ｉ）｜が周波数変化率に相当する。
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも大きい、ジッタが規定値よりも小さい、ノイズレベルが規定値よりも小さい場合、あるいは、周波数変化率が所望値よりも小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも小さい、ジッタが規定値よりも大きい、ノイズレベルが規定値よりも大きい場合、あるいは、周波数変化率が所望値よりも大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。
ループ帯域幅制御部３０は、検知部４０による、クロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の二つ以上の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させることも可能である。図１３は、クロック信号ＣＫｏｕｔのピークレベル及びジッタの検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させるフローを示す。まず、スペクトラム拡散制御を無効にする（Ｓ１）とともにループ帯域幅制御を有効にし（Ｓ２）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）よりも大きければ（Ｓ４のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ５）、再びクロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。一方、検知されたジッタが規定値以下ならば（Ｓ４のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ６）。
次に、スペクトラム拡散制御を有効にする（Ｓ７）とともにループ帯域幅制御を有効にし（Ｓ８）、クロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。そして、検知されたピークレベルが規定値（例えば、−１０ｄＢｍ）よりも大きければ（Ｓ１０のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ１１）、再びクロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。一方、検知されたピークレベルが規定値以下ならば（Ｓ１０のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ１２）。
次に、再度、スペクトラム拡散制御を無効にし（Ｓ１３）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ１４）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）以下ならば（Ｓ１５のＹＥＳ肢）、スペクトラム拡散制御を有効にする（Ｓ１６）。これにより、ピークレベル及びジッタが規定値以下となったスペクトラム拡散されたクロック信号ＣＫｏｕｔでシステムを動作させることができる。一方、検知されたジッタが規定値よりも大きければ（Ｓ１５のＮＯ肢）、ＰＬＬ１０のループ帯域幅制御を有効にしてから（Ｓ１７）、ステップＳ５に戻り、上記処理を繰り返す。当該繰り返しが所定回数に達したらＰＬＬ１０のループ帯域幅制御を停止するようにしてもよい。
なお、ステップＳ１５において、検知されたクロック信号のジッタが規定値よりも大きければＰＬＬ１０のループ帯域幅制御をすることなく、クロック信号ＣＫｏｕｔの出力を停止するようにしてもよい。また、検知されたジッタ値と所望のジッタ値との差及び検知されたピークレベルと所望のピークレベルとの差がいずれも最小となったとき、又はいずれか一つが最小となったときにループ帯域幅制御を停止させてもよい。また、ＰＬＬ１０のループ帯域幅を変化させている最中にシステムを動作させること、及び、システム動作中にＰＬＬ１０のループ帯域幅を変化させることも可能である。
また、ステップＳ５ではＶＣＯ１３のみを制御してループ帯域幅を変化させ、ステップＳ１７ではＰＤ１１のみを制御してループ帯域幅を変化させるようにしてもよい。これにより、ＰＬＬ１０におけるＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４に必要とされるゲイン、伝達関数、及び分周比を容易に確保することができる。
以上、本参考例によると、ＰＬＬ１０の出力特性又はスペクトラム拡散変調の特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、検知部４０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。また、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖを検知部４０に入力してもよい。
（第３の参考例）
図１４は、第３の参考例に係るスペクトラム拡散クロック発生装置の構成を示す。本参考例に係る装置は、第２の参考例に係る装置に比較器５０を追加した構成をしている。以下、第２の参考例と異なる点についてのみ説明する。
スペクトラム拡散制御部２０は、ＬＰＦ２０からＶＣＯ１３に入力される制御電圧Ｖｃｎｔ、分周器１４の分周比、又は分周器１５の分周比を変調する。比較器５０は、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとを比較する。具体的には、基準電圧Ｖｒｅｆは、制御電圧Ｖｃｎｔの中心電圧となるような電圧である。
検知部４０は、比較器５０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、比較器５０の出力レベルが周期的に変化する場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、比較器５０の出力レベルの変動の周期からスペクトラム拡散の変調周波数を知ることができる。また、比較器５０の出力レベルの最大値、すなわち、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとの最大差からスペクトラム拡散の変調幅を知ることができる。
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われている、スペクトラム拡散の変調周波数が比較的高い、あるいは、スペクトラム拡散の変調幅が比較的大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われていない、スペクトラム拡散の変調周波数が比較的低い、あるいは、スペクトラム拡散の変調幅が比較的小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。
以上、本参考例によると、ＶＣＯ１３の制御電圧からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。
（第１の実施形態）
図１５は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の参考例に係る装置に位相比較器（ＰＤ）６０を追加した構成をしている。以下、第２の参考例と異なる点についてのみ説明する。
位相比較器（ＰＤ）６０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔとクロック信号ＣＫ０との位相比較を行う。具体的には、クロック信号ＣＫ０は、クロック信号ＣＫｏｕｔの平均周波数となるようなクロック信号である。クロック信号ＣＫｏｕｔの位相がクロック信号ＣＫ０の位相よりも進んでいる場合には、ＰＤ６０は信号ＵＰを出力する。例えば、クロック信号ＣＫｏｕｔの立ち上がりエッジからクロック信号ＣＫ０の立ち上がりエッジまでの間、信号ＵＰを所定の論理レベル（例えば、“Ｈ”）にする。一方、クロック信号ＣＫ０の位相がクロック信号ＣＫｏｕｔの位相よりも進んでいる場合には、ＰＤ６０は信号ＤＮを出力する。例えば、クロック信号ＣＫ０の立ち上がりエッジからクロック信号ＣＫｏｕｔの立ち上がりエッジまでの間、信号ＤＮを所定の論理レベル（例えば、“Ｌ”）にする。
検知部４０は、ＰＤ６０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、信号ＵＰ及びＤＮが周期的に入れ替わって出力される場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、信号ＵＰ及びＤＮの出力の入れ替わり周期からスペクトラム拡散の変調周波数を知ることができる。また、信号ＵＰ又はＤＮの最大パルス幅、すなわち、クロック信号ＣＫｏｕｔとクロック信号ＣＫ０との最大位相差からスペクトラム拡散の変調幅を知ることができる。
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。なお、ループ帯域幅制御部３０の制御対象及び制御例については上述したとおりである。
以上、本実施形態によると、ＰＬＬ１０の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖをＰＤ６０に入力してもよい。この場合、クロック信号ＣＫ０はクロック信号ＣＫｄｉｖの平均周波数となるような設定する必要がある。
（第２の実施形態）
図１６は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の参考例に係る装置にメモリ７０を追加した構成をしている。メモリ７０には、検知部４０の検知結果、又はＰＬＬ１０の各要素に対する制御値が記録される。以下、第２の参考例と異なる点についてのみ説明する。
（検知結果を記録する例）
ループ帯域幅制御部３０は、検知部４０の検知結果をメモリ７０に記録する。そして、メモリ７０から検知部４０の検知結果を読み出して、当該検知結果に基づいて、ＰＬＬ１０のループ帯域幅を変化させる。例えば、本装置の出荷前や、本装置から供給されるクロック信号を受けて動作するシステムの動作前の初期動作時において、ＰＬＬ１０のループ帯域幅をさまざまに変えて、そのときのループ帯域幅と、検知部４０によって検知されたクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つとをルックアップテーブルにしてメモリ７０に記録する。そして、本装置の出荷後や、上記システムの動作開始時において、メモリ７０から所望のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを達成可能なループ帯域幅を読み出し、ＰＬＬ１０のループ帯域幅を当該読み出した値に設定する。
（制御値を記録する例）
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４のうち制御対象となるものに対する制御値をメモリ７０に記録し、メモリ７０から読み出した制御値で当該制御対象を制御する。例えば、本装置の出荷前や初期動作時において、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つが所望値となるようにループ帯域幅をさまざまに変え、当該特性が所望値となったときの制御対象の制御値をメモリ７０に記録する。そして、本装置の出荷後やシステム動作開始時において、メモリ７０から制御値を読み出し、当該読み出した制御値でＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。
以上、本実施形態によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部４０による検知動作を省略してＰＬＬ１０のループ帯域幅を所望値に設定することができる。すなわち、より短時間でＰＬＬ１０のループ帯域幅を所望値に設定することができる。なお、メモリ７０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。
本発明に係るスペクトラム拡散クロック発生装置は、ジッタ及びノイズ特性に優れたスペクトラム拡散されたクロック信号を生成することが可能なため、ＥＭＩ低減が求められるシステムに有用である。

Claims (3)

  1. ＰＬＬと、
    前記ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、
    前記スペクトラム拡散制御部の動作中に前記ＰＬＬのループ帯域幅を変化させるループ帯域幅制御部と、
    前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
    前記ループ帯域幅制御部は、前記ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と前記検知部の検知結果とを対応付けてメモリに記録し、前記メモリから、前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応する前記ＰＬＬのループ帯域幅を読み出し、前記ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるように前記ＰＬＬのループ帯域幅を変化させる
    ことを特徴とするスペクトラム拡散クロック発生装置。
  2. ＰＬＬと、
    前記ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、
    前記スペクトラム拡散制御部の動作中に前記ＰＬＬのループ帯域幅を変化させるループ帯域幅制御部と、
    前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
    前記ループ帯域幅制御部は、前記検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、前記メモリから読み出した制御値で前記ＰＬＬのループ帯域幅を変化させる
    ことを特徴とするスペクトラム拡散クロック発生装置。
  3. 入力された電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力を分周する分周器と、前記分周器の出力と基準クロック信号との位相比較を行う位相比較器と、前記位相比較器の出力を平滑化して、前記電圧制御発振器を制御するための電圧を出力するループフィルタとを有するＰＬＬと、
    前記ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、
    前記スペクトラム拡散制御部の動作中に前記ＰＬＬのループ帯域幅を変化させるループ帯域幅制御部と、
    前記ＰＬＬから出力されるクロック信号及び前記分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、
    前記第２の位相比較器の比較結果に基づいて、前記ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
    前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて、前記位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御して前記ＰＬＬのループ帯域幅を変化させる
    ことを特徴とするスペクトラム拡散クロック発生装置。
JP2009538927A 2007-11-02 2008-10-28 スペクトラム拡散クロック発生装置 Expired - Fee Related JP5022445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009538927A JP5022445B2 (ja) 2007-11-02 2008-10-28 スペクトラム拡散クロック発生装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007286019 2007-11-02
JP2007286019 2007-11-02
PCT/JP2008/003073 WO2009057289A1 (ja) 2007-11-02 2008-10-28 スペクトラム拡散クロック発生装置
JP2009538927A JP5022445B2 (ja) 2007-11-02 2008-10-28 スペクトラム拡散クロック発生装置

Publications (2)

Publication Number Publication Date
JPWO2009057289A1 JPWO2009057289A1 (ja) 2011-03-10
JP5022445B2 true JP5022445B2 (ja) 2012-09-12

Family

ID=40590696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538927A Expired - Fee Related JP5022445B2 (ja) 2007-11-02 2008-10-28 スペクトラム拡散クロック発生装置

Country Status (4)

Country Link
US (1) US8085101B2 (ja)
JP (1) JP5022445B2 (ja)
CN (1) CN101842986A (ja)
WO (1) WO2009057289A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283557A (zh) * 2013-10-17 2015-01-14 广州硅芯电子科技有限公司 Led显示屏驱动装置、方法和锁相环电路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
JP4625494B2 (ja) * 2007-12-25 2011-02-02 日本電波工業株式会社 発振周波数制御回路
US7705641B2 (en) * 2008-04-23 2010-04-27 Ralink Technology Corporation Fast response phase-locked loop charge-pump driven by low voltage input
DE102008042847A1 (de) * 2008-10-15 2010-04-22 Robert Bosch Gmbh Vorrichtung und Verfahren zur Überprüfung eines frequenzmodulierten Taktgebers
JP2011254122A (ja) * 2009-03-23 2011-12-15 Nec Corp 回路、制御システム、制御方法及びプログラム
JP2011040943A (ja) * 2009-08-10 2011-02-24 Fujitsu Semiconductor Ltd 位相ロックループ回路
DE102010005276B4 (de) * 2010-01-21 2019-02-28 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Steuerung eines Frequenzmodulationsindexes und Verfahren zur Frequenzmodulation
JP2012039496A (ja) * 2010-08-10 2012-02-23 Sony Corp クロック生成回路および電子機器
DE102011002448B4 (de) * 2011-01-04 2014-05-22 Intel Mobile Communications GmbH Frequenzteileranordnung und Verfahren zum Bereitstellen eines Quadraturausgangssignals
US8866468B2 (en) * 2011-01-27 2014-10-21 Tektronix, Inc. DF/dT trigger system and method
US8988122B2 (en) * 2011-09-30 2015-03-24 Intel Corporation Apparatus and method for performing spread-spectrum clock control
US8736324B2 (en) * 2011-10-13 2014-05-27 Texas Instruments Incorporated Differentiator based spread spectrum modulator
US20130114571A1 (en) 2011-11-07 2013-05-09 Qualcomm Incorporated Coordinated forward link blanking and power boosting for flexible bandwidth systems
US9848339B2 (en) 2011-11-07 2017-12-19 Qualcomm Incorporated Voice service solutions for flexible bandwidth systems
US20130114433A1 (en) * 2011-11-07 2013-05-09 Qualcomm Incorporated Scaling for fractional systems in wireless communication
US9516531B2 (en) 2011-11-07 2016-12-06 Qualcomm Incorporated Assistance information for flexible bandwidth carrier mobility methods, systems, and devices
US8610473B2 (en) * 2011-12-14 2013-12-17 Advanced Micro Devices, Inc. Phase lock loop with adaptive loop bandwidth
US10020931B2 (en) 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
CN104426541B (zh) * 2013-08-28 2018-03-30 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路和方法
DE102014210747B4 (de) 2014-02-12 2023-11-16 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Phasenregelschleife mit Varaktor in Mikrosystemtechnik
WO2015172372A1 (en) * 2014-05-16 2015-11-19 Lattice Semiconductor Corporation Fractional-n phase locked loop circuit
US9244485B1 (en) * 2014-07-25 2016-01-26 Infineon Technologies Ag High frequency oscillator with spread spectrum clock generation
JP6331918B2 (ja) * 2014-09-19 2018-05-30 三菱電機株式会社 位相同期回路
CN104954016A (zh) * 2015-04-29 2015-09-30 南华大学 一种快速自适应全数字锁相环及其设计方法
KR102511077B1 (ko) * 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
US9712174B1 (en) 2016-01-04 2017-07-18 Infineon Technologies Ag Double calibration loop for random spread spectrum modulator
CN107222211B (zh) * 2016-03-22 2020-10-16 宏碁股份有限公司 扩频时钟产生电路
KR20180102866A (ko) * 2017-03-08 2018-09-18 에스케이하이닉스 주식회사 심볼 간섭 제거 회로
US10110240B1 (en) * 2017-10-17 2018-10-23 Micron Technology, Inc. DLL circuit having variable clock divider
KR20190043875A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 반도체 시스템
US10341082B1 (en) * 2018-02-27 2019-07-02 Texas Instruments Incorporated Delay modulated clock division
US10680585B2 (en) * 2018-04-09 2020-06-09 Ciena Corporation Techniques and circuits for time-interleaved injection locked voltage controlled oscillators with jitter accumulation reset
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10516403B1 (en) * 2019-02-27 2019-12-24 Ciena Corporation High-order phase tracking loop with segmented proportional and integral controls
CN113985958B (zh) * 2021-10-21 2023-06-09 苏州浪潮智能科技有限公司 时钟展频侦测电路及方法
US11936391B2 (en) * 2022-07-28 2024-03-19 Texas Instruments Incorporated Multiplying spread-spectrum generator
US11677403B1 (en) * 2022-08-04 2023-06-13 Nanya Technology Corporation Delay lock loop circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246423A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH05175834A (ja) * 1991-12-25 1993-07-13 Mitsubishi Electric Corp 位相同期ループ回路
JPH0786933A (ja) * 1993-06-30 1995-03-31 Kenwood Corp Ｐｌｌシンセサイザ
JPH07202638A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 電圧制御発振器
JPH08107351A (ja) * 1994-10-06 1996-04-23 Asahi Kasei Micro Syst Kk Ｐｌｌ回路およびその周波数引込方法
JP2003527663A (ja) * 1999-09-01 2003-09-16 レックスマーク・インターナショナル・インコーポレーテツド スペクトル拡散クロック発生器を自動的に補正する方法と装置
JP2004007642A (ja) * 2002-05-03 2004-01-08 Altera Corp プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調
WO2007080719A1 (ja) * 2006-01-11 2007-07-19 Matsushita Electric Industrial Co., Ltd. クロック生成回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267260B2 (ja) 1999-01-18 2002-03-18 日本電気株式会社 位相同期ループ回路及びそれを使用した周波数変調方法
JP2001044826A (ja) 1999-07-27 2001-02-16 Mitsubishi Electric Corp 高周波変調式位相同期ループ回路
JP3838180B2 (ja) 2002-09-12 2006-10-25 富士通株式会社 クロック生成回路及びクロック生成方法
JP4373267B2 (ja) 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
JP4364621B2 (ja) 2003-12-04 2009-11-18 富士通マイクロエレクトロニクス株式会社 クロックジェネレータ
JP4376611B2 (ja) 2003-12-19 2009-12-02 パナソニック株式会社 周波数変調回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246423A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 位相同期式周波数シンセサイザ
JPH05175834A (ja) * 1991-12-25 1993-07-13 Mitsubishi Electric Corp 位相同期ループ回路
JPH0786933A (ja) * 1993-06-30 1995-03-31 Kenwood Corp Ｐｌｌシンセサイザ
JPH07202638A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 電圧制御発振器
JPH08107351A (ja) * 1994-10-06 1996-04-23 Asahi Kasei Micro Syst Kk Ｐｌｌ回路およびその周波数引込方法
JP2003527663A (ja) * 1999-09-01 2003-09-16 レックスマーク・インターナショナル・インコーポレーテツド スペクトル拡散クロック発生器を自動的に補正する方法と装置
JP2004007642A (ja) * 2002-05-03 2004-01-08 Altera Corp プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調
WO2007080719A1 (ja) * 2006-01-11 2007-07-19 Matsushita Electric Industrial Co., Ltd. クロック生成回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283557A (zh) * 2013-10-17 2015-01-14 广州硅芯电子科技有限公司 Led显示屏驱动装置、方法和锁相环电路
CN104283557B (zh) * 2013-10-17 2017-09-29 广州硅芯电子科技有限公司 Led显示屏驱动装置、方法和锁相环电路

Also Published As

Publication number Publication date
US20100214031A1 (en) 2010-08-26
WO2009057289A1 (ja) 2009-05-07
US8085101B2 (en) 2011-12-27
JPWO2009057289A1 (ja) 2011-03-10
CN101842986A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
JP5022445B2 (ja) スペクトラム拡散クロック発生装置
JP3119205B2 (ja) Ｐｌｌ回路
US20070120612A1 (en) Phase lock loop indicator
US20120319748A1 (en) Digital phase locked loop system and method
US20030042949A1 (en) Current-steering charge pump circuit and method of switching
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
JPH11163720A (ja) Ｐｌｌ回路
JP5682281B2 (ja) Ｐｌｌ回路
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
JP3984245B2 (ja) 位相ロックループ及び位相ロックループにおいてロック状況を検出する方法
JP2011259331A (ja) Ｐｌｌ回路
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
US9374038B2 (en) Phase frequency detector circuit
CN101335523A (zh) 频率合成器
TW201312942A (zh) 電壓控制器、頻率控制電路、以及使用其之信號產生裝置
JP4534140B2 (ja) Ｐｌｌ回路
JP3080007B2 (ja) Ｐｌｌ回路
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
JP4219669B2 (ja) 定電圧発生回路及びｐｌｌ回路
US7471126B2 (en) Phase locked loop utilizing frequency folding
JP2008109452A (ja) Ｐｌｌ回路
JP2009081557A (ja) 位相ロックループ回路
JP2002158581A (ja) 周波数可変型ｐｌｌ回路
JP2010074562A (ja) Ｐｌｌ回路
JPH03174816A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees