CN104283557B - Led显示屏驱动装置、方法和锁相环电路 - Google Patents

Led显示屏驱动装置、方法和锁相环电路 Download PDF

Info

Publication number
CN104283557B
CN104283557B CN201410450674.1A CN201410450674A CN104283557B CN 104283557 B CN104283557 B CN 104283557B CN 201410450674 A CN201410450674 A CN 201410450674A CN 104283557 B CN104283557 B CN 104283557B
Authority
CN
China
Prior art keywords
value
sigma delta
delta modulator
phase
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410450674.1A
Other languages
English (en)
Other versions
CN104283557A (zh
Inventor
李红化
邱显益
汤尚宽
彭新朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU SILICONCORE ELECTRONIC TECHNOLOGY Ltd
Original Assignee
GUANGZHOU SILICONCORE ELECTRONIC TECHNOLOGY Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU SILICONCORE ELECTRONIC TECHNOLOGY Ltd filed Critical GUANGZHOU SILICONCORE ELECTRONIC TECHNOLOGY Ltd
Publication of CN104283557A publication Critical patent/CN104283557A/zh
Application granted granted Critical
Publication of CN104283557B publication Critical patent/CN104283557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

本发明涉及一种LED显示屏驱动装置、方法和锁相环电路,该驱动装置包括多个锁相环电路,每个锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、存储器和ΣΔ模块，分频器用来接收电压控制输出信号、随机数序列和产生反馈信号；存储器用来产生调制波形代码序列;ΣΔ模块包括至少一个ΣΔ调制器和至少一个增益模块，ΣΔ模块用来接收调制波形代码序列和给分频器产生随机数序列；至少一个增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度。本发明驱动装置具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED显示屏等优点，扩频调制深度可以设置成不受限制。

Description

LED显示屏驱动装置、方法和锁相环电路
【技术领域】
本发明涉及显示技术领域，特别涉及LED即半导体发光二极管矩阵的显示系统,尤其涉及用于该系统的LED显示屏驱动装置,以及驱动LED显示屏锁相环电路的方法。本发明涉及的LED是英文Light Emitting Diode的缩写，中文意思是“发光二极管”。
【背景技术】
近年来，LED作为一种节能环保产品,应用越来越广泛，例如LED被广泛应用于信息和消息的显示。LED是一种将电能转换为光能且能降低对操作电压和电流要求的固体器件。相比其它显示面板，LED提供了更高的亮度和更高的发光效率。
LED显示屏包括LED阵列和多个LED驱动芯片。一个M*N的LED显示屏,其LED驱动芯片的数量取决于LED显示屏的尺寸和分辨率。
例如，一个高清晰度LED显示屏需要1280x720像素点或者更多，如果每块驱动芯片控制64x16个LED像素点，则总共需要900个驱动芯片。如果900个驱动芯片同时对单一的串行时钟信号响应，将会导致电磁辐射问题，譬如电磁干扰（EMI）。因此，对于高清晰度或更大尺寸的LED显示屏，EMI辐射是一个问题。
为了降低和抑制EMI辐射，可使用扩频调制深度控制器来调制，此调制相对于基准时钟信号的输入频率而言，通过扩展输出时钟信号的频谱，从而降低EMI的峰值。扩频调制深度控制器提供调制频率，这样，能量分布在一个更宽的带宽上。扩频调制深度控制器实现的衰减是与能量频谱的水平长度相关。更均匀的能量分布在带宽上将实现更多衰减。
可是，当使用多个扩频调制深度控制器时，让它们同步难度相当大，这将增加时钟抖动，这样要求一个新的解决方案来改变扩频调制深度。此外，扩频调制深度控制器通常被限制在小于±1%扩频调制深度内。因此，如何克服上述缺陷是本领域技术人员必需考虑的问题。
【发明内容】
本发明要解决的技术问题在于避免上述现有技术的不足之处而提供一种LED显示屏驱动装置、方法和锁相环电路, 具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED显示屏等优点，还保证了LED显示屏之各LED驱动芯片之间的同步，而且扩频调制深度可以设置成不受限制。
本发明解决所述技术问题采用的技术方案是：
提供一种含有多个锁相环电路的LED显示屏驱动装置,包括多个锁相环电路,每一个锁相环电路又包括一个鉴频鉴相器，根据反馈信号和参考信号产生一个相位差信号；一个电荷泵，用来接收所述鉴频鉴相器的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；一个环路滤波器，用来接收所述电荷泵的输出电流和转换该输出电流为电压控制信号；一个压控振荡器，用来接收所述环路滤波器的电压控制信号和产生一个电压控制输出信号；一个分频器，用来接收所述压控振荡器的电压控制输出信号和一个随机数序列，以及产生反馈信号，其中所述分频器接收所述随机数序列以便在整个调制周期内改变分频比率；一个存储器，用来产生调制波形代码序列;以及一个ΣΔ模块;所述ΣΔ模块包括至少一个ΣΔ调制器和至少一个增益模块; 其中所述ΣΔ模块用来接收调制波形代码序列和给所述分频器产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度。
所述的至少一个ΣΔ调制器拥有多个ΣΔ调制器，该多个ΣΔ调制器通过并联或串联形式相互耦合。
所述的至少一个增益模块拥有多个增益模块，每个增益模块与至少一个ΣΔ调制器相互耦合。
至少一个ΣΔ调制器拥有第一ΣΔ调制器和第二ΣΔ调制器，该第一ΣΔ调制器和第二ΣΔ调制器以并联方式相互耦合。
至少一个增益模块包括第一增益模块和第二增益模块，并且所述第一增益模块和第二增益模块分别同所述第一ΣΔ调制器和第二ΣΔ调制器耦合。
所述第一增益模块是在所述第一ΣΔ调制器和分频器之间耦合，所述第二增益模块是在所述存储器和第二ΣΔ调制器之间耦合。
所述第一增益模块和第二增益模块分别拥有一个第一量值和一个第二量值，该第一量值是整数量值，而第二量值则是分数量值，所述第二量值等于0.1n，其中n是从0至9的一个整数。
所述ΣΔ模块还包括移位操作器，该移位操作器设置在所述第二增益模块和第二ΣΔ调制器之间。
或者是，至少一个ΣΔ调制器和至少一个增益模块以串联方式耦合；所述ΣΔ模块包括一个第一ΣΔ调制器、第一增益模块和第二增益模块，其中所述第一增益模块是在所述存储器与第一ΣΔ调制器之间进行耦合，而所述第二增益模块是在所述第一ΣΔ调制器与分频器之间进行耦合；所述第一增益模块产生分数量值，所述第二增益模块产生整数量值。
每一个锁相环电路还包括求和模块，所述压控振荡器的电压控制输出信号和ΣΔ模块产生的一个随机数序列通过所述求和模块传送到所述分频器来处理。
本发明还提供一种用于驱动LED显示屏锁相环电路的方法，包括以下步骤：接收调制波形代码序列；通过至少一个ΣΔ调制器产生随机数序列；乘以至少一个增益模块的量值以便改变扩频调制深度的值；在一个调制周期内改变分频比率的序列；接收参考时钟信号和反馈信号；输出相位差信号；根据相位差信号产生输出电流；将输出电流转换为电压控制信号；以及产生电压控制输出信号。
上述方法依次按以下顺序组成：接收调制波形代码序列；通过至少一个ΣΔ调制器产生随机数序列；以及乘以至少一个增益模块的量值，该量值乘以至少一个ΣΔ调制器，以便改变扩频调制深度的值。
或者是，上述方法依次按以下顺序组成：接收调制波形代码序列；由至少一个增益模块实施乘法，将所述量值乘以调制波形代码序列以便改变扩频调制深度的值；以及通过至少一个ΣΔ调制器产生随机数序列。
至少一个ΣΔ调制器拥有第一ΣΔ调制器和第二ΣΔ调制器；至少一个增益模块包括第一增益模块和第二增益模块；并且所述第一ΣΔ调制器和第二ΣΔ调制器分别同所述第一增益模块和第二增益模块耦合。所述第一ΣΔ调制器与第二ΣΔ调制器以并联方式耦合。所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：通过存储器产生所述调制波形代码序列；通过所述第一ΣΔ调制器产生所述随机数序列；通过所述第一增益模块，让一个第一量值乘以所述第一ΣΔ调制器，其中第一量值是整数量值；通过所述第二增益模块，让一个第二量值乘以调制波形代码序列，其中第二量值是分数量值；以及接收所述第二增益模块的输出并通过所述第二ΣΔ调制器产生所述随机数序列。所述第二量值等于0.1n，其中n是从0至9的一个整数。
或者是，至少一个ΣΔ调制器拥有第一ΣΔ调制器；至少一个增益模块拥有第一增益模块和第二增益模块；所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：通过存储器产生所述调制波形代码序列；通过所述第一增益模块，让第一量值乘以所述调制波形代码序列，其中第一量值是分数量值；通过所述第一ΣΔ调制器产生随机数序列；以及通过所述第二增益模块，让第二量值乘以随机数序列，其中第二量值是整数量值。所述第一量值等于0.1n，其中n是从0至9的一个整数。
本发明还提供一种锁相环电路，用于LED显示屏驱动装置上；所述锁相环电路包括一个鉴频鉴相器，根据反馈信号和参考信号产生一个相位差信号；一个电荷泵，用来接收所述鉴频鉴相器的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；一个环路滤波器，用来接收所述电荷泵的输出电流和转换该输出电流为电压控制信号；一个压控振荡器，用来接收所述环路滤波器的电压控制信号和产生一个电压控制输出信号；一个分频器，用来接收所述压控振荡器的电压控制输出信号和一个随机数序列，以及产生反馈信号，其中所述分频器接收所述随机数序列以便在整个调制周期内改变分频比率；一个存储器，用来产生调制波形代码序列;以及一个ΣΔ模块;所述ΣΔ模块包括至少一个ΣΔ调制器和至少一个增益模块; 其中所述ΣΔ模块用来接收调制波形代码序列和给所述分频器产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度。
同现有技术相比较，本发明LED显示屏驱动装置、方法和锁相环电路的有益效果在于：
具有噪声低、抖动小、EMI辐射小和很适合高分辨率的LED显示屏等优点，还保证了LED显示屏之各LED驱动芯片之间的同步，而且扩频调制深度可以通过改变各增益模块的量值来获得。因此，扩频调制深度也可以设置成不受限制。
【附图说明】
图1是一个锁相环电路的电原理方框示意图;
图2是本发明LED显示屏驱动装置之一个锁相环电路实施例的电原理方框示意图;
图3A是所述锁相环电路之ΣΔ模块一种实施例的电原理方框示意图；
图3B是所述锁相环电路之ΣΔ模块另一种实施例的电原理方框示意图，该ΣΔ模块实施例是图3A之ΣΔ模块实施例的变型；
图4A是来自所述锁相环电路之存储器一种实施例的调制波形输入数据示意图；
图4B是当第一值是0和第二值是0.5时的随机数据±K(t)示意图；
图4C是数字N与随机数据±K(t)求和的示意图；
图4D是给VCO的一个压控信号示意图，该VCO是英文voltage controlledoscillator 的缩写，中文意思是“压控振荡器”，压控信号是“电压控制信号”的简称；
图5是一个具有±0.5%调制深度和640MHz时钟的VCO之压控信号的快速傅里叶变换图；
图6A是来自所述锁相环电路之存储器另一种实施例的调制波形输入数据示意图；
图6B是当第一值是2和第二值是0时的随机数据±K(t)示意图；
图6C是数字N与随机数据±K(t)求和的示意图；
图6D是给VCO的另一个压控信号示意图；
图7是一个具有±2.0%调制深度和640MHz时钟的VCO之压控信号的快速傅里叶变换图；
图8是本发明另一个锁相环电路实施例的电原理方框示意图；
图9A是来自所述锁相环电路之存储器又一种实施例的调制波形输入数据示意图；
图9B是当第一值是0.6和第二值是1时的随机数据±K(t)示意图；
图9C是数字N与随机数据±K(t)求和的示意图；
图9D是给VCO的又一个压控信号示意图；
图10是一个具有±0.6%调制深度和640MHz时钟的VCO之压控信号的快速傅里叶变换图；
图11A是来自所述锁相环电路之存储器再一种实施例的调制波形输入数据示意图；
图11B是当第一值是0.6和第二值是2时的随机数据±K(t)示意图；
图11C是数字N与随机数据±K(t)求和的示意图；
图11D是给VCO的再一个压控信号示意图；
图12是一个具有±1.2%调制深度和640MHz时钟的VCO之压控信号的快速傅里叶变换图；
图13是本发明驱动LED显示屏之锁相环电路的方法原理流程示意图。
【具体实施方式】
下面结合各附图对本发明作进一步详细说明。
现在详细描述本发明的各实施例，在各实施例中附有插图说明，其中各实施例指的是几个视图中的各元素。在这点上，当前的各实施例可以有不同的形式且不应认为仅限于这里的描述。因此，通过参考各图如下描述的各实施例仅仅是来解释当前描述的内容。这里使用的术语仅仅是为了描述目的，而不是为了限制说明范围。术语“包括”或“由…组成”被用于指定存在的元素、步骤、操作和/或元件，但不仅排除存在或增加多于一个的元素、步骤、操作和/或元件。术语“第一”、“第二”之类的被用于描述各种不同的元素，但不限制于这些元素。这些术语只是仅仅用来与其它元素区分。对下面描述的各实施例和附图，这些和/或其他方面变得浅显而且本领域的一个普通技术人员从本发明的各实施例并配有附图的描述中更易理解。本发明的附图仅为说明目的。从下面的描述中，一个本领域的熟练技术人员将很容易意识到这里说明的结构和方法的不同实现案例，但这些案例并未脱离这里所描述的发明的原理。
参见图2、图3A、图3B和图8,本发明一种含有多个锁相环电路的LED显示屏驱动装置, 包括多个锁相环电路11或12,每一个锁相环电路11或12包括一个鉴频鉴相器101、一个电荷泵103、一个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111和一个ΣΔ模块120或130。
图1是本申请人的一个带有扩频调制深度控制器的锁相环电路的电原理方框示意图,该锁相环电路10也是用于LED显示屏的驱动装置上，该驱动装置也包括多个图1所示的锁相环电路10；每一个锁相环电路100包括一个鉴频鉴相器101、一个电荷泵103、一个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111、一个ΣΔ调制器113、一个耦合到所述ΣΔ调制器113的扩频调制深度控制器115和一个求和模块117。图1所示的锁相环电路10会在本申请人的另一件发明专利申请中具体来保护。
虽然LED显示屏驱动装置包含多个锁相环电路，为了使描述简单和清楚，附图1、图2、图3A、图3B和图8仅描述一个单独的锁相环电路10或11或12来作为典型说明。
参见图1、图2和图8，鉴频鉴相器简称PFD，该PFD是英文phase frequencydetector 的缩写，鉴频鉴相器101接收参考频率信号和接收分频器109的分频反馈信号，本发明中的参考频率信号简称参考信号，分频反馈信号简称反馈信号；该鉴频鉴相器101再根据反馈信号和参考信号来产生一个相位差信号，并将该相位差信号输出到电荷泵103。
参见图1、图2和图8，电荷泵103用来接收所述鉴频鉴相器101的相位差信号和根据该相位差信号产生一个输出电流，以便调整相位使之对齐。相位差被用于开启在电流泵103中的向上泵还是向下泵的电流源。电流泵103在充电和泄电之间转换。
参见图1、图2和图8，环路滤波器105用来接收所述电荷泵103的输出电流和转换该输出电流为电压控制信号；本发明中的电压控制信号可以简称为压控信号。环路滤波器105可使用高阶滤波器来减少各种类型或来源的相位噪声和谐波。例如，环路滤波器105可以使用三阶或四阶环路滤波器来降低噪声。
参见图1、图2和图8，压控振荡器简称VCO ，该VCO是英文voltage controlledoscillator 的缩写，压控振荡器107用来接收所述环路滤波器105的电压控制信号和产生一个电压控制输出信号；本发明中的电压控制输出信号可以简称为压控输出信号。压控振荡器107的振荡频率取决于电压控制信号。调整电荷泵103可导致改变输送给压控振荡器107的电压控制信号，这样使它的相位延后或超前。
参见图1、图2和图8，分频器109用来接收所述压控振荡器107的电压控制输出信号和一个随机数序列，以及产生反馈信号，该反馈信号输送到所述鉴频鉴相器101。分频器109耦合到所述压控振荡器107, 所述分频器109接收所述随机数序列以便在整个调制周期内改变分频比率的序列；调制周期是根据连接到ΣΔ调制器113的扩频调制深度控制器115产生的扩频调制深度要求产生的，或者是，调制周期是根据ΣΔ模块120或130产生的扩频调制深度要求产生的。分频比率总能扩展成多个等效分数的表达式。锁相环电路是一个分数锁相环，可以由一个整数和一个分数相乘。在调制周期，分数量值可被连续地改变，从而在指定范围内均匀地扩频。分数量值由分频器109通过调制周期的平均效应产生；换句话说，分频比率在调制周期内保持高频率的动态变化。分频器109把从所述压控振荡器107中输出的电压控制输出信号的频率分频从而产生分频反馈信号，该分频反馈信号被输送到所述鉴频鉴相器101。分频器109可以是多模分频器。分频器109还提供给ΣΔ调制器113或ΣΔ模块120或130所需的时钟信号。
参见图1，存储器111与扩频调制深度控制器115耦合，该存储器111可与扩频调制深度控制器115集成在一起；或者，参见图2和图8，存储器111与ΣΔ模块120或130耦合。存储器111包含了调制波形代码序列，比如带比例可调整的三角波形。存储器111可包括ROM（只读存储器）、RAM（随机存取存储器）和某种形式的触发器。存储器111产生二进制补码格式的M位码。压控振荡器107的频率会被存储器代码和数字ΣΔ调制器113或ΣΔ模块120或130输出的随机数序列所调制。
参见图1，ΣΔ调制器113给所述分频器109产生一个随机数序列。ΣΔ调制器113需要与分频器109一起操作，ΣΔ调制器113产生随机数据±K(t)。一个求和模块117接收随机数据±K(t)和加数整数N，并传输结果给分频器109。ΣΔ调制器113用来降低分频器109波动所产生的噪声，它把噪声推至高频率从而使该噪声更容易被滤除和使相位噪声变弱到接近中心频率可忽略的水平。ΣΔ调制器113把以二进制补码格式的M位码从存储器111取出并生成随机数序列来调制分频器109。带有高阶的环路滤波器105和ΣΔ调制器113用来在一个完整的调制周期内实现精确的频率变化；同时，也在调制周期内保持低的周期间抖动。
参见图1，扩频调制深度控制器115耦合到ΣΔ调制器113，其作用是用来改变或调节扩频调制深度的值。扩频调制深度是一个频率范围，时钟使得频率以一个调制速率发生偏移。扩频调制深度记为扩展百分比，是频率偏移的频带与输出时钟频率的比值。举个例子，一个100MHz时钟并具有-1.0%到+1.0%扩频调制深度，表示的是调制时钟频率的频带从99MHz到101MHz之间变化，这决定了EMI峰值的减少量。一般来说，扩频调制深度越大，EMI衰减就会越大。调制率是时钟源能量分布在输出时钟频率周围的频带的比率。调制波形将决定EMI峰值降低的效果。
参见图1，求和模块117也就是加法器，其本身含整数部分；所述压控振荡器107的电压控制输出信号和ΣΔ调制器113产生的一个随机数序列通过求和模块117传送到分频器109来处理，实际上ΣΔ调制器113产生的一个随机数序列是一个分数部分。
参见图2和图8，所述ΣΔ模块120或130包括至少一个ΣΔ调制器和至少一个增益模块；所述ΣΔ模块120或130用来接收调制波形代码序列和给所述分频器109产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度。
参见图2和图8，每一个锁相环电路11或12还包括求和模块117，该求和模块117也就是加法器，其本身含整数部分；所述压控振荡器107的电压控制输出信号和ΣΔ模块120或130产生的一个随机数序列通过求和模块117传送到分频器109来处理，实际上ΣΔ模块120或130产生的一个随机数序列是一个小数部分。
参见图2和图8，根据本发明的实施例，锁相环电路11或12是可编程的用来改变或调节扩频调制深度的，这个会在图2、图3A、图3B和图8中有相关详细的描述。
图2是依据本发明的一个带有ΣΔ模块120的锁相环电路11一个实施例的电原理方框示意图。参见图2，锁相环电路11包括一个鉴频鉴相器101、一个电荷泵103、一个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111、一个求和模块117和一个ΣΔ模块120。锁相环电路11之各相关元素的作用和连接关系在上面也具体描述，在此省略不再赘述。
图3A是图2实施例之ΣΔ模块120一个实施例的电原理方框示意图。该ΣΔ模块120包括一个第一ΣΔ调制器121、一个第二ΣΔ调制器123、一个移位操作器124、一个第一增益模块125和一个第二增益模块127，也就是该ΣΔ模块120包括两个ΣΔ调制器、两个增益模块和一个移位操作器124。其中存储器111分别耦合到第一ΣΔ调制器121和第二增益模块127，第一ΣΔ调制器121耦合到第一增益模块125，第一增益模块125耦合到求和模块117，第二增益模块127耦合到移位操作器124，移位操作器124耦合到第二ΣΔ调制器123，第二ΣΔ调制器123耦合到求和模块117。第一ΣΔ调制器121的输出乘以第一增益模块125的第一量值G1，然后输送到求和模块117。来自存储器111的调制波形的输入数据乘以第二增益模块127的第二量值G2，并输入到移位操作器124。移位操作器124执行一个X位的右移，其中X是一个整数量值。X位右移的数据输入到第二ΣΔ调制器123，然后输送到求和模块117。第一ΣΔ调制器121与第二ΣΔ调制器123是以并联方式耦合。
需明白的是图2、图3A和图3B中所示只用于示范目的而不是本发明的任何限制。例如，虽然图3A和图3B的实施例包括两个ΣΔ调制器121和123，以及两个增益模块125和127，需理解本实施例的技术概念也可适用于更多的ΣΔ调制器和更多的增益模块的串联或并联耦合。并且，即使第一增益块125耦合在第一ΣΔ调制器121和求和模块117之间，它也能耦合在第一ΣΔ调制器121和存储器111之间。
如上所述，扩频调制深度是一个频率范围，其中时钟使频率以一个调制速度的速率发生偏移。参见图2和图3A，根据本发明的实施例，扩频调制深度的值是通过第一增益模块125和第二增益模块127中至少一个量值的改变来调节的。
第一ΣΔ调制器121和第二ΣΔ调制器123可被设置为三阶或更高阶的数字ΣΔ调制器，按照来自存储器代码的调制波形代码序列从而产生随机数据±K(t)。第一ΣΔ调制器121和第二ΣΔ调制器123不仅仅随机化调制代码，而且还能推移相位噪声（由分频器的分频比率变化产生的）到高频，从而能更容易滤除这些噪声。如此，它便减少和减弱了由分频器109“分数运算”导致的不必要的杂散频率。第一ΣΔ调制器121和第二ΣΔ调制器123也能把相位噪声减弱到接近中心频率可忽略的水平。高阶的第一ΣΔ调制器121和第二ΣΔ调制器123用来在一个完整的调制周期内实现精确的频率变化；同时，也在调制周期内保持低的周期间抖动。
参考图1、图2和图8，鉴频鉴相器101检测来自于压控振荡器107和分频器109的反馈时钟(CLK_FBK)和参考时钟(CLK_REF)之间的相位差。鉴频鉴相器101的相位误差反映在电荷泵103的输出电流。输出电流被环路滤波器105转化为电压信号。因此，减弱的随机噪声波形出现在压控输出信号上。最终，压控振荡器107在扩频的频率范围内调制，但通过来自ΣΔ调制器操作的随机化和噪声整形来减弱不必要的频率杂散。
一个分数N分频的锁相环电路的频率可以通过一个N模分频器合成，根据下面的公式：
[公式1]fvco_out=(N+k/M)*fvco_in （其中k和M为整数）
变量M是N模分频器能提供的一个分数量值。它常被简称为“分数模”。整数k能取0到M之间的任何数。非整数 (N + k/M)常写作N.F，其中的那个点“.”表示十进制的小数点，N和F分别代表数字的整数部分和分数部分。图1、图2和图8之分频器109中的N.F也是这个意思。fvco_out表示压控振荡器107输出时的频率，fvco_in表示压控振荡器107输入时的频率。
图1、图2和图8之分频器109可以是多模分频器，可在调制周期内动态地改变的分频比。如上所述，连续地改变分频比率反映在压控振荡器107的压控输出信号上。
参考图3A，描述的是扩频调制深度调节机制。分数值F是由带着分别相乘的第一量值G1的第一ΣΔ调制器121产生的。随机数据±K(t)在-K到+K之间的整数上变化，K是一个整数。K的最大值取决于ΣΔ调制器的阶数。图3A中设计了一个Z-n 的M阶ΣΔ调制器信号传输功能，其中n大于或等于M。在这样的布置下，K的平均值在一段时间里收敛于1。因此，当第二量值G2为0时，扩频调制深度(G1/N)可能可以通过控制第一量值G1的来获得。
如图3A所示，第二ΣΔ调制器123耦合着一个移位操作器124。移位操作器124进行X位右移操作，X是个整数。在X位右移操作之后，输入值就乘以第二量值G2值，生成扩频调制深度的分数部分。比如，如果X为3，扩频调制深度的值即为((G1+(G2/8))/N。
计算可以用二补码格式执行，由加法，向右移位，向左移位功能或乘法运算逻辑组合来实现。图3A中表示的此施行方式的优点是它允许无乘法器的逻辑。在此实施例中，参考图3A，扩频调制深度的值可表示为(G1+G2/p)%其中N.F中的N值被选为100；G1和G2值是整数；p值简称为2x。(G1+G2/p)%的举例参见下表1。
[表1]
(G1+G2/p)% G1 G2 P
±6 6 0
±5.875 5 7 8
±4.625 4 5 8
±3.0 3 0
±2.375 2 3 8
±1.125 1 1 8
±0.875 0 7 8
±0.5625 0 9 16
±0.625 0 5 8
±0.375 0 3 8
扩频调制深度的值可通过改变G1，G2和X值中至少一个来调节。如果X的值是1，2，3，4，p的值就相应的为2，4，8，16。
更普遍地说，来自存储器111的分数输入（Frac_In）数据被送入两个路径，如图3A所示。分数输入数据乘以第二增益模块127的第二量值G2，第二增益模块127作为移位操作器124的输入，分数输入数据将被输入到第二ΣΔ调制器123。
图3B是图2实施例之ΣΔ模块120另一个实施例的电原理方框示意图。该ΣΔ模块120包含一个第一ΣΔ调制器121、一个第二ΣΔ调制器123、一个第一增益模块125和一个第二增益模块127，也就是该ΣΔ模块120包含两个ΣΔ调制器和两个增益模块。其中存储器111分别连接到第一ΣΔ调制器121和第二增益模块127，第一ΣΔ调制器121耦合到第一增益模块125，第一增益模块125耦合到求和模块117，第二增益模块127耦合到第二ΣΔ调制器123，第二ΣΔ调制器123耦合到求和模块117。第一ΣΔ调制器121的输出乘以第一增益模块125的第一量值G1，然后输送到求和模块117。来自存储器111的调制波形的输入数据乘以第二增益模块127的第二量值G2并且输入给第二ΣΔ调制器123，然后输送到求和模块117。第一ΣΔ调制器121与第二ΣΔ调制器123是以并联方式耦合。
举个例子，扩频调制深度的值能被表示为 (G1+G2)%，其中第一量值G1是一个整数，第二量值G2等于0.1n，其中n是从0至9的一个整数。(G1+G2)%可以为-6.0%、-5.9%，-5.8%、... 、-0.1%、0、0.1%、... 、5.8%、5.9%、6.0%。扩频调制深度的值可经由改变第一增益模块125的第一量值G1和第二增益模块127的第二量值G2中的至少一个来调制。这里，G1或G2可以为0或者任何分数。G1和G2的值在这里均为描述示范之用，但不仅限于此。例如，G1和G2的值可以为范围-9.9到+9.9中的任意数，但也要满足(G1+G2)<9.9。
在图3B中，例如，第一增益模块125的第一量值G1可以是0，而第二增益模块127的第二量值G2可以是0.5。因此，G1(O)%+G2(0.5)%等于0.5%。检查ΣΔ模块120是否实现了第一增益模块125和第二增益模块127的0.5%扩频调制深度调制器的功能。在这个例子中，图3B实施例的该结果被描述在此后的图4A、图4B、图4C、图4D和图5中。
图4A表示了所述锁相环电路之存储器一种实施例的调制波形输入数据示意图。从存储器111来的输入数据的调制波形是三角形状。这里，三角形状的调制波形仅为示例目的，存储器111可以有多种存储码形状的调制波形。图4B表示了当第一量值是0和第二量值是0.5时的随机数据±K(t)示意图。第一ΣΔ调制器121和第二ΣΔ调制器123从存储器111接收输入数据，并产生随机数据±K(t)。图4C表示了数字N与随机数据±K(t)求和的示意图。图4D表示了给压控振荡器107的一个压控信号示意图。压控振荡器107的压控信号波形是三角形并带有反映了随机数据的波动。图4A、图4B、图4C和图4D在X轴均是相同的时间尺度。图5是压控振荡器107之一个压控信号的快速傅里叶变换图(FFT，是英文Fast FourierTransform的缩写)，其有640MHz时钟，具有-0.5%到+0.5%的调制深度。FFT是傅立叶变换的数字实现。FFT把时域数据转化为频域数据。640MHz的0.5%是3.2MHz。因此，一个640M的时钟带-0.5%到+0.5%调制深度表示调制时钟频带从636.6MHz变化到643.2MHz。参考图5，FFT图形X轴为频率，Y轴为对数刻度(dB)上的幅度响应。调制时钟在沿X轴的频带636.8MHz到643.2MHz上有个高的幅值。因此，图5表明具有第一增益模块125和第二增益模块127的ΣΔ模块120，成功实现了的0.5%扩频调制深度调制器的功能。ΣΔ模块120在频带636.8MHz到643.2MHz里扩展了系统时钟的尖峰能量，由此降低了EMI辐射。
举另个例子，第一增益模块125的第一量值G1为2，而第二增益模块127的第二量值G2为0。由此，G1(2)+G2(0)%等于2.0%。检验具有第一增益模块125和第二增益模块127的ΣΔ模块120是否实现了2%扩频调制深度调制器的功能。该结果被描述在此后的图6A、图6B、图6C、图6D和图7中。
图6A表示了来自所述锁相环电路之存储器另一种实施例的调制波形输入数据示意图。来自存储器111的输入数据也是三角形状的调制波形。图6B表示了当第一量值是2和第二量值是0时的随机数据±K(t)示意图。第一ΣΔ调制器121和第二ΣΔ调制器123分别从存储器111接收输入数据，并产生随机数据±K(t)。图6C表示了数字N与随机数据±K(t)求和的示意图。图6D表示了给压控振荡器107的另一个压控信号示意图。压控振荡器107的压控信号波形是三角形并带有反映了随机数据的波动。6A、图6B、图6C和图6D在X轴均是相同的时间尺度。图7是一个压控振荡器107的压控信号的快速傅立叶变换图(FFT)，其有640MHz时钟，具有-2.0%到+2.0%的调制深度。640MHz的2.0%是12.8MHz。因此，一个640M的时钟带-2.0%到+2.0%调制深度表示调制时钟频带从627.2MHz变化到652.8MHz。参考图7，FFT图形X轴为频率，Y轴为对数刻度(dB)上的幅度响应。调制时钟在沿X轴的频带627.2MHz到652.8MHz上有个高的幅值。因此，图7表明具有第一增益模块125和第二增益模块127的ΣΔ模块120，成功实现了2.0%扩频调制深度调制器的功能。ΣΔ模块120在频带627.2MHz到652.8MHz里扩展了系统时钟的尖峰能量，由此降低了EMI辐射。
一般地，扩频调制深度控制器会被限制在小于+/-1.0%的扩频调制深度内。可是，参见图2、图3A和图3B，期望的扩频调制深度的值可以通过分别改变第一增益模块125的第一量值G1和第二增益模块127的第二量值G2中至少一个来获得。因此，扩频调制深度的值也可以设置成不受限制。
根据本发明又一个实施例，一个可编程调节扩频调制深度的锁相环电路12，在图8中有所描述。图8是依据本发明的一个带有ΣΔ模块120的锁相环电路另一个实施例的电原理方框示意图。参见图8，锁相环电路12包括一个鉴频鉴相器101、一个电荷泵103、一个环路滤波器105、一个压控振荡器107、一个分频器109、一个存储器111、一个求和模块117和一个ΣΔ模块130。图8的实施例与图2、图3A和图3B的实施例基本相同，不同之处在于，ΣΔ模块130内部的结构不一样，为了和图2表示区别，本实施例的ΣΔ模块用标号130表示，本实施例的ΣΔ模块130包括一个第一ΣΔ调制器131、第一增益模块133和一个第二增益模块135，第一增益模块133分别与存储器111和第一ΣΔ调制器131相耦合，第二增益模块135分别与第一ΣΔ调制器131和求和模块117相耦合。在这个实施例中，一个衰减因素，小于1的增益值X(Gain_X)被加入到第一增益模块133后与输入数据流入到第一ΣΔ调制器131，由此阻止信号溢出，X=0.9、0.8…或0.1等分数，所述第一增益模块133产生的增益值X为分数量值。大于或等于1的增益值Y(Gain_Y)被加入到第二增益模块135，Y=1、2、3…或6等整数，所述第二增益模块135产生的增益值Y为整数量值。本实施例的ΣΔ调制器和各增益模块以串联的方式相耦合。
来自存储器111的调制波形输入数据乘以第一增益块133的第一量值G1并且输入到第一ΣΔ调制器131。第一ΣΔ调制器131耦合到第二增益块135，并且第一ΣΔ调制器131的输出乘以第二增益块135的第二量值G2，然后输出到求和模块117。根据图8的实施例，扩频调制深度是经由改变第一增益模块133的第一量值G1和第二增益模块135的第二量值G2中的至少一个值来调节的。
需明白图8实施例中的设置仅仅是为举例性的目的，而不是对本发明的任何限制。例如，虽然该实施例包括一个ΣΔ调制器131和两个增益模块133、135，要明白的是本实施例方案的技术概念可应用于更多的ΣΔ调制器和增益模块以串联或并联方式耦合。
参见图8，一个期望的扩频调制深度可通过第一增益模块133的第一量值G1和第二增益模块135的第二量值G2相乘得到。因此，扩频调制深度可写为(Gl*G2) %。比如说，第一量值G1可以是分数量值，第二量值G2可以是整数量值。第一量值G1可为0或者0.1的倍数。因此(GI * G2)%可为-6.0%、 -5.9%、 -5.8%、 ... 、-0.1%、0%、0.1%、 ... 、5.8%、 5.9%和6%.扩频调制深度可通过改变第一增益模块133的第一量值G1和第二增益模块135的第二量值G2中至少一个来调节。第一增益模块133的第一量值G1和第二增益模块135的第二量值G2在此只为举例说明而用，并不限于此。例如，第一增益模块133的第一量值G1和第二增益模块135的第二量值G2可以是-9.9到+9.9范围内任何数，但仍然要满足(G1+G2)<9.9。
参见图8，一个实施例中第一量值G1值为0.6，第二量值G2值为1。由此，G1 (0.6) *G2 (1)%等于0.6%。检验具有第一增益模块133和第二增益模块135的ΣΔ模块130是否实现了0.6%扩频调制深度调制器的功能。该结果被描述在此后的图9A、图9B、图9C、图9D和图10中。
图9A表示了来自所述锁相环电路之存储器又一种实施例的调制波形输入数据示意图。来自存储器111来的输入数据是三角形状的调制波形。图9B表示了当第一量值是0.6和第二量值是1时的随机数据±K(t)示意图。图9C表示了数字N与随机数据±K(t)求和的示意图。图9D表示了给压控振荡器107的又一个压控信号示意图。压控振荡器107的压控信号波形是三角形并带有反映了随机数据的波动。图9A、图9B、图9C和图9D在X轴均是相同的时间尺度。
参见图8，来自存储器111的调制波形输入数据乘上第一增益模块133的第一量值G1 (0.6)再送至第一ΣΔ调制器131。第一ΣΔ调制器131产生随机数±K(t)。随机数±K(t)乘上第二增益模块135的第二量值G2(1)再送至求和模块117，如此循环，随机分频比率的序列N±K被送至多模分频器109的进行控制，进而在一个调制周期内形成锁相环电路12的N.F.分数分频比率效应。
图10表示了压控振荡器107之压控信号的快速傅里叶变化，其具有640 MHz时钟和-0.6%到+0.6%的调制深度。640 MHz的0.6%是3.84MHz。那么，640MHz时钟带有-0.6%到+0.6%的调制深度表明调制时钟频带在636.16 MHz与643.84MHz之间变动。参考图10，该调制时钟在X轴是636.16 MHz与643.84MHz之间有高能量幅值。因此，图10表明具有第一增益模块133和第二增益模块135的ΣΔ模块130成功调制了0.6%的扩频调制深度。
参见图8，在另一个实施例中，第一量值G1是0.6，第二量值G2是2，G1 (0.6) * G2(2)等于1.2%。检验具有第一增益模块133和第二增益模块135的ΣΔ调制器130是否调制了1.2%的扩频调制深度。该结果被描述在之后的图11A、图11B、图11C、图11D和图12中。
图11A表示了来自所述锁相环电路之存储器再一种实施例的调制波形输入数据示意图。来自存储器111的输入数据也是三角波形的调制波形。图11B表示了当第一量值是0.6和第二量值是2时的随机数据±K(t)示意图。图11C表示了数字N与随机数据±K(t)求和的示意图。图11D表示了给压控振荡器107的再一个压控信号示意图。图11A、图11B、图11C和图11D在X轴上具有相同的时间尺度。压控振荡器107的压控信号波形是三角波形并反映了随机数的波动。
参见图8，来自存储器111的调制波形输入数据乘上第一增益模块133的第一量值G1(0.6) 再送至第一个ΣΔ调制器131。第一ΣΔ调制器131产生随机数±K(t)。随机数±K(t)乘上第二增益模块135的第二量值G2（2)再送至求和模块117， 如此循环，随机分频比率的序列N±K被送至多模分频器109的进行控制，进而在一个调制周期内形成锁相环电路12的N.F.分数分频比率效应。
图12 表示压控振荡器107之压控信号的快速傅里叶变化，其具有640 MHz时钟和-1.2%到+1.2%的调制深度。640 MHz的1.2%是7.68MHz。那么 640MHz时钟且带有-1.2%到+1.2%的调制深度表明着调制时钟的频带在632.32MHz与647.68MHz之间变动。参考图12，该调制时钟在X轴是633.32 MHz与647.68MHz之间有高能量幅值。因此，图12表明具有第一增益模块133和第二增益模块135的ΣΔ模块130成功调制了1.2%的扩频调制深度。
扩频调制深度可编程的锁相环电路由于采用纯数字控制，所以实现了对PVT(工艺、电压、温度)变化的不敏感。含有该锁相环电路的LED显示屏驱动装置能有效衰减LED显示屏的EMI辐射。
图13表示了本发明驱动LED显示屏锁相环电路的方法原理流程示意图。参见图2、图3A、图3B、图8和图13，用于驱动LED显示屏锁相环电路的方法，包括以下步骤：
步骤S1310，接收调制波形代码序列；
步骤1320，通过至少一个ΣΔ调制器产生随机数序列；
步骤1330，乘以至少一个增益模块的量值以便改变扩频调制深度的值；
步骤1340，在一个调制周期内改变分频比率的序列；
步骤1350，接收参考信号和反馈信号；
步骤1360，输出相位差信号；
步骤1370，根据相位差信号产生输出电流；
步骤1380，将输出电流转换为电压控制信号；以及
步骤1390，产生电压控制输出信号。
上述方法依次按以下顺序组成：接收调制波形代码序列；通过至少一个ΣΔ调制器产生随机数序列；以及乘以至少一个增益模块的量值，该量值乘以至少一个ΣΔ调制器，以便改变扩频调制深度的值。
或者是，上述方法依次按以下顺序组成：接收调制波形代码序列；由至少一个增益模块实施乘法，将所述量值乘以调制波形代码序列以便改变扩频调制深度的值；以及通过至少一个ΣΔ调制器产生随机数序列。
参见图2、图3A、图3B和图13，至少一个ΣΔ调制器拥有第一ΣΔ调制器121和第二ΣΔ调制器123；至少一个增益模块包括第一增益模块125和第二增益模块127；并且所述第一ΣΔ调制器121和第二ΣΔ调制器123分别同所述第一增益模块125和第二增益模块127耦合。所述第一ΣΔ调制器121与第二ΣΔ调制器123以并联方式耦合。所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：通过存储器111产生所述调制波形代码序列；通过所述第一ΣΔ调制器121产生所述随机数序列；通过所述第一增益模块125，让一个第一量值G1乘以所述第一ΣΔ调制器121，其中第一量值G1是整数量值；通过所述第二增益模块127，让一个第二量值G2乘以调制波形代码序列，其中第二量值G2是分数量值；以及接收所述第二增益模块127的输出并通过所述第二ΣΔ调制器123产生所述随机数序列。所述第二量值G2等于0.1n，其中n是从0至9的一个整数。
或者是，参见图8和图13，至少一个ΣΔ调制器拥有第一ΣΔ调制器131；至少一个增益模块拥有第一增益模块133和第二增益模块135；所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：通过存储器111产生所述调制波形代码序列；通过所述第一增益模块133，让第一量值乘以所述调制波形代码序列，其中第一量值是分数量值；通过所述第一ΣΔ调制器131产生随机数序列；以及通过所述第二增益模块135，让第二量值乘以随机数序列，其中第二量值是整数量值。所述第一量值等于0.1n，其中n是从0至9的一个整数。
参见图2、图3A、图3B和图8，本发明的锁相环电路，用于LED显示屏驱动装置上；所述锁相环电路见上面所描述的锁相环电路，在此不再赘述。
以上所述实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制;应当指出的是,对于本领域的普通技术人员来说，在不脱离本发明构思的前提下,还可以做出若干变形和改进，这些都属于本发明的保护范围;因此,凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。

Claims (19)

1.一种含有多个锁相环电路的LED显示屏驱动装置，其特征在于：
包括多个锁相环电路（11或12），每一个锁相环电路（11或12）包括：
一个鉴频鉴相器（101），根据反馈信号和参考信号产生一个相位差信号；
一个电荷泵（103），用来接收所述鉴频鉴相器（101）的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；
一个环路滤波器（105），用来接收所述电荷泵（103）的输出电流和转换该输出电流为电压控制信号；
一个压控振荡器（107），用来接收所述环路滤波器（105）的电压控制信号和产生一个电压控制输出信号；
一个分频器（109），用来接收所述压控振荡器（107）的电压控制输出信号和一个随机数序列，以及产生反馈信号；
一个存储器（111），用来产生调制波形代码序列；以及
一个ΣΔ模块（120或130）；所述ΣΔ模块（120或130）包括至少一个ΣΔ调制器和至少一个增益模块；其中所述ΣΔ模块（120或130）用来接收调制波形代码序列和给所述分频器（109）产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度；
至少一个ΣΔ调制器和至少一个增益模块以串联方式耦合；
所述ΣΔ模块（130）包括一个第一ΣΔ调制器（131）、第一增益模块（133）和第二增益模块（135），其中所述第一增益模块（133）是在所述存储器（111）与第一ΣΔ调制器（131）之间进行耦合，而所述第二增益模块（135）是在所述第一ΣΔ调制器（131）与分频器（109）之间进行耦合；所述第一增益模块（133）产生分数量值，所述第二增益模块（135）产生整数量值。
2.根据权利要求1所述的LED显示屏驱动装置，其特征在于：
所述的至少一个ΣΔ调制器拥有多个ΣΔ调制器，该多个ΣΔ调制器通过并联或串联形式相互耦合。
3.根据权利要求2所述的LED显示屏驱动装置，其特征在于：
所述的至少一个增益模块拥有多个增益模块，每个增益模块与至少一个ΣΔ调制器相互耦合。
4.根据权利要求1至3之任一项所述的LED显示屏驱动装置，其特征在于：
每一个锁相环电路（11或12）还包括求和模块（117），所述压控振荡器（107）的电压控制输出信号和ΣΔ模块（120或130）产生的一个随机数序列通过所述求和模块（117）传送到所述分频器（109）来处理。
5.一种含有多个锁相环电路的LED显示屏驱动装置，其特征在于：
包括多个锁相环电路（11或12），每一个锁相环电路（11或12）包括：
一个鉴频鉴相器（101），根据反馈信号和参考信号产生一个相位差信号；
一个电荷泵（103），用来接收所述鉴频鉴相器（101）的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；
一个环路滤波器（105），用来接收所述电荷泵（103）的输出电流和转换该输出电流为电压控制信号；
一个压控振荡器（107），用来接收所述环路滤波器（105）的电压控制信号和产生一个电压控制输出信号；
一个分频器（109），用来接收所述压控振荡器（107）的电压控制输出信号和一个随机数序列，以及产生反馈信号；
一个存储器（111），用来产生调制波形代码序列；以及
一个ΣΔ模块（120或130）；所述ΣΔ模块（120或130）包括至少一个ΣΔ调制器和至少一个增益模块；其中所述ΣΔ模块（120或130）用来接收调制波形代码序列和给所述分频器（109）产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度；
至少一个ΣΔ调制器拥有第一ΣΔ调制器（121）和第二ΣΔ调制器（123），该第一ΣΔ调制器（121）和第二ΣΔ调制器（123）以并联方式相互耦合；
至少一个增益模块包括第一增益模块（125）和第二增益模块（127），并且所述第一增益模块（125）和第二增益模块（127）分别同所述第一ΣΔ调制器（121）和第二ΣΔ调制器（123）耦合；
所述第一增益模块（125）和第二增益模块（127）分别拥有一个第一量值和一个第二量值，该第一量值是整数量值，而第二量值则是分数量值。
6.根据权利要求5所述的LED显示屏驱动装置，其特征在于：
所述第一增益模块（125）是在所述第一ΣΔ调制器（121）和分频器（109）之间耦合，所述第二增益模块（127）是在所述存储器（111）和第二ΣΔ调制器（123）之间耦合。
7.根据权利要求5所述的LED显示屏驱动装置，其特征在于：
所述ΣΔ模块（120）还包括移位操作器（124），该移位操作器（124）设置在所述第二增益模块（127）和第二ΣΔ调制器（123）之间。
8.根据权利要求5至7之任一项所述的LED显示屏驱动装置，其特征在于：
每一个锁相环电路（11或12）还包括求和模块（117），所述压控振荡器（107）的电压控制输出信号和ΣΔ模块（120或130）产生的一个随机数序列通过所述求和模块（117）传送到所述分频器（109）来处理。
9.一种用于驱动LED显示屏锁相环电路的方法；其特征在于包括以下步骤：
S1310，接收调制波形代码序列；
S1320，通过至少一个ΣΔ调制器产生随机数序列；
S1330，乘以至少一个增益模块的量值以便改变扩频调制深度的值；
S1340，在一个调制周期内改变分频比率的序列；
S1350，接收参考信号和反馈信号；
S1360，输出相位差信号；
S1370，根据相位差信号产生输出电流；
S1380，将输出电流转换为电压控制信号；以及
S1390，产生电压控制输出信号。
10.根据权利要求9所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
上述方法依次按以下顺序组成：
接收调制波形代码序列；
通过至少一个ΣΔ调制器产生随机数序列；以及
乘以至少一个增益模块的量值，该量值乘以至少一个ΣΔ调制器，以便改变扩频调制深度的值。
11.根据权利要求9所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
上述方法依次按以下顺序组成：
接收调制波形代码序列；
由至少一个增益模块实施乘法，将所述量值乘以调制波形代码序列以便改变扩频调制深度的值；以及
通过至少一个ΣΔ调制器产生随机数序列。
12.根据权利要求9所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
至少一个ΣΔ调制器拥有第一ΣΔ调制器和第二ΣΔ调制器；至少一个增益模块包括第一增益模块和第二增益模块；并且所述第一ΣΔ调制器和第二ΣΔ调制器分别同所述第一增益模块和第二增益模块耦合。
13.根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
所述第一ΣΔ调制器与第二ΣΔ调制器以并联方式耦合。
14.根据权利要求12所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：
通过存储器产生所述调制波形代码序列；
通过所述第一ΣΔ调制器产生所述随机数序列；
通过所述第一增益模块，让一个第一量值乘以所述第一ΣΔ调制器，其中第一量值是整数量值；
通过所述第二增益模块，让一个第二量值乘以调制波形代码序列，其中第二量值是分数量值；以及
接收所述第二增益模块的输出并通过所述第二ΣΔ调制器产生所述随机数序列。
15.根据权利要求14所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
所述第二量值等于0.1n，其中n是从0至9的一个整数。
16.根据权利要求9所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
至少一个ΣΔ调制器拥有第一ΣΔ调制器；至少一个增益模块拥有第一增益模块和第二增益模块；
所述接收调制波形代码序列、产生随机数序列和乘以一个量值，依次包括以下内容：
通过存储器产生所述调制波形代码序列；
通过所述第一增益模块，让第一量值乘以所述调制波形代码序列，其中第一量值是分数量值；
通过所述第一ΣΔ调制器产生随机数序列；以及
通过所述第二增益模块，让第二量值乘以随机数序列，其中第二量值是整数量值。
17.根据权利要求16所述的用于驱动LED显示屏锁相环电路的方法，其特征在于：
所述第一量值等于0.1n，其中n是从0至9的一个整数。
18.一种锁相环电路，用于LED显示屏驱动装置上；其特征在于包括：
一个鉴频鉴相器（101），根据反馈信号和参考信号产生一个相位差信号；
一个电荷泵（103），用来接收所述鉴频鉴相器（101）的相位差信号和根据该相位差信号产生调整相位使之对齐的输出电流；
一个环路滤波器（105），用来接收所述电荷泵（103）的输出电流和转换该输出电流为电压控制信号；
一个压控振荡器（107），用来接收所述环路滤波器（105）的电压控制信号和产生一个由该电压控制的输出信号；
一个分频器（109），用来接收所述压控振荡器（107）的电压控制输出信号和一个随机数序列，以及产生反馈信号，其中所述分频器（109）接收所述随机数序列以便在整个调制周期内改变分频比率；
一个存储器（111），用来产生调制波形代码序列；以及
一个ΣΔ模块（120或130）；所述ΣΔ模块（120或130）包括至少一个ΣΔ调制器和至少一个增益模块；其内所述ΣΔ模块（120或130）用来接收调制波形代码序列和给所述分频器（109）产生所述随机数序列；至少是一个的各增益模块的作用是产生一个量值，该量值使得至少一个ΣΔ调制器的量增加数倍，以便改变扩频调制深度；
至少一个ΣΔ调制器和至少一个增益模块以串联方式耦合；
所述ΣΔ模块（130）包括一个第一ΣΔ调制器（131）、第一增益模块（133）和第二增益模块（135），其中所述第一增益模块（133）是在所述存储器（111）与第一ΣΔ调制器（131）之间进行耦合，而所述第二增益模块（135）是在所述第一ΣΔ调制器（131）与分频器（109）之间进行耦合；所述第一增益模块（133）产生分数量值，所述第二增益模块（135）产生整数量值。
19.根据权利要求18所述的锁相环电路，其特征在于：
还包括求和模块（117），所述压控振荡器（107）的电压控制输出信号和ΣΔ模块（120或130）产生的一个随机数序列通过所述求和模块（117）传送到所述分频器（109）来处理。
CN201410450674.1A 2013-10-17 2014-09-05 Led显示屏驱动装置、方法和锁相环电路 Active CN104283557B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/056,742 US9280928B2 (en) 2013-10-17 2013-10-17 Apparatus and method for driving LED display
US14/056742 2013-10-17

Publications (2)

Publication Number Publication Date
CN104283557A CN104283557A (zh) 2015-01-14
CN104283557B true CN104283557B (zh) 2017-09-29

Family

ID=52258104

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410450674.1A Active CN104283557B (zh) 2013-10-17 2014-09-05 Led显示屏驱动装置、方法和锁相环电路
CN201420510579.1U Active CN204103897U (zh) 2013-10-17 2014-09-05 含有锁相环电路的led显示屏驱动装置和锁相环电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201420510579.1U Active CN204103897U (zh) 2013-10-17 2014-09-05 含有锁相环电路的led显示屏驱动装置和锁相环电路

Country Status (2)

Country Link
US (1) US9280928B2 (zh)
CN (2) CN104283557B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385746B1 (en) * 2015-07-28 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamic offset cancellation in sigma-delta converter
CN105185312B (zh) * 2015-10-12 2018-06-12 利亚德光电股份有限公司 Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法
CN106341219B (zh) * 2015-12-24 2019-06-11 深圳开阳电子股份有限公司 一种基于扩频技术的数据同步传输装置
US10700121B2 (en) 2017-02-13 2020-06-30 Sct Ltd. Integrated multilayer monolithic assembly LED displays and method of making thereof
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
CN109100928B (zh) * 2018-09-05 2020-07-14 山东交通学院 一种高精度脉冲时间间隔测量方法及电路
US11139819B2 (en) * 2019-04-23 2021-10-05 Boe Technology Group Co., Ltd. Parameter determination method and device for spread spectrum circuit, and clock spread spectrum method and device
TWI704547B (zh) * 2019-08-02 2020-09-11 米彩股份有限公司 顯示器驅動模組及其控制方法與顯示器驅動系統
US11423829B2 (en) 2020-03-02 2022-08-23 Silicon Works Co., Ltd. Clock generating circuit for LED driving device and method for driving

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
CN102055494A (zh) * 2009-11-03 2011-05-11 美士美积体产品公司 控制扩频信号的调制频率的系统及方法
JP5022445B2 (ja) * 2007-11-02 2012-09-12 パナソニック株式会社 スペクトラム拡散クロック発生装置
CN102882520A (zh) * 2012-09-28 2013-01-16 兆讯恒达微电子技术(北京)有限公司 基于sigma-delta锁相环的时钟分频装置和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090002038A1 (en) * 2007-06-29 2009-01-01 Boerstler David W Phase Locked Loop with Stabilized Dynamic Response

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5022445B2 (ja) * 2007-11-02 2012-09-12 パナソニック株式会社 スペクトラム拡散クロック発生装置
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
CN102055494A (zh) * 2009-11-03 2011-05-11 美士美积体产品公司 控制扩频信号的调制频率的系统及方法
CN102882520A (zh) * 2012-09-28 2013-01-16 兆讯恒达微电子技术(北京)有限公司 基于sigma-delta锁相环的时钟分频装置和方法

Also Published As

Publication number Publication date
CN104283557A (zh) 2015-01-14
US9280928B2 (en) 2016-03-08
CN204103897U (zh) 2015-01-14
US20150109281A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
CN104283557B (zh) Led显示屏驱动装置、方法和锁相环电路
CN100555874C (zh) 分数n频率合成器内的数字增量求和调制器
CN101034885B (zh) 产生低电磁干扰的时钟信号的方法及系统
CN1945974B (zh) 半导体装置、扩频时钟发生器及其方法
US20090140782A1 (en) Spread spectrum clock generating apparatus
EP1609243A1 (en) Method and system of jitter compensation
US20140340132A1 (en) Method and apparatus for generating a reference signal for a fractional-n frequency synthesizer
KR102556898B1 (ko) 레인별 데이터레이트 독립된 직렬화기/병렬화기 (serdes) 레인들
CN104467826B (zh) 一种带加抖整形的△∑小数频率综合器
CN101520672B (zh) 用于sata的全数字扩频时钟发生器
CN102394654A (zh) 一种适用于小数分频的δ-∑调制器
CN105391447A (zh) 一种相位插值扩频时钟产生方法
US9543960B1 (en) Multi-stage frequency dividers having duty cycle correction circuits therein
US8995599B1 (en) Techniques for generating fractional periodic signals
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
US9509323B2 (en) Fractional-N synthesizer with pre-multiplication
KR100778374B1 (ko) 확산비율 조절가능 대역 확산 클록 발생기
WO2012169161A1 (en) Variable modulus modulator for fractional-n frequency synthesizers
CN203313155U (zh) 一种锁相环及其时钟产生电路
WO2012173573A1 (en) Frequency shift keying transmitter
CN109936363B (zh) 宽带小数分频锁相环系统及其杂散优化方法
WO2019178748A1 (zh) 频率产生器
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
Cheng et al. A spread-spectrum clock generator using fractional-N PLL controlled delta-sigma modulator for serial-ATA III
CN115801002B (zh) 小数分频频率综合器及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant