CN104917519B - 锁相环电路 - Google Patents

锁相环电路 Download PDF

Info

Publication number
CN104917519B
CN104917519B CN201510369602.9A CN201510369602A CN104917519B CN 104917519 B CN104917519 B CN 104917519B CN 201510369602 A CN201510369602 A CN 201510369602A CN 104917519 B CN104917519 B CN 104917519B
Authority
CN
China
Prior art keywords
mentioned
signal
frequency
divisor
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510369602.9A
Other languages
English (en)
Other versions
CN104917519A (zh
Inventor
游世安
刘先佑
廖芳仁
苏逸霈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104917519A publication Critical patent/CN104917519A/zh
Application granted granted Critical
Publication of CN104917519B publication Critical patent/CN104917519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环电路，包括相位检测器、电荷泵、电容以及电容乘法器。相位检测器接收参考频率以及反馈频率，而产生上数/下数信号。电荷泵包括正输出节点以及负输出节点，用以接收上数/下数信号而产生第一电流。电容耦接于负输出节点以及接地之间。电容乘法器耦接至负输出节点且产生第二电流，其中第二电流为第一电流除以第一除数。

Description

锁相环电路
技术领域
本发明涉及锁相环电路，特别涉及同时具有第1类型以及第2类型的优点的锁相环电路。
背景技术
锁相环电路(phase-locked loop，PLL)为具有振荡器的电子电路。锁相环调整来自振荡器输出端的反馈信号的频率，使其与输入的参考时钟信号的频率相符合。锁相环为许多集成电路的基本架构之一，以便提供周期性的信号用于数据恢复(data recovery)、数据传输(data transfer)以及其他的时钟功能。
锁相环电路可用以产生信号、调制或解调制信号、重制没有噪声的信号、以及倍频或分频。举例来说，锁相环电路可提供时钟信号至一个或多个计数器或除频器，用以将来自振荡器的信号除至较低频率的时钟信号，而将其传送至整个集成电路。在另一例子中，锁相环可用以稳定通信通道的频率。
发明内容
有鉴于此，本发明提出一种锁相环电路，包括第一相位检测器、第一电荷泵、电容以及电容乘法器。上述第一相位检测器接收第一参考信号以及第一反馈信号，而产生第一信号，其中上述第一参考信号具有第一参考频率，上述第一反馈信号具有第一反馈频率。上述第一电荷泵包括正输出节点以及负输出节点，其中上述第一电荷泵接收上述第一信号而产生第一电流信号。上述电容耦接于上述第一电荷泵的上述负输出节点以及接地之间。上述电容乘法器耦接至上述第一电荷泵的上述负输出节点，接收上述第一参考信号以及上述第一反馈信号而产生第二电流信号，其中上述第二电流信号为上述第一电流信号除以第一除数。
本发明还提出一锁相环电路，包括第一相位检测器、第一电荷泵、电容以及电容乘法器。上述第一相位检测器接收具有第一参考频率的第一参考信号以及具有第一反馈频率的第一反馈信号而产生第一信号。上述第一电荷泵包括第一输出节点，其中上述第一电荷泵接收上述第一信号而在上述输出节点产生第一电流信号。上述电容耦接至第二输出节点。上述电容乘法器耦接至上述第二输出节点，接收上述第一参考信号以及上述第一反馈信号而在上述第二输出节点上产生第二电流信号，其中上述第二电流信号与上述第一电流号互为反相。
通过使用本发明的锁相环电路，能够大幅度减小电容的容值。因此，电容所占的面积可因而减少。而且来自电路中调制器的噪声以及所有功率放大器的影响皆可因此降低。
附图说明
在参照附图以及以下详细的说明后能够完全了解本发明，其中：
图1是显示根据本发明的一实施例所述的锁相环电路的方块图；
图2是显示根据本发明的另一实施例所述的锁相环电路的方块图；以及
图3是显示根据本发明的优选实施例所述的锁相环电路的方块图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一优选实施例，并配合附图，来作详细说明如下：
以下将介绍根据本发明所述的优选实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所公开的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。
图1是显示根据本发明的一实施例所述的锁相环电路的方块图。如图1所示，锁相环电路100包括第一相位检测器(PD1)101、第一电荷泵(CP1)102、滤波器103、压控振荡器(voltage-controlled oscillator，VCO)(VCO)104、第一除频器(D1)105、电容乘法器106以及电容CZ。第一相位检测器101接收具有第一参考频率FR1的第一参考信号SR1以及具有第一反馈频率FF1的第一反馈信号SF1，而产生第一上数/下数信号SUD1，或称为第一信号SUD1。根据本发明的一实施例，当第一参考频率FR1大于第一反馈频率FF1时，或第一参考信号SR1的相位领先第一反馈信号SF1的相位时，第一上数/下数信号SUD1位于高逻辑电平；当第一参考频率FR1小于第一反馈频率FF1时，或第一参考信号SR1的相位落后第一反馈信号SF1的相位时，第一上数/下数信号SUD1位于低逻辑电平。
根据本发明的另一实施例，当第一参考频率FR1大于第一反馈频率FF1时，或第一参考信号SR1的相位领先第一反馈信号SF1的相位时，第一上数/下数信号SUD1位于低逻辑电平；当第一参考频率FR1小于第一反馈频率FF1时，或第一参考信号SR1的相位落后第一反馈信号SF1的相位时，第一上数/下数信号SUD1位于高逻辑电平。
第一电荷泵102，包括正输出节点NP以及负输出节点NN，接收第一上数/下数信号SUD1而产生第一电流信号IC1。根据本发明的一实施例，当第一上数/下数信号SUD1位于高逻辑电平时，产生第一电流信号IC1，当第一上数/下数信号SUD1位于低逻辑电平时，则停止输出第一电流信号IC1。根据本发明的另一实施例，当第一上数/下数信号SUD1位于低逻辑电平时，产生第一电流信号IC1，当第一上数/下数信号SUD1位于高逻辑电平时，则停止输出第一电流信号IC1。
滤波器103耦接于正输出节点NP以及负输出节点NN之间，并且滤波器103将第一电流信号IC1转换成控制信号SC。根据本发明的一实施例，滤波器103包括一电阻。当第一电流信号IC1流经电阻时，第一电流信号IC1被转换成控制信号SC。
压控振荡器104接收控制信号SC，并利用控制信号SC产生具有输出频率FO的输出信号SO。第一除频器105藉由将输出信号SO除以第一除数M，而产生具有第一反馈频率FF1的第一反馈信号SF1。也就是，第一反馈频率FF1为输出频率FO除以第一除数M。电容CZ耦接至负输出节点NN。根据本发明的一实施例，滤波器103的电容CZ以及电阻产生锁相环电路100的回路中的一零点(zero)。
耦接至负输出节点NN的电容乘法器106，接收第一参考信号SR1以及第一反馈信号SF1而产生第二电流信号IC2，其中第二电流信号IC2为第一电流信号IC1除以第二除数N。当用以对电容CZ充电的第二电流信号IC2小于第一电流信号IC1时，电容CZ的等效电容值则由电容乘法器106放大。换句话说，因为滤波器103的电阻以及电容CZ用以制造锁相环电路100的一零点，而电容CZ应由第一电流信号IC1来充电。然而，在使用电容乘法器106后电容CZ却是由第二电流信号IC2来充电时，使得电容CZ的充电周期被延长，也就代表电容CZ的有效电容值被放大。
在锁相环电路设计中，通常电容CZ的电容值会非常地大，而使得由电容CZ以及滤波器103的电阻所产生的零点非常低频，也就是接近直流(DC)。根据本发明的一实施例，在没有电容乘法器106的状态下，电容CZ需为2nF，然而若有电容乘法器106的情况下，电容CZ则可缩小至500pF。此缩小比例可根据设计者的选择，而进一步增加。因此，电容CZ所占的面积可因而减少。
根据本发明的一实施例，电容乘法器106包括第二除频器(D2)111、第三除频器(D3)112、第二相位检测器(PD2)113以及第二电荷泵(CP2)114。第二除频器111接收第一参考信号SR1而产生具有第二参考频率FR2的第二参考信号SR2，其中第二参考频率FR2为第一参考频率FR1除以第二除数N。第三除频器112接收第一反馈信号SF1而产生具有第二参考频率FF2的第二反馈信号SF2，其中第二反馈频率FF2为第一反馈频率FF1除以第二除数N。
第一电流信号IC1对第二电流信号IC2的比值等于第二除数N，代表电容CZ的容值放大比率由第二除数N所决定。举例来说，根据本发明的一实施例，第二除数N为4。第二除频器111将第一参考频率FR1除以4，第三除频器112也将第一反馈频率FF1除以4，使得对电容CZ充电的第二电流信号IC2为第一电流信号IC1的四分之一，且电容CZ的充电时间也因而变成四倍，对比若由第一电流信号IC1充电的话，代表电容CZ的等效电容变成了四倍。
第二相位检测器113接收第二参考信号SR2以及第二反馈信号SF2，用以产生第二上数/下数信号SUD2。根据本发明的一实施例，当第二参考频率FR2大于第二反馈频率FF2，或第二参考信号SR2的相位领先第二反馈信号SF2的相位时，第二上数/下数信号SUD2于高逻辑电平；当第二参考频率FR2小于第二反馈频率FF2，或第二参考信号SR2的相位落后第二反馈信号SF2的相位时，第二上数/下数信号SUD2则为低逻辑电平。
根据本发明的另一实施例，当第二参考频率FR2大于第二反馈频率FF2或第二参考信号SR2的相位领先第二反馈信号SF2的相位时，第二上数/下数信号SUD2于低逻辑电平；当第二参考频率FR2小于第二反馈频率FF2或第二参考信号SR2的相位落后第二反馈信号SF2的相位时，第二上数/下数信号SUD2在高逻辑电平。
第二电荷泵114接收第二上数/下数信号SUD2而产生第二电流信号IC2，而第二电流信号IC2施加于电容CZ。根据本发明的一实施例，当第二上数/下数信号SUD2位于高逻辑电平时，则产生第二电流信号IC2，当第二上数/下数信号SUD2位于低逻辑电平时，则停止产生第二电流信号IC2。根据本发明的另一实施例，当第二上数/下数信号SUD2位于低逻辑电平时，则产生第二电流信号IC2，当第二上数/下数信号SUD2位于高逻辑电平时，则停止产生第二电流信号IC2。
图2是显示根据本发明的另一实施例所述的锁相环电路的方块图。比较图1以及图2的差异，第一电荷泵202以及第二电荷泵214皆为单端元件，第二电流信号IC2恰与第一电流信号IC1互为反相，使得充电电流IC3为第一充电电流IC1减去第二电流信号IC2，因而放大了电容CZ的有效电容值。
图3是显示根据本发明的优选实施例所述的锁相环电路的方块图。如图3所示，锁相环电路300为利用图1的实施例的概念的GSM以及CDMA的锁相环电路。第一参考信号SR1由晶体振荡器(DCXO)301、简化锁相环电路(PLL)302以及第四除频器303所产生。晶体振荡器301产生19.2MHz的晶体信号SCR，且提供晶体信号SCR至简化锁相环电路302。在一般CDMA通信元件中，晶体信号SCR的频率为19.2MHz，但此实施例也适用于GSM通信元件中，并且GSM通信元件需要频率为26MHz的晶体信号。所以，简化锁相环电路302用以产生具有中间频率FM为26MHz的中间信号SM，使得本实施例能够同时使用于CDMA通信元件以及GSM通信元件。第四除频器(D4)303接收中间信号SM而产生第一参考信号SR1，使得第一参考频率FR1等于中间频率FM乘上参考除数，且其中参考除数为4，而第一参考频率FR1则为104MHz。
第二除频器(D2)304将第一参考频率FR1除以第二除数N而产生第二参考频率FR2，其中第二除数N为4。此外，第三除频器(D3)305也将第一反馈频率FF1除以4，而产生第二反馈频率FF2。第一相位检测器(PD1)306、第一电荷泵(CP1)307、压控振荡器308、滤波器309、第二相位检测器(PD2)310以及第二电荷泵(CP2)311，皆与图1的实施例相同。因为适用于GSM通信的处理器312操作于26MHz，处理器312将26MHz的第二参考信号SR2作为其时钟的话，并不需付出任何代价。处理器312接收第二参考信号SR2且输出基带频调制信号(base bandmodulation signal)。处理器312发送调制信号SMO，用以要求前置滤波器313以及调制器314调制第一除频器315的第一除数M，以改变输出频率FO。当调制第一除数M时，输出频率FO因而跟着改变，且输出频率FO等于第一参考频率FR1乘上第一除数M。
因为锁相环电路能够利用改变其比率的方式而改变其输出信号的频率，所以锁相环电路总是被当作频率调制器使用。但是锁相环电路频率响应的带宽有所限制，因而造成这种频率调制器在信号带宽上有所限制，所以在此实施例中使用前置滤波器313。前置滤波器313的频率响应为锁相环电路的倒数，因而此类频率调制器的带宽被提高而超过锁相环电路的带宽。前置滤波器313具有一转移函数，该转移函数用以补偿锁相环电路300的转移函数，而造成在锁相环电路300的带宽中具有平坦增益的频率响应。调制器314用以调制第一除频器315，根据本发明的一实施例，调制器314为二阶三角积分调制器(2nd-orderdelta-sigma modulator)。该三角积分调制器为纯数字调制器，且能够调制分数比率而为整数比率。对比三阶三角积分调制器，二阶三角积分调制器对锁相环电路内部的线性度需要较低。
第五除频器316接收输出信号SO，而产生具有系统频率FSYS的系统信号SSYS，系统频率FSYS等于输出频率除以输出除数。根据本发明的一实施例，输出除数为4。为了抑制由锁相环电路300所产生的噪声，回路内的频率，如，第一参考频率FR1、第一反馈频率FF1以及输出频率FO，皆为放大四倍。然而，GSM通信的处理器312操作于26MHz，使得由锁相环电路300产生的系统频率SSYS除以输出除数后，才能加以使用。在此实施例中，第一参考频率FR1、第一反馈频率FF1以及输出频率FO皆被放大了四倍，因而芯片中电容所需的面积、来自调制器314的噪声以及所有功率放大器的影响(图中并未显示)，皆可因此降低。
以上叙述许多实施例的特征，使本领域技术人员能够清楚理解本说明书的形态。本领域技术人员能够理解其可利用本发明揭示内容为基础以设计或更动其他工艺及结构而完成相同于上述实施例的目的和/或达到相同于上述实施例的优点。本领域技术人员亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (12)

1.一种锁相环电路，包括：
第一相位检测器，接收第一参考信号以及第一反馈信号而产生第一信号，其中上述第一参考信号具有第一参考频率，上述第一反馈信号具有第一反馈频率；
第一电荷泵，包括正输出节点以及负输出节点，其中上述第一电荷泵接收上述第一信号而产生第一电流信号；
电容，耦接于上述第一电荷泵的上述负输出节点以及接地之间；以及
电容乘法器，耦接至上述第一电荷泵的上述负输出节点，接收上述第一参考信号以及上述第一反馈信号而产生第二电流信号，其中上述第二电流信号为上述第一电流信号除以第一除数。
2.如权利要求1所述的锁相环电路，其中上述电容乘法器包括：
第一除频器，包括上述第一除数，所述第一除频器接收上述第一参考信号而产生具有第二参考频率的第二参考信号，其中上述第二参考频率为上述第一参考频率除以上述第一除数；以及
第二除频器，包括上述第一除数，所述第二除频器接收上述第一反馈信号而产生具有第二反馈频率的第二反馈信号，其中上述第二反馈频率为上述第一反馈频率除以上述第一除数，
其中上述第一除数为4，上述第二参考频率为26MHz。
3.如权利要求2所述的锁相环电路，还包括：
滤波器，耦接于上述正输出节点以及上述负输出节点之间，接收上述第一电流信号而产生控制信号；
压控振荡器，利用上述控制信号而产生具有输出频率的输出信号；以及
第三除频器，包括第二除数，所述第三除频器产生具有上述第一反馈频率的上述第一反馈信号，其中上述第一反馈频率为上述输出频率除以上述第二除数。
4.如权利要求2所述的锁相环电路，其中上述电容乘法器还包括：
第二相位检测器，接收上述第二参考信号以及第二反馈信号而产生第二上数/下数信号；以及
第二电荷泵，耦接至上述负输出节点，其中上述第二电荷泵接收上述第二上数/下数信号，而产生第二电流信号。
5.如权利要求3所述的锁相环电路，其中上述滤波器包括：
电阻，耦接于上述正输出节点以及上述负输出节点之间，其中上述电阻将上述第一电流信号转换成上述控制信号。
6.如权利要求3所述的锁相环电路，还包括：
晶体振荡器，产生晶体信号，其中上述晶体信号具有晶体频率；
简化锁相环电路，接收上述晶体信号而产生中间信号，其中上述中间信号具有中间频率；
第四除频器，包括参考除数，所述第四除频器接收上述中间信号而产生上述第一参考信号；
调制器，耦接至上述第一除频器，所述调制器用以调制上述第二除数；
前置滤波器，包括匹配转移函数，其中上述匹配转移函数用以补偿上述锁相环电路的转移函数；
处理器，接收上述第二参考信号且耦接至上述前置滤波器，其中上述处理器产生调制信号，用以调制上述第二除数；以及
第五除频器，接收上述输出信号而产生具有系统频率的系统信号，其中上述系统频率为上述输出频率除以输出除数，其中上述输出除数为4，
其中上述晶体频率为19.2MHz，上述中间频率为26MHz，上述参考除数为4，上述第一参考频率为104MHz，以及上述调制器为二阶三角积分调制器，上述第二参考频率为26MHz。
7.一种锁相环电路，包括：
第一相位检测器，接收具有第一参考频率的第一参考信号以及具有第一反馈频率的第一反馈信号而产生第一信号；
第一电荷泵，包括第一输出节点，其中上述第一电荷泵接收上述第一信号而在第一输出节点产生第一电流信号；
电容，耦接至第二输出节点；以及
电容乘法器，耦接至上述第二输出节点，所述电容乘法器接收上述第一参考信号以及上述第一反馈信号而在上述第二输出节点上产生第二电流信号，其中上述第二电流信号与上述第一电流信号互为反相。
8.如权利要求7所述的锁相环电路，其中上述电容乘法器包括：
第一除频器，包括第一除数，所述第一除频器接收上述第一参考信号而产生具有第二参考频率的第二参考信号，其中上述第二参考频率为上述第一参考频率除以上述第一除数；
第二除频器，包括上述第一除数，所述第二除频器接收上述第一反馈信号而产生具有第二反馈频率的第二反馈信号，其中上述第二反馈频率为上述第一反馈频率除以上述第一除数；
第二相位检测器，接收上述第二参考信号以及上述第二反馈信号而产生第二上数/下数信号；以及
第二电荷泵，耦接至负输出节点，其中上述第二电荷泵接收上述第二上数/下数信号，而产生第二电流信号，
其中上述第一除数为4，上述第二参考频率为26MHz。
9.如权利要求8所述的锁相环电路，还包括：
滤波器，耦接至上述第一输出节点以及上述第二输出节点，所述滤波器接收所述第一电流信号而产生控制信号；
压控振荡器，利用上述控制信号，产生具有输出频率的输出信号；以及第三除频器，包括第二除数，所述第三除频器产生具有上述第一反馈频率的上述第一反馈信号，其中上述第一反馈频率为上述输出频率除以上述第二除数。
10.如权利要求9所述的锁相环电路，其中上述滤波器包括：
电阻，耦接于正输出节点以及上述负输出节点之间，其中上述电阻将上述第一电流信号转换成上述控制信号。
11.如权利要求9所述的锁相环电路，还包括：
晶体振荡器，产生具有晶体频率的晶体信号；
简化锁相环电路，接收上述晶体信号而产生中间信号，其中上述中间信号具有中间频率；
第四除频器，包括参考除数，所述第四除频器接收上述中间信号而产生上述第一参考信号；
调制器，耦接至上述第一除频器，所述调制器用以调制上述第二除数；
前置滤波器，包括匹配转移函数，其中上述匹配转移函数用以补偿上述锁相环电路的转移函数；
处理器，接收上述第二参考信号并耦接至上述前置滤波器，其中上述处理器产生调制信号，用以调制上述第二除数；以及
第五除频器，接收上述输出信号而产生具有系统频率的系统信号，其中上述系统频率为上述输出频率除以输出除数，其中上述输出除数为4。
12.如权利要求11所述的锁相环电路，其中：
上述晶体频率为19.2MHz，上述中间频率为26MHz，上述参考除数为4，上述第一参考频率为104MHz；以及
上述调制器为二阶三角积分调制器，并且上述第二参考频率为26MHz。
CN201510369602.9A 2014-07-16 2015-06-29 锁相环电路 Active CN104917519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/332,614 2014-07-16
US14/332,614 US9294104B2 (en) 2014-07-16 2014-07-16 Phase-locked loop circuit with improved performance

Publications (2)

Publication Number Publication Date
CN104917519A CN104917519A (zh) 2015-09-16
CN104917519B true CN104917519B (zh) 2018-12-18

Family

ID=54086273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510369602.9A Active CN104917519B (zh) 2014-07-16 2015-06-29 锁相环电路

Country Status (2)

Country Link
US (1) US9294104B2 (zh)
CN (1) CN104917519B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9973197B2 (en) * 2016-09-07 2018-05-15 Toshiba Memory Corporation Phase-locked loop circuit
KR102469133B1 (ko) * 2018-03-07 2022-11-22 에스케이하이닉스 주식회사 지연 회로
WO2020041967A1 (zh) * 2018-08-28 2020-03-05 华为技术有限公司 锁相环电路以及应用锁相环电路的设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540867A (zh) * 2003-04-25 2004-10-27 松下电器产业株式会社 低通滤波电路、反馈系统及半导体集成电路
CN101640532A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读/写装置和电子装置
CN102158221A (zh) * 2011-01-26 2011-08-17 上海宏力半导体制造有限公司 锁相环及其快速锁定装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649194B2 (ja) * 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
US7015735B2 (en) * 2003-12-19 2006-03-21 Renesas Technology Corp. Semiconductor integrated circuit having built-in PLL circuit
US7091759B2 (en) * 2004-06-01 2006-08-15 Skyworks Solutions, Inc. Loop filter integration in phase-locked loops
KR100630336B1 (ko) * 2004-07-22 2006-09-29 삼성전자주식회사 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법
KR100706575B1 (ko) * 2005-08-01 2007-04-13 삼성전자주식회사 고속 락 기능을 갖는 주파수 합성기
US7439816B1 (en) * 2005-09-28 2008-10-21 Cypress Semiconductor Corporation Phase-locked loop fast lock circuit and method
US7307460B2 (en) * 2005-12-12 2007-12-11 Xilinx, Inc. Method and apparatus for capacitance multiplication within a phase locked loop
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
KR101566417B1 (ko) * 2008-08-29 2015-11-05 삼성전자주식회사 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이
US8125254B1 (en) * 2009-11-05 2012-02-28 Altera Corporation Techniques for configuring multi-path feedback loops
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540867A (zh) * 2003-04-25 2004-10-27 松下电器产业株式会社 低通滤波电路、反馈系统及半导体集成电路
CN101640532A (zh) * 2008-07-31 2010-02-03 索尼株式会社 锁相环电路、读/写装置和电子装置
CN102158221A (zh) * 2011-01-26 2011-08-17 上海宏力半导体制造有限公司 锁相环及其快速锁定装置

Also Published As

Publication number Publication date
US9294104B2 (en) 2016-03-22
US20160020773A1 (en) 2016-01-21
CN104917519A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN103297046B (zh) 一种锁相环及其时钟产生方法和电路
Lee et al. Jitter transfer characteristics of delay-locked loops-theories and design techniques
US20210028789A1 (en) Phase locked loop
US7936222B2 (en) Phase-locked loop circuit employing capacitance multiplication
Xu et al. A 3.6 GHz low-noise fractional-N digital PLL using SAR-ADC-based TDC
US8854094B2 (en) Phase locked loop
CN104917519B (zh) 锁相环电路
US8379787B2 (en) Spread spectrum clock generators
JP5853034B2 (ja) 高線形性位相周波数検出器
CN115280676A (zh) 用于降低锁相环路中的噪声的方法和电路
US8451067B2 (en) Variable modulus modulator for fractional-N frequency synthesizers
KR101002244B1 (ko) 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
CN106982057B (zh) 锁相环系统
US8638141B1 (en) Phase-locked loop
CN212413138U (zh) 锁相环电路
US9742414B2 (en) Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop
US11316524B1 (en) Process independent spread spectrum clock generator utilizing a discrete-time capacitance multiplying loop filter
CN111800127A (zh) 锁相环电路
Huang et al. A 5GHz 200kHz/5000ppm spread-spectrum clock generator with calibration-free two-point modulation using a nested-loop BBPLL
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
Pu et al. A novel fractional-N PLL based on a simple reference multiplier
WO2012077249A1 (ja) 同期ループ回路
Wigdorsky Phase noise improvement techniques for mixed-mode phase-locked loops in nanometer CMOS
Yim An integer-N charge-pump phase-locked loop with controllable phase offset
Hsiao An area-efficient 3.5 GHz fractional-N frequency synthesizer with capacitor multiplier in millimeter-wave gigabit wireless communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160601

Address after: American California

Applicant after: Intel Corporation

Address before: American California

Applicant before: Meishang Weirui Electric Company

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200226

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.