CN1540867A - 低通滤波电路、反馈系统及半导体集成电路 - Google Patents

低通滤波电路、反馈系统及半导体集成电路 Download PDF

Info

Publication number
CN1540867A
CN1540867A CNA2004100335711A CN200410033571A CN1540867A CN 1540867 A CN1540867 A CN 1540867A CN A2004100335711 A CNA2004100335711 A CN A2004100335711A CN 200410033571 A CN200410033571 A CN 200410033571A CN 1540867 A CN1540867 A CN 1540867A
Authority
CN
China
Prior art keywords
aforementioned
electric current
member block
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100335711A
Other languages
English (en)
Other versions
CN1298110C (zh
Inventor
道正志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1540867A publication Critical patent/CN1540867A/zh
Application granted granted Critical
Publication of CN1298110C publication Critical patent/CN1298110C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K3/00—Baths; Douches; Appurtenances therefor
    • A47K3/02—Baths
    • A47K3/06—Collapsible baths, e.g. inflatable; Movable baths
    • A47K3/062—Collapsible baths, e.g. inflatable; Movable baths specially adapted for particular use, e.g. for washing the feet, for bathing in sitting position
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24H—FLUID HEATERS, e.g. WATER OR AIR HEATERS, HAVING HEAT-GENERATING MEANS, e.g. HEAT PUMPS, IN GENERAL
    • F24H9/00—Details
    • F24H9/0052—Details for air heaters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Public Health (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种低通滤波电路、反馈系统及半导体集成电路。其目的在于：对于特别适合作为PLL和DLL中的环路滤波器使用的低通滤波电路，使其避免发生伴随电容元件的小型化而带来的电路面积、电路复杂度及电阻值增大等次要问题，实现与以往相同的滤波特性。在具备相互串联的电容元件31及电阻元件32的环路滤波器30A中，在电阻元件32一侧设置输入端IN1，同时，在电容元件31与电阻元件32的连接处设置输入端IN2。并且，给输入端IN1提供电流Ip。另一方面，从输入端IN2抽出为提供给输入端IN1的电流Ip的一部分的电流αIp，使流入电容元件31的电流小于流入电阻元件32的电流。

Description

低通滤波电路、反馈系统及半导体集成电路
技术领域
本发明涉及一种低通滤波电路，特别涉及在相位同步电路和延迟锁定环电路等反馈系统中，比较适合作为环路滤波器用的低通滤波电路的技术。
背景技术
反馈系统，特别是相位同步电路(以下，称为PLL)现在正成为半导体集成电路系统中不可缺少的构成要素，几乎所有的LSI中都安装有相位同步电路。并且，其应用范围跨越通信机器、微处理器、IC卡等多种领域。
图13表示一般的充电泵型PLL的结构。参照该图，对PLL的概要进行说明。相位比较器10比较提供给PLL的输入时钟CKin和反馈时钟CKdiv的相位差，并且输出与该相位差相对应的信号UP及信号DN。充电泵电路20根据信号UP及信号DN，输出电流Ip(吐出或者吸入)。环路滤波器30将电流Ip平滑化，且作为电压Vout输出。电压控制振荡器40根据电压Vout，使PLL的输出时钟CKout的频率发生变化。分频器50将输出时钟CKout进行N分频，且作为反馈时钟CKdiv反馈到相位比较器10。在重复以上步骤的过程中，输出时钟CKout渐渐收敛到所规定的频率，且被锁定。
环路滤波器30为前述PLL的构成要素中特别重要的要素。可以说，PLL的响应特性由环路滤波器30的滤波特性来决定。
图14表示一般的环路滤波器。其中的(a)为被动滤波器，(b)为主动滤波器。两者能够相互等效变换，两者的传递特性相同。从该图能够看出，环路滤波器30不管是被动型还是主动型，实际上为电阻元件与电容元件相组合而形成的低通滤波电路。
而根据PLL的控制理论，最好使PLL的响应带域宽度最大为输入时钟的10分之一左右的频率。根据该理论，以较低频率的基准时钟作为输入的PLL必须使环路滤波器的截止频率较低、响应带域宽度较窄。因此，以往的PLL中的环路滤波器具有较大的时间常数、也就是CR积。为了实现大的CR积，一般是使电容元件较大。
但是，使电容元件较大成为电路规模增大的要因。这会成为特别是具备多个PLL的半导体集成电路、例如微处理器等的深刻问题。并且，特别在IC卡中，从可靠性的方面考虑，必须要避免安装比卡的厚度厚的部品，因此实际上不可能采用在外部安装大型的电容元件的方法。所以，以往为了缩小环路滤波器的电容元件，采用了以下所述的方法。
第一个例子将通常串联的电容元件及电阻元件分离构成环路滤波器，且分别对这些元件提供电流，在合计电路中合计所产生的电压且输出(例如参照专利文献1)。这样一来，由于使提供给电容元件的电流小于提供给电阻元件的电流，因此能够维持与以往相同的滤波特性，同时，相对地实现电容元件的小型化。
第二个例子为本案发明人参与的专利申请(日本国专利申请2002-286987)所涉及的低通滤波电路。在该低通滤波电路中，通过第1滤波器进行输入信号的滤波处理，同时，通过第2滤波器，将由流入第1滤波器的第1电流而产生的第2电流进行滤波处理，通过加法器，将在第1及第2滤波器中产生的第1及第2电压合计并且输出。这样一来，由于产生比第1电流小的第2电流，因此能够维持与以往相同的滤波特性，同时，相对地实现第2滤波器中的电容元件的小型化。
《专利文献1》
专利第2778421号公报(第3页、图1)
根据前述第1及第2个例子，虽然达到了电容元件小型化的目的，但同时产生了次要的问题。例如，由于在前述第1个例子中，即使在构成被动型的环路滤波器时也必须要加法电路，因此，增大了该部分的电路面积，也增加了电路的复杂度。而由于前述第2个例子本来以主动型的环路滤波器为对象，因此基本上具备运算放大器。所以，与第1个例子不同，不需要另外加入加法器。不如说成为前述第2个例子的问题在于：用增大产生该第2电流的电流产生器中的电阻元件的电阻值，来代替使第2电流小从而使第2滤波器中的电容元件小的方法。由于电阻产生热杂音，因此增大电阻值成为音质特性不好的要因，不受欢迎。
发明内容
如前述问题所鉴，本发明的课题在于：在低通滤波电路中，避免产生伴随电容元件的小型化而引起的电路面积、电路复杂度及电阻值的增大等次要的问题，实现与以往相同的滤波特性。并且，提供具备那样的低通滤波电路作为环路滤波器的反馈系统、及具备那种反馈系统的半导体集成电路。
为了解决前述课题，本发明所采用的方法是，低通滤波电路包括：拥有电容元件的第1元件块、拥有电阻元件且与前述第1元件块串联的第2元件块、设置在前述第1及第2元件块中的一个元件块上且接收第1电流的第1输入端、及连接在前述第1元件块与前述第2元件块的连接处且接收第2电流的第2输入端。该低通滤波电路以前述第1与第2元件块的合计电压作为输出信号。这里，前述第1元件块接收为前述第1电流的至少一部分，即相当于流入前述第2元件块的电流与前述第2电流的差的电流。
因此，能够使流入第1元件块的电流小于流入第2元件块的电流。也就是说，电流从第1元件块流向第2元件块时，第2输入端接收的第2电流与流入第1元件块的电流合流，流入第2元件块。而电流从第2元件块流向第1元件块时，流入第2元件块的电流分流，作为第2电流提供给第2输入端。因此，避免了增大第2元件块中的电阻元件的电阻值，仅使第1元件块中的电容元件相对地缩小，就能够保持第1与第2元件块的合计电压。也就是说，能够在避免产生增大电阻值和电路复杂度等次要问题的情况下，实现低通滤波电路中的电容元件的小型化。
具体地说，在前述低通滤波电路中，前述第1输入端设置在前述第2元件块，前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流。
并且，具体地说，在前述低通滤波电路中，前述第1输入端设置在前述第1元件块，前述第2电流为相当于方向与前述第1电流相同且大小为其一定倍数的电流。
并且，前述低通滤波电路最好包括拥有电容元件，且设置在前述第1输入端与基准电压之间的第3元件块。这样一来，能够构成2次低通滤波电路。
并且，前述低通滤波电路包括：拥有反相输入端、输出端及同相输入端，在反相输入端及输出端之间设置有前述第1和第2元件块，且给同相输入端提供基准电压的运算放大器。最好前述第1输入端设置在前述运算放大器的反相输入端。这样一来，能够构成主动型的低通滤波电路。
并且，作为前述低通滤波电路的变形，其包括：拥有电容元件的第1元件块；拥有电阻元件且与前述第1元件块串联的第2元件块；拥有反相输入端、输出端及同相输入端，在反相输入端及输出端之间设置有前述第1和第2元件块，且给同相输入端提供基准电压的运算放大器；接收第1电流的第1输入端；连接在前述运算放大器的反相输入端且接收第2电流的第2输入端；及拥有设置在前述第1输入端与基准电压之间的电容元件和设置在前述第1输入端与前述运算放大器的反相输入端之间的电阻元件的第3元件块。来构成以前述第1与第2元件块的合计电压作为输出信号的低通滤波电路。这里，前述第1元件块接收为前述第1电流的一部分，即相当于流入前述第3元件块中的前述电阻元件的电流与前述第2电流的差的电流。
也就是说，该低通滤波电路的第2输入端子，不是设置在第1及第2元件块之间，而是设置在第1及第2元件块与第3元件块之间。并且，这样一来，能够使流入第1元件块的电流小于流入第3元件块中的电阻元件的电流。在为该低通滤波电路时，虽然增大了第2元件块中的电阻元件的电阻值，但能够使第1元件块中的电容元件小型化。
而本发明所采用的方法是，反馈由输入时钟所产生的输出时钟，将该输出时钟作为所规定的特性的反馈系统，环路滤波器具备：相互串联的、拥有电容元件的第1元件块和拥有电阻元件的第2元件块；设置在前述第1及第2元件块中的一个元件块上且接收第1电流的第1输入端；及连接在前述第1元件块与前述第2元件块的连接处且接收第2电流的第2输入端。前述第1元件块接收为前述第1电流的至少一部分，即相当于流入前述第2元件块的电流与前述第2电流的差的电流。反馈系统包括：将前述第1与第2元件块的合计电压作为输出信号的环路滤波器、根据前述输入时钟与被反馈的时钟的相位差来产生前述第1及第2电流的充电泵电路、及根据来自前述环路滤波器的输出信号来产生前述输出时钟的输出时钟产生器。
这样一来，通过使用与前述低通滤波电路相同的结构作为反馈系统中的环路滤波器，能够减小反馈系统全体的电路面积。
具体地说，前述输出时钟产生器为让前述输出时钟振荡，且根据来自前述环路滤波器的输出信号使振荡频率发生变化的电压控制振荡器。
并且，具体地说，前述输出时钟产生器为根据来自前述输入时钟及前述环路滤波器的输出信号，使来自前述输出时钟、前述输入时钟的延迟量发生变化的电压控制延迟电路。
并且，具体地说，在前述反馈系统中，前述环路滤波器的第1输入端设置在前述第2元件块，前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流。并且，前述充电泵电路具备：出入前述第1电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路。
并且，具体地说，在前述反馈系统中，前述环路滤波器的第1输入端设置在前述第2元件块，前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流。并且，前述充电泵电路具备：出入相当于前述第1电流与前述第2电流的差的电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路。合成前述第1及第2部分充电泵电路各个出入的电流获得前述第1电流。
并且，具体地说，在前述反馈系统中，前述环路滤波器的第1输入端设置在前述第1元件块，前述第2电流为相当于方向与前述第1电流相同且大小为其一定倍数的电流。并且，前述充电泵电路具备：出入前述第1电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路。
(发明的效果)
如上所述，根据本发明，不用付出增大电路面积、电路复杂度及电阻值的代价，就能够实现低通滤波电路中的电容元件的小型化。并且，通过将本发明所涉及的低通滤波电路作为环路滤波器使用，能够实现比以往小得多的反馈系统。
并且，由于本发明所涉及的低通滤波电路及反馈系统的电路结构为非常简单的结构，因此很容易实现。而且，由于与以往的电路结构几乎没有什么不同，因此在能够继续采用至今为止所累积的设计手法方面也极其有力。
附图的简单说明
图1为本发明的第1实施例所涉及的反馈系统的结构图。
图2为一般的被动滤波器及本发明的第1实施例所涉及的低通滤波电路的电路图。
图3为本发明的第2实施例所涉及的反馈系统的结构图。
图4为一般的主动滤波器及本发明的第2实施例所涉及的低通滤波电路的电路图。
图5为本发明的第1及第2实施例所涉及的反馈系统中的充电泵电路的电路图。
图6为本发明的第3实施例所涉及的反馈系统的结构图。
图7为一般的被动滤波器及本发明的第3实施例所涉及的低通滤波电路的电路图。
图8为能够适应本发明的第3实施例所涉及的反馈系统的主动滤波器的电路图。
图9为将本发明的反馈系统应用在IC卡中的例子。
图10为将本发明的反馈系统应用在COC部品中的例子。
图11为将本发明的反馈系统安装在LSI垫片区域的例子。
图12为将本发明的反馈系统安装在微处理器的例子。
图13为一般的充电泵型PLL的结构图。
图14为一般的环路滤波器的电路图。
(符号的说明)
30A、30B、30C、30D、30E、30F、30G-环路滤波器(低通滤波电路)；31-电容元件(第1元件块)；32-电阻元件(第2元件块)；33-电容元件(第3元件块)；35-运算放大器；IN1-输入端(第1输入端)；IN2-输入端(第2输入端)。
具体实施方式
以下，参照附图对本发明的实施例加以说明。
(第1实施例)
图1示出了本发明的第1实施例所涉及的反馈系统的结构。本实施例所涉及的反馈系统为PLL，包括：相位比较器10、充电泵电路20A、环路滤波器30A、作为输出时钟产生器的电压控制发信器40、及分频器50。其中，相位比较器10、电压控制发信器40及分频器50正如以上所说明的。以下，对充电泵电路20A及环路滤波器30A进行详细说明。
充电泵电路20A作为部分充电泵电路，包括：两个一般的充电泵电路20a及20b。充电泵电路20a与相位比较器10输出的信号UP及信号DN相对应出入电流Ip。而充电泵电路20b与信号UP及信号DN相对应，出入相当于方向与电流Ip相反且大小为其一定倍数的电流αIp(不过，0＜α＜1)。也就是说，充电泵电路20A与信号UP及信号DN相对应，出入为两个系统的电流：电流Ip及与电流Ip反方向的电流αIp。
环路滤波器30A将出入充电泵电路20A的电流Ip及αIp输入到输入端IN1及IN2。在环路滤波器30A中，在输入端IN2与基准电压之间设置有作为第1元件块的电容元件31。并且，在输入端IN1与输入端IN2之间设置有作为第2元件块的相互并联的电阻元件32及电容元件33。并且，环路滤波器30A输出输入端IN1的电压Vout，也就是说，输出电容元件31及电阻元件32的合计电压。
在环路滤波器30A中，提供给输入端IN1的电流Ip流入相互并联的电阻元件32及电容元件33，且从输入端IN2抽出为电流Ip的一部分的电流αIp。因此，由于流入相互并联的电阻元件32及电容元件33的仅仅一部分电流流入电容元件31，因此能够相对地减小该静电电容。并且，使电容元件31小型化时的电容元件31及电阻元件32的合计电压，与不设置输入端IN2且也不使电容元件31小型化的情况下将电流Ip提供给输入端IN1时所产生的电压没有什么不同。
图2表示一般被动滤波器及本实施例所涉及的低通滤波电路的电路结构。同图(a)所示的环路滤波器30为具有与图14(a)所示的环路滤波器30传递特性相同的一般低通滤波电路。这里，通过在电容元件31与电阻元件32之间设置输入端IN2，并且对该输入端IN2提供与供给输入端IN1的电流Ip反方向的电流9Ip/10，同时使电容元件31的静电电容为1/10，就构成了图2(b)所示的低通滤波电路，也就是本实施例所涉及的环路滤波器30A。另外，同图(a)所示的环路滤波器30及同图(b)所示的环路滤波器30A的传递函数相同，都为式子(1)：1+(C3R+RC)s/[s(1+sC3R)C]。
如上所述，本实施例所涉及的环路滤波器30A既具有与以往的一般被动型的环路滤波器30相同的传递特性，也能够使应该具备的电容元件31的静电电容比以往小。而且，不用付出缩小电容元件31的静电电容而使电阻元件32的电阻值增大的代价。并且，不用另外设置用来合计在电容元件31产生的电压与在电阻元件32产生的电压的加法电路。也就是说，不用改变以往的被动型的环路滤波器30的电路结构，只需设置输入端IN2且提供所规定的电流，就能够实现比以往小很多的被动型的环路滤波器。
而且，通过调整各个元件值，使环路滤波器30A满足式子(1+C3/C)/(RC3)＝(1+10C4/C)/(R2C4)的条件，能够将其与图2(c)所示的环路滤波器30B等效变换。环路滤波器30B包括：作为第1元件块的电容元件31、与第1元件块串联且作为第2元件块的电阻元件32、及连接在输入端IN1且作为第3元件块的电容元件33。电容元件33的一端连接在基准电压，环路滤波器30B的电路结构实质上已经变为与图14(a)所示的以往的被动滤波器相同的结构了。另外，在图1，当然也可以用环路滤波器30B代替环路滤波器30A。
以上，根据本实施例，可以说完全不用改变以往的被动型的环路滤波器的电路结构，并且，不用增大环路滤波器中的电阻元件的电阻值，仅使电容元件的静电电容较小，就能够实现具备与以往相同的传递特性的环路滤波器。
并且，虽然在前述例子中使电容元件31的静电电容为1/10，但通过例如使提供给输入端IN2的电流为99Ip/100，还能够使电容元件31的静电电容缩小到1/100。而且，很明显也能够使其更小型化。
(第2实施例)
图3表示本发明的第2实施例所涉及的反馈系统的结构。第1实施例所涉及的反馈系统为具备被动型的环路滤波器30A的PLL，而本实施例所涉及的反馈系统为具备主动型的环路滤波器30C的PLL。在构成本实施例的PLL的要素中，已经对环路滤波器30C以外的要素进行了说明。以下，对环路滤波器30C进行详细说明。
环路滤波器30C包括：与作为第1元件块的电容元件31串联且作为第2元件块的电阻元件32、作为第3元件块的电容元件33、电阻元件34、及运算放大器35。运算放大器35的输出端连接在电容元件31的一端，反相输入端连接在电阻元件32与电阻元件34的连接处，并且，给同相输入端提供基准电压。在环路滤波器30C中，输入端IN1连接在电容元件33与电阻元件34的连接处，输入端IN2连接在电容元件31与电阻元件34的连接处。并且，环路滤波器30C将从充电泵电路20A出入的电流Ip及αIp输入到输入端IN1及IN2，而且输出运算放大器35的输出端电压Vout，也就是说，输出电容元件31及电阻元件32的合计电压。
在环路滤波器30C中，提供给输入端IN1的电流Ip的一部分流入电阻元件32，且从输入端IN2抽出为电流Ip的一部分的电流αIp。所以，由于流入电阻元件32的仅仅一部分电流流入电容元件31，因此能够相对地减小该静电电容。并且，使电容元件31小型化时的运算放大器35的输出端电压，与不设置输入端IN2且也不使电容元件31小型化的情况下将电流Ip提供给输入端IN1时所产生的电压没有什么不同。
图4表示一般主动滤波器及本实施例所涉及的低通滤波电路的电路结构。同图(a)所示的环路滤波器30为图14(b)所示的环路滤波器30。这里，通过在电容元件31与电阻元件32之间设置输入端IN2，并且对该输入端IN2提供与供给输入端IN1的电流Ip反方向的电流9Ip/10，同时使电容元件31的静电电容为1/10，就构成了图4(b)所示的低通滤波电路，也就是构成了本实施例所涉及的环路滤波器30C。另外，同图(a)所示的环路滤波器30及同图(b)所示的环路滤波器30C的传递函数相同，实际上都为式子(1)。
如上所述，本实施例所涉及的环路滤波器30C既具有与以往的一般主动型的环路滤波器30相同的传递特性，同时也能够使应该具备的电容元件31的静电电容比以往小。而且，不用付出缩小电容元件31的静电电容而使电阻元件32的电阻值增大的代价。也就是说，不用改变以往的主动型的环路滤波器30的电路结构，只需设置输入端IN2且提供所规定的电流，就能够实现比以往小很多的主动型的环路滤波器。
而且，环路滤波器30C能够与图4(c)所示的环路滤波器30D等效交换。与环路滤波器30C的不同之处在于：环路滤波器30D的输入端IN2为运算放大器35的反相输入端，也就是说，设置在电阻元件32与电阻元件34的连接处。即使对于环路滤波器30D，也能够使流入电容元件31的电流较小，因此能够相对地使该静电电容较小。但是，由于连流入电阻元件32的电流也小了，因此有不得不使电阻元件32的电阻值较大的缺点。另外，在图3中，能够用环路滤波器30D代替环路滤波器30C。
以上，根据本实施例，可以说完全不用改变以往的主动型的环路滤波器的电路结构，并且，根据情况，不用增大环路滤波器中的电阻元件的电阻值，仅使电容元件的静电电容较小，就能够实现具备与以往相同的传递特性的环路滤波器。
并且，即使对于对本实施例，通过例如使提供给输入端IN2的电流为99Ip/100，也能够使电容元件31的静电电容小到1/100。而且，很明显也能够使其更小型化。
在第1及第2实施例中，充电泵电路20A为具备两个一般充电泵电路20a及20b的电路。但是，这些充电泵电路20a及20b出入极性相反的电流Ip及αIp，在其中的一个充电泵电路中充电用的电流源与放电用的电流源没有同时工作的时候。因此，充电泵电路20A能够用图5所示的充电泵电路20B来代替。
充电泵电路20B包括：电流源21、22、23及24。其中，电流源21及23只不过是分割了提供电流Ip的以往的电流源，使供给电流为α：(1-α)。电流源22及24也一样。并且，若提供信号UP，则控制开关SW1、SW3及SW5导通，由电流源21及23提供的为电流的合成的电流Ip被吐出，同时，电流αIp被吸入。而若提供信号DN，则控制开关SW2、SW4及SW6导通，且由电流源22及24提供的为电流的合成的电流Ip被吸入，同时，电流αIp被吐出。所以，通过在第1及第2实施例所涉及的PLL上装载充电泵电路20B，能够在与以往的PLL几乎相同的电路结构下，仅仅使环路滤波器中的电容元件小型化。
(第3实施例)
图6表示本发明的第3实施例所涉及的反馈系统的结构。本实施例所涉及的反馈系统为延迟锁定环电路(以下，称为DLL)，包括：相位比较器10、充电泵电路20C、环路滤波器30E、及作为输出时钟产生器的电压控制延迟电路40A。以下，对充电泵电路20C及环路滤波器30E进行详细说明。
充电泵电路20C与前述充电泵电路20B一样，包括：提供电流αIp及(1-α)Ip的充电用的电流源21及23、和放电用的电流源22及24。并且，若提供信号UP，则控制开关SW1及SW3导通，电流αIp及(1-α)Ip被吐出。而若提供信号DN，则控制开关SW2及SW4导通，电流αIp及(1-α)Ip被吸入。也就是说，从充电泵电路20C出入相当于将电流Ip内分成α：(1-α)的两个系统的电流。
环路滤波器30E将出入充电泵电路20C的电流αIp及(1-α)Ip输入到输入端IN1及IN2。在环路滤波器30E中，在输入端IN1与输入端IN2之间设置有作为第1元件块的电容元件31。并且，在输入端IN2与基准电压之间设置有作为第2元件块且相互并联的电阻元件32及电容元件33。并且，环路滤波器30E输出输入端IN1的电压Vout，也就是说，输出电容元件31与电阻元件32的合计电压。
在环路滤波器30E中，提供给输入端IN1的电流αIp流入电容元件31、及相互并联的电阻元件32及电容元件33。并且，对输入端IN2提供与电流αIp同一方向的电流(1-α)Ip，且流入相互并联的电阻元件32及电容元件33。因此，由于流入相互并联的电阻元件32及电容元件33的仅仅一部分电流流入电容元件31，因此能够相对地使该静电电容较小。并且，使电容元件31小型化时的电容元件31及电阻元件32的合计电压，与不设置输入端IN2且也不使电容元件31小型化的情况下给输入端IN1提供电流Ip时产生的电压没有什么不同。
图7表示一般被动滤波器及本实施例所涉及的低通滤波电路的电路结构。同图(a)所示的环路滤波器30为具有与图14(a)所示的环路滤波器30相同的传递特性的一般低通滤波电路。这里，通过使提供给输入端IN1的电流及电容元件31的静电电容为1/10倍，且在电容元件31与电阻元件32之间设置输入端IN2，对此输入端IN2提供与供给输入端IN1的电流Ip/10同一方向的电流9Ip/10，来构成图7(b)所示的低通滤波电路，也就是说，构成本实施例所涉及的环路滤波器30E。另外，同图(a)所示的环路滤波器30及同图(b)所示的环路滤波器30A的传递函数相等，实际上都为式子(1)。
如上所述，本实施例所涉及的环路滤波器30E具有与以往的一般被动类型的环路滤波器30相同的传递特性，同时能够使应该拥有的电容元件31的静电电容比以往小。而且，不用付出缩小电容元件31的静电电容而使电阻元件32的电阻值增大的代价。并且，不用另外设置用来合计在电容元件31产生的电压和在电阻元件32产生的电压的加法电路。并且，与以往相比，充电泵电路20C的电路规模也不会增大。也就是说，不用改变以往的被动型的环路滤波器30的电路结构，甚至于不用改变以往的PLL的电路结构，只需设置输入端IN2且提供所规定的电流，就能够实现比以往小很多的被动型的环路滤波器及PLL。
而且，环路滤波器30E通过调整各个元件值使其满足式子(2)的条件，能够等效变换为图7(c)所示的环路滤波器30F。环路滤波器30F包括：作为第1元件块的电容元件31、与其串联且作为第2元件块的电阻元件32、及连接在输入端IN1且作为第3元件块的电容元件33。电容元件33的一端连接在基准电压，环路滤波器30F的电路结构实际上已经与图14(a)所示的以往的被动滤波器一样。另外，在图6中，当然也可以用环路滤波器30F代替环路滤波器30E。
并且，也能够用图6的环路滤波器30E代替图8所示的主动型的环路滤波器30G。环路滤波器30G交换图4(b)所示的环路滤波器30C中的电容元件31与电阻元件32，使提供给输入端IN2的电流的方向相反，并且，使提供给输入端IN1的电流及电容元件33的静电电容为1/10，使电阻元件34的电阻值为10倍。因此，环路滤波器30C及环路滤波器30G的传递特性相同。
用环路滤波器30G虽然能够缩小电容元件33的静电电容，但作为其代价，增大了电阻元件34。并且，由于流入运算放大器35的电流与环路滤波器30C相比变多了，因此不受欢迎。但是，若从电容元件31的小型化方面来看，环路滤波器30G为能够充分地达到使电容元件31小型化的目的的滤波器。
以上，根据本实施例，可以说完全不用改变以往的环路滤波器的电路结构，仅使电容元件的静电电容较小，就能够实现具备与以往相同的传递特性的环路滤波器。并且，即使对于以往的反馈系统中的充电泵电路，也几乎不用改变其电路结构。也就是说，几乎不改变以往的反馈系统全体的电路结构，就能够仅使环路滤波器中的电容元件小型化。
并且，对于对本实施例，通过例如使提供给输入端IN1及输入端IN2的电流为Ip/100及99Ip/100，也能够使电容元件31的静电电容小到1/100。而且，很明显也能够使其更小型化。
并且，在本实施例中，构成了作为反馈系统的DLL，也能够使用前述充电泵电路20C和环路滤波器30E等构成PLL。与其相反，也能够使用第1及第2实施例所涉及的充电泵电路20A和环路滤波器30A等构成DLL。
并且，本发明所涉及的低通滤波电路当然也能够用在反馈系统中的环路滤波器以外的地方。
(本发明所涉及的反馈系统的应用)
如上所述，由于本发明所涉及的反馈系统能够不需要大规模的电容元件，使电路规模小规模化，因此应用在以下的产品中倍受瞩目。
图9为在IC卡用的LSI上使用本发明的PLL和DLL的例子。由于使用在IC卡的LSI在安装面积上有限，因此能够用更小的电路面积构成本发明的PLL和DLL作为IC卡使用特别合适。
图10为将本发明的PLL和DLL应用在COC(chip on chip)部件上的例子。在COC结构中，上层的半导体集成电路的电路面积有限。因此，本发明的PLL和DLL很有效。
图11为将本发明的PLL和DLL安装在LSI垫片部的例子。与COC结构一样，能够安装在LSI垫片部的电路面积有限。因此，本发明的PLL和DLL很有效。
图12为将本发明的PLL和DLL作为微处理机中的时钟产生器安装的例子。现在，非常多的PLL和DLL被安装在微处理机中。并且，通过在微处理机中使用本发明的PLL和DLL，在大幅度减少微处理机全体的电路面积方面倍受瞩目。因此，通过将本发明的PLL和DLL适用在微处理器上，能够得到很好的效果。

Claims (18)

1、一种低域滤波电路，其特征在于：
包括：拥有电容元件的第1元件块、
拥有电阻元件且与前述第1元件块串联的第2元件块、
设置在前述第1及第2元件块中的一个元件块上且接收第1电流的第1输入端、
及连接在前述第1元件块与前述第2元件块的连接处且接收第2电流的第2输入端；
前述第1元件块接收为前述第1电流的至少一部分，即相当于流入前述第2元件块的电流与前述第2电流的差的电流；
以前述第1及第2元件块的合计电压作为输出信号。
2、根据权利要求第1项所述的低通滤波电路，其特征在于：
前述第1输入端设置在前述第2元件块，
前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流。
3、根据权利要求第1项所述的低通滤波电路，其特征在于：
前述第1输入端设置在前述第1元件块，
前述第2电流为相当于方向与前述第1电流相同且大小为其一定倍数的电流。
4、根据权利要求第1项所述的低通滤波电路，其特征在于：
包括：拥有电容元件，且设置在前述第1输入端与基准电压之间的第3元件块。
5、根据权利要求第1项所述的低通滤波电路，其特征在于：
包括：拥有反相输入端、输出端及同相输入端，在反相输入端及输出端之间设置有前述第1和第2元件块，且给同相输入端提供基准电压的运算放大器；
前述第1输入端设置在前述运算放大器的反相输入端。
6、一种低通滤波电路，其特征在于：
包括：拥有电容元件的第1元件块，
拥有电阻元件且与前述第1元件块串联的第2元件块，
拥有反相输入端、输出端及同相输入端，在反相输入端及输出端之间设置有前述第1和第2元件块，且给同相输入端提供基准电压的运算放大器，
接收第1电流的第1输入端，
连接在前述运算放大器的反相输入端且接收第2电流的第2输入端，
及拥有设置在前述第1输入端与基准电压之间的电容元件和设置在前述第1输入端与前述运算放大器的反相输入端之间的电阻元件的第3元件块；
前述第1元件块接收为前述第1电流的一部分，即相当于流入前述第3元件块中的前述电阻元件的电流与前述第2电流的差的电流；
以前述第1及第2元件块的合计电压作为输出信号。
7、一种反馈系统，反馈由输入时钟所产生的输出时钟，使该输出时钟为所规定的特性的反馈系统，其特征在于：
包括：将前述第1与第2元件块的合计电压作为输出信号的环路滤波器、
根据前述输入时钟与被反馈的时钟的相位差来产生前述第1及第2电流的充电泵电路、
及根据来自前述环路滤波器的输出信号来产生前述输出时钟的输出时钟产生器；
环路滤波器具备：拥有电容元件的第1元件块、拥有电阻元件且与前述第1元件块串联的第2元件块、设置在前述第1及第2元件块中的一个元件块上且接收第1电流的第1输入端、及连接在前述第1元件块与前述第2元件块的连接处且接收第2电流的第2输入端，前述第1元件块接收为前述第1电流的至少一部分，即相当于流入前述第2元件块的电流与前述第2电流的差的电流。
8、根据权利要求第7项所述的反馈系统，其特征在于：
前述输出时钟产生器，为让前述输出时钟振荡，且根据来自前述环路滤波器的输出信号使振荡频率发生变化的电压控制振荡器。
9、根据权利要求第7项所述的反馈系统，其特征在于：
前述输出时钟产生器，为根据来自前述输入时钟及前述环路滤波器的输出信号，使来自前述输出时钟、前述输入时钟的延迟量发生变化的电压控制延迟电路。
10、根据权利要求第7项所述的反馈系统，其特征在于：
前述环路滤波器的第1输入端设置在前述第2元件块；
前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流；
前述充电泵电路具备：出入前述第1电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路。
11、根据权利要求第7项所述的反馈系统，其特征在于：
前述环路滤波器的第1输入端设置在前述第2元件块；
前述第2电流为相当于方向与前述第1电流相反且大小为其一定倍数的电流；
前述充电泵电路具备：出入相当于前述第1电流与前述第2电流的差的电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路；合成前述第1及第2部分充电泵电路各个出入的电流获得前述第1电流。
12、根据权利要求第7项所述的反馈系统，其特征在于：
前述环路滤波器的第1输入端设置在前述第1元件块；
前述第2电流为相当于方向与前述第1电流相同且大小为其一定倍数的电流；
前述充电泵电路具备：出入前述第1电流的第1部分充电泵电路、及出入前述第2电流的第2部分充电泵电路。
13、一种半导体集成电路，其特征在于：
具备权利要求第1项所述的低通滤波电路。
14、一种半导体集成电路，其特征在于：
具备权利要求第7项所述的反馈系统。
15、根据权利要求第14项所述的半导体集成电路，其特征在于：
该半导体集成电路被应用在IC卡上。
16、根据权利要求第14项所述的半导体集成电路，其特征在于：
该半导体集成电路为COC (chip on chip)结构；
前述反馈系统安装在前述COC (chip on chip)结构的上层部分。
17、根据权利要求第14项所述的半导体集成电路，其特征在于：
前述反馈系统安装在该半导体集成电路的垫片区域。
18、根据权利要求第14项所述的半导体集成电路，其特征在于：
该半导体集成电路为微处理机。
CNB2004100335711A 2003-04-25 2004-04-06 低通滤波电路、反馈系统及半导体集成电路 Expired - Fee Related CN1298110C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003121647A JP4220828B2 (ja) 2003-04-25 2003-04-25 低域ろ波回路、フィードバックシステムおよび半導体集積回路
JP2003121647 2003-04-25

Publications (2)

Publication Number Publication Date
CN1540867A true CN1540867A (zh) 2004-10-27
CN1298110C CN1298110C (zh) 2007-01-31

Family

ID=32959696

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100335711A Expired - Fee Related CN1298110C (zh) 2003-04-25 2004-04-06 低通滤波电路、反馈系统及半导体集成电路

Country Status (5)

Country Link
US (1) US7078948B2 (zh)
EP (1) EP1471645A1 (zh)
JP (1) JP4220828B2 (zh)
KR (1) KR20040092477A (zh)
CN (1) CN1298110C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893331B (zh) * 2005-07-01 2010-06-16 威盛电子股份有限公司 时钟数据回复器与方法
CN101056105B (zh) * 2007-04-11 2011-05-11 威盛电子股份有限公司 复合式金属氧化物半导体电容以及锁相环
CN102404000A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高性能小面积窄带锁相环
CN104917519A (zh) * 2014-07-16 2015-09-16 美商威睿电通公司 锁相环电路

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091759B2 (en) * 2004-06-01 2006-08-15 Skyworks Solutions, Inc. Loop filter integration in phase-locked loops
TWI242930B (en) * 2005-01-18 2005-11-01 Via Tech Inc Phase locked loop and applied loop filter thereof
KR100733471B1 (ko) 2005-02-28 2007-06-28 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
WO2006128477A1 (en) * 2005-05-29 2006-12-07 Fujitsu Limited Phase-locked filter and phase-locked loop
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
CN100555398C (zh) * 2005-06-30 2009-10-28 精工爱普生株式会社 集成电路装置及电子设备
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411861B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
US7307460B2 (en) * 2005-12-12 2007-12-11 Xilinx, Inc. Method and apparatus for capacitance multiplication within a phase locked loop
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US8593216B2 (en) * 2006-06-30 2013-11-26 Qualcomm Incorporated Loop filter with noise cancellation
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US8339207B2 (en) * 2008-07-23 2012-12-25 Sony Corporation System and method for effectively implementing a loop filter device
EP2187523A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Phase-locked loop control circuitry
JP2010130412A (ja) * 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
JP5227258B2 (ja) * 2009-05-19 2013-07-03 ザインエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프
US8558592B2 (en) * 2011-02-03 2013-10-15 Texas Instruments Incorporated Charge pump and active filter for a feedback circuit
US8629700B2 (en) * 2012-01-19 2014-01-14 Qualcomm Incorporated Capacitive multiplication in a phase locked loop
US8766683B2 (en) * 2012-08-17 2014-07-01 St-Ericsson Sa Double output linearized low-noise charge pump with loop filter area reduction
US9467154B2 (en) * 2015-01-12 2016-10-11 Microchip Technology Incorporated Low power and integrable on-chip architecture for low frequency PLL

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8903799D0 (sv) 1989-11-13 1989-11-13 Ericsson Telefon Ab L M Foerfarande och anordning foer att variera slingbandbredden hos en faslaast slinga
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
US5727037A (en) * 1996-01-26 1998-03-10 Silicon Graphics, Inc. System and method to reduce phase offset and phase jitter in phase-locked and delay-locked loops using self-biased circuits
US5774023A (en) * 1997-04-30 1998-06-30 Motorola, Inc. Adaptive phase locked loop system with charge pump having dual current output
US6546059B1 (en) * 1999-12-28 2003-04-08 Intel Corporation Adaptive integrated PLL loop filter
US6344772B1 (en) * 2000-06-06 2002-02-05 Agere Systems Guardian Corp Apparatus and method for capacitance multiplication
JP4407031B2 (ja) * 2000-09-21 2010-02-03 ソニー株式会社 位相同期ループ回路および遅延同期ループ回路
US6417739B1 (en) * 2001-03-23 2002-07-09 Motorola, Inc. Loop filter
US6580329B2 (en) 2001-04-11 2003-06-17 Tropian, Inc. PLL bandwidth switching
EP1282234A1 (en) * 2001-07-31 2003-02-05 Texas Instruments Incorporated Loop filter architecture
WO2003098807A1 (en) 2002-05-22 2003-11-27 Matsushita Electric Industrial Co.,Ltd. Low-pass filter for a pll, phase-locked loop and semiconductor integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893331B (zh) * 2005-07-01 2010-06-16 威盛电子股份有限公司 时钟数据回复器与方法
CN101056105B (zh) * 2007-04-11 2011-05-11 威盛电子股份有限公司 复合式金属氧化物半导体电容以及锁相环
CN102404000A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高性能小面积窄带锁相环
CN104917519A (zh) * 2014-07-16 2015-09-16 美商威睿电通公司 锁相环电路
CN104917519B (zh) * 2014-07-16 2018-12-18 英特尔公司 锁相环电路

Also Published As

Publication number Publication date
JP2004328456A (ja) 2004-11-18
US20040212440A1 (en) 2004-10-28
JP4220828B2 (ja) 2009-02-04
KR20040092477A (ko) 2004-11-03
US7078948B2 (en) 2006-07-18
CN1298110C (zh) 2007-01-31
EP1471645A1 (en) 2004-10-27

Similar Documents

Publication Publication Date Title
CN1298110C (zh) 低通滤波电路、反馈系统及半导体集成电路
CN1578152A (zh) 低通滤波电路及反馈系统
CN1266835C (zh) 用于生成准确的低抖动时钟的时钟生成器
CN1617452A (zh) Pll时钟信号生成电路
CN1694348A (zh) 对称化线性压控振荡器
CN1346178A (zh) 宽输出频率范围的vco电路及带该vco电路的pll电路
CN1621995A (zh) 谐振树驱动的时钟分配栅格
CN1612483A (zh) 延迟锁定环电路
CN1976232A (zh) 在锁相回路中调整阻尼系数的装置与方法
CN101061643A (zh) 直接采样混频器中的图像抑制滤波
CN1725636A (zh) 调谐电导电容时间常数的电路
CN1943113A (zh) 开关电容滤波器和反馈系统
US20140176188A1 (en) Heterogeneous high-speed serial interface system architecture
CN1528046A (zh) 宽带压控晶体振荡器
CN1679234A (zh) 连续时间滤波器和包括这种滤波器的系统的自校准
US6646477B1 (en) Phase frequency detector with increased phase error gain
CN1839549A (zh) Pll电路的σ△调制器
CN1280992C (zh) 低通滤波电路及相位同步电路
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN1643802A (zh) 接收机
CN1682446A (zh) 锁相回路
CN1190973C (zh) 基准信号发生电路
CN210274030U (zh) 一种采用开关电容式环路滤波器的锁相环电路
CN103973302B (zh) 用于锁相环的设备和方法
CN1222107C (zh) 滤波器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070131

Termination date: 20130406