CN1222107C - 滤波器电路 - Google Patents
滤波器电路 Download PDFInfo
- Publication number
- CN1222107C CN1222107C CNB018169333A CN01816933A CN1222107C CN 1222107 C CN1222107 C CN 1222107C CN B018169333 A CNB018169333 A CN B018169333A CN 01816933 A CN01816933 A CN 01816933A CN 1222107 C CN1222107 C CN 1222107C
- Authority
- CN
- China
- Prior art keywords
- constant current
- capacitor
- pass filter
- nmos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本发明提供一种滤波器电路，具备连接于信号的输入端(IN)与输出端(OUT)之间的电容器(1)、及连接于电源(VDD)与地之间的MOS结构恒流电路(2)，通过连接电容器(1)输出侧节点与恒流电路(2，3)的中间节点而构成滤波器，避免了因使用大电容值的电容器或大电阻值的电阻使得电路面积的增大，而只需通过调整流过恒流电路(2，3)的电流值即可降低滤波器的截止频率。
Description
技术领域
本发明涉及滤波器电路，尤其是关于适合用于在IC芯片内构成仅通过高频带信号的高通滤波器电路的滤波器电路。
背景技术
以往的滤波器可依频率的选择性能分类为低通滤波器(LPF)、高通滤波器(HPF)等。低通滤波器是使由低频率到特定目标的频率的信号通过，并截止更高频率的信号的滤波器。另一方面，高通滤波器是使比目标频率更高的频率的信号通过，而截止低于该频率的信号的滤波器。
在图1中，表示利用最简单的CR电路的以往的高通滤波器的结构。如图1所示，以往的高通滤波器是由连接于信号的输入端IN与输出端OUT之间的电容器101以及由该电容器101的输出侧对输出端OUT并联的电阻102所构成。
用于表示如上构成的高通滤波器的通带与减衰频带的边界的截止频率(cut-off frequeuey)fc是根据电容器101的电容值C以及电阻102的电阻值R，由下式求得：
fc＝1/(2πCR)…… (1)
在所述以往高通滤波器中，如要降低截止频率fc(取得较宽通带时)，则必须将电容值C或电阻值R增大。可是，电容值大的电容器与电阻值R大的电阻(尤其是，数百KΩ以上的电阻)在IC化时需要非常大的面积。因此，要将含有高通滤波器的电路IC化时，存在着该IC本身的电路面积增大的问题。
即，能够在集成电路中实现的电容器101的电容值C的上限约为数百[pF]左右，电阻102的电阻值R的上限约为数百KΩ左右，要将超过该值的电容器101或电阻102组装于集成电路内是困难的。因此，要构成截止频率fc低的高通滤波器时，电容值C大的电容器101与电阻值R大的电阻102是以外部电路构成。
另外，通常，电阻的制造误差非常大，通常相对标称电阻值有±30％至±100％左右的误差。因此，利用此种电阻所构成的高通滤波器的截止频率fc也发生误差，从而存在着滤波器的传输频率特性不稳定的问题。另外，由于该项电阻值R的制造误差，高通滤波器的温度特性同样也存在着不稳定的问题。
发明内容
本发明就是为了解决所述的问题，其目的是提供一种即使降低截止频率也能够减小电路面积，而且制造误差小、适用于IC化的高通滤波器。
本发明提供一种滤波器电路，具有连接于信号输入端与输出端之间的电容器、由连接于所述信号的输出端与电源之间的MOS结构构成的第1恒流电路、及由连接于所述第1恒流电路与接地之间的MOS结构构成的第2恒流电路及栅极及漏极连接到所述信号的输出端上，同时源极接地的nMOS晶体管，其特征为：所述第1恒流电路具有对所述电源以电流镜连接的第1及第2 pMOS晶体管，将所述第1 pMOS晶体管的漏极连接到所述信号的输出端。
本发明的滤波器电路，具备连接于信号的输入端与输出端之间的电容器，以及连接于电源与接地之间的MOS结构的恒流电路，其特征为在所述电容器的输出端节点连接所述恒流电路。
本发明的其他方式为，具备连接于信号的输入端与输出端之间的电容器，以及串联于电源与接地之间的两级MOS结构的恒流电路的中间节点，其特征为：连接所述电容器的输出侧节点与所述两级恒流电路的中间节点。
本发明的其他方式为，具备：连接于信号的输入端与输出端之间的电容器，连接于所述信号的输出端与电源之间的MOS结构所构成的第1恒流电路，以及连接于所述第1恒流电路与接地之间的MOS结构所构成的第2恒流电路。
本发明的另一方式为，所述第1恒流电路具备以电流镜(currentmirror)结构连接到所述电源的第1及第2 pMOS晶体管，而将所述第1pMOS晶体管的漏极连接到所述信号的输出端。
本发明的另一方式为，所述第2恒流电路具备本身的漏极连接到所述第2 pMOS晶体管的漏极，同时本身的栅极连接于第2 nMOS晶体管的漏极的第1 nMOS晶体管，连接于所述第1的nMOS晶体管的源极与接地之间的第1电阻，本身的栅极连接到所述第1 nMOS晶体管的源极，而本身的源极、漏极分别连接于接地及第2电阻的所述第2 nMOS晶体管、以及连接到所述第2 nMOS晶体管的漏极与电源之间的第2电阻。
本发明的另一方式为，具有所述电容器的输出节点被连接到栅极，同时源极及漏极分别分别连接到接地及所述信号的输出端的第3 nMOS晶体管。
由于本发明具有上述的技术特征，因此可以使用MOS结构的恒流电路构成高通滤波器，并不必使用大电容值的电容器与大电阻值的电阻，通过增加由MOS电路所构成的恒流电路的等效电阻值并调整通过的电流值，可以使滤波器的截止频率降低。因此，可以提供不必增大电路面积而适合IC化的截止频率低的滤波器电路。而且，恒流电路的等效电阻值可以通过由例如调整用于构成MOS电路的MOS晶体管的栅极面积成为可变。因为截止频率的值是随MOS晶体管的栅极面积等而决定，因此，可以把制造误差抑制到最小，并可维持稳定的滤波器温度特性。
附图说明
图1为表示由最简单的CR电路构成的以往的高通滤波器的结构图。
图2为表示本实施例的高通滤波器的构成原理图。
图3为表示具体地实现图2所示高通滤波器的MOS电路的例的图。
图4为表示本实施例的高通滤波器的传输频率特性的图。
图5为表示本实施例的高通滤波器的相位特性的图。
图6为表示以往的二次高通滤波器的构成图。
具体实施方式
以下，参照附图说明本发明的一实施例。
图2为表示本实施例的高通滤波器的构成原理图。如图2所示，本实施例的高通滤波器具备连接于信号的输入端IN与输出端OUT之间的电容器1，以及串联于电源VDD与接地之间的两级MOS结构的恒流电路，恒流电路2，3，并连接电容1的输出侧节点与恒流电路2，3的中间节点而构成。
在该图2所示的本实施例的滤波电路中，如设滤波器输入电压为V，滤波器输出电压为Vo，由电源VDD通过恒流电路2，3的电流为1，电容器1的电容值为C，恒流电路2，3的等效电阻值为R’而计算输出至输出端OUT的滤波器输出电压Vo与滤波器输入电压Vi之比，则成为：
Vo/Vi＝1/(1+1/jωCR’)
＝jωCR’(1+jωCR’)…… (2)
其中，CR’是作为高通滤波器的时间常数。
因此，本实施例的高通滤波器的截止频率fc是根据电容器1的电容值C以及恒流电路2，3的等效电阻值R’通过下式(3)求得：
fc＝1/(2πCR’)……(3)
其中，恒流电路2，3的等效电阻值R’为随通过恒流电路2，3的电流I的大小而变动的可变值。
由该式(3)可知，高通滤波器的截止频率fc由于是随电容器1的电容值C或恒流电路2，3所流通的电流I的大小而变化，所以可以任意设定。由于恒流电路2，3是由MOS电路构成，所以不会增加电路面积便可增大等效电阻值R’及降低高通滤波器的截止频率fc。
图3表示将所述图2所示的高通滤波器具体地实现的MOS电路的例的图。另外，在图3中，标记有与图2所示符号的相同符号的为具有相同的功能要素。
如图3所示，在本实施例的高通滤波器的信号输入端IN与输出端之间连接有电容器1。该电容器1的输出节点除了连接到输出端OUT之外还连接到nMOS晶体管13的栅极。该nMOS晶体管13的源极连接到接地，漏极连接到输出端OUT。
另外，针对电源VDD，两个pMOS晶体管11，12是通过由电流镜(current mirror)结构连接而构成图2的恒流电路2。即，各nMOS晶体管11，12的源极分别连接到电源VDD，同时栅极间互相连接。而且该共同电极与pMOS晶体管12的漏极相连接以构成电流镜。此外，各nMOS晶体管11，12之后栅极分别连接到本身的源极。
构成所述电流镜的一方的nMOS晶体管11的漏极连接到输出端OUT及nMOS晶体管13的漏极。另外，另一方的pMOS晶体管12的漏极连接到nMOS晶体管14的漏极。该nMOS晶体管14以及nMOS晶体管15及电阻16，17共同构成恒流电路3。
即，nMOS晶体管14的源极通过电阻17接地，同时连接到nMOS晶体管15的栅极。另外，nMOS晶体管15的源极接地，而漏极是通过电阻16连接到电源VDD，同时连接到nMOS晶体管14的栅极。此外，构成恒流电路3的电阻16，17为电阻值10KΩ左右的小电阻。
在这样构成的高通滤波器中，设通过构成电流镜的一方的pMOS晶体管11的电流为I1，通过另一方的pMOS晶体管12的电流为I2，一方的pMOS晶体管11的栅极长为L1，栅极宽为W1，另一方的pMOS晶体管12的栅极长为L2，栅极宽为W2。因为pMOS晶体管11，12为电流镜的关系，所以此时的截止频率fc是由电容器1的电阻值C与通过一方的pMOS晶体管11的电流I1的大小所决定。此时，如使各pMOS晶体管11，12的栅极长L1，与L2互为相等(L1＝L2)，则在一方的pMOS晶体管11流通的电流I1可以通过下式(4)求得。
I1＝(W1/W2)I2……(4)
即，流经另一方的pMOS晶体管11的电流I1的大小是以各nMOS晶体管11，12的栅极宽W1，W2的比来决定。
因此，通过调整各pMOS晶体管11，12的栅极宽W1，W2以便使小电流I1通过，通过增大恒流电路2，3的等效电阻值R’，可降低高通滤波器的截止频率fc。此时，因为利用MOS电路构成用于实现大等效电阻值R’的恒流电路2，3，所以，比较使用电阻值大的电阻或电容值大的电客器的情况，电路面积不会变大，可以实现适用于IC化的截止频率fc低的高通滤波器。
而且，因为截止频率fc的值是依各nMOS晶体管11，12的栅极面积来决定，因此与一般的以往的由CR电路构成高通滤波器比较，可以把制造误差抑制到较小。另外还可以稳定高通滤波器的温度特性。
图4为表示本实施例的高通滤波器的传输频率特性的图。图4的例子表示对以(VDD，Ta)＝(4.5V，90℃)，(5V，25℃)，(5.5V，-30℃)的三种类型A至C做为电源VDD与温度Ta的值所测定的结果。由该例可知，即使将电源VDD与温度Ta的值错开较大，截止频率fc的误差也很小，在本例中，可以将误差抑制于±20％的程度。
图5为表示本实施例的高通滤波器的相位特性。在该图5的例子中也表示对以(VDD，Ta)＝(4.5V，90℃)，(5V，25℃)，(5.5V，-30℃)的三种类型A至C做为电源VDD与温度Ta的值所测定的结果。另外，该例又表示滤波器输入电压Vi的值为1.5V，频率为1MHz时的相位特性。由该例可知，纵使电源VDD与温度Ta的值相差很大，也可以将相位的误差抑制至相当小。
此外，依据本实施例的高通滤波器，还具有可将滤波器输出电压Vo做为连接到输出端OUT的次级的运算放大器的偏压直接利用的优点。即，在高通滤波器的输出端因nMOS晶体管13的作用被施加有DC电压，因此，要在该高通滤波器的后级连接运算放大器105时，可直接利用该DC电压作为运算放大器105的偏置电压。
图6是表示二次高通滤波器的构成的图。如图6所示，在用以往的电容101和电阻102构成高通滤波器，在其后级连接运算放大器105的情况下，为了是运算放大器105作为线性放大器进行动作，必须设置偏压电路104以便将工作点由零的位置错开。另外，在高通滤波器的输出端与运算放大器105之间必须设置另一个电容器103。但是如此一来，在高通滤波器与运算放大器105之间又增加了一个电容器103，将会损害滤波器的特性。
对此，依据本实施例的高通滤波器，因为nMOS晶体管13被兼用为偏压电路，所以不必另设偏压电路，也不必另行设置多余的电容器。即，可以将被输出到输出端OUT的滤波器输出电压Vo直接利用为运算放大器的偏压。另外，如需要更大的偏压时，只要将pMOS晶体管11及nMOS晶体管13连接数级即可。
此外，上面所述的实施例不过表示实施本发明时的具体化的实例，并不以此限定本发明的技术范围。即，本发明在不脱离其主要技术特征的范围内，可以以各种方式加以实施。
本发明适用于即使在降低截止频率的情况下也可以实现电路面积小且制造误差小的适于IC化的高通滤波器。
主要元件对照表
1 电容器
2 恒流电路
3 恒流电路
11 pMOS晶体管
12 pMOS晶体管
13 nMOS晶体管
14 nMOS晶体管
15 nMO6晶体管
16 电阻
17 电阻
101 电容器
102 电阻
103 电容器
104 偏压电路
105 运算放大器
Claims (2)
1.一种滤波器电路，其特征为：具有连接于信号输入端与输出端之间的电容器、由连接于所述信号的输出端与电源之间的MOS结构构成的第1恒流电路及由连接于所述第1恒流电路与接地之间的MOS结构构成的第2恒流电路及栅极和漏极连接于所述信号的输出端上，同时源极接地的nMOS晶体管。
2.根据权利要求1所述的滤波器电路，其特征为：所述第2恒流电路具有：其本身的漏极连接于pMOS晶体管的漏极，同时本身的栅极连接于第2nMOS晶体管的漏极的第1nMOS晶体管、连接于所述第1nMOS晶体管的源极与接地之间的第1电阻、其本身的栅极连接于所述第1nMOS晶体管的源极，本身的源极及漏极分别连接于接地与第2电阻的第2nMOS晶体管及连接于所述第2nMOS晶体管的漏极及电源之间的第2电阻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP308256/2000 | 2000-10-06 | ||
| JP2000308256A JP2002118443A (ja) | 2000-10-06 | 2000-10-06 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1468465A CN1468465A (zh) | 2004-01-14 |
| CN1222107C true CN1222107C (zh) | 2005-10-05 |
Family
ID=18788600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018169333A Expired - Fee Related CN1222107C (zh) | 2000-10-06 | 2001-09-26 | 滤波器电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6744307B2 (zh) |
| EP (1) | EP1353442A4 (zh) |
| JP (1) | JP2002118443A (zh) |
| CN (1) | CN1222107C (zh) |
| TW (1) | TW531958B (zh) |
| WO (1) | WO2002031976A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235841B2 (ja) | 2004-05-14 | 2009-03-11 | 日本電気株式会社 | 信号処理装置および信号処理方法 |
| US7358799B2 (en) * | 2005-04-13 | 2008-04-15 | Finisar Corporation | Switchable high pass configuration and an optical receiver with a switchable high pass configuration |
| US20090315619A1 (en) * | 2005-12-15 | 2009-12-24 | Neuro Solution Corp. | Circuit for adjusting cutoff frequency of filter |
| US7859318B2 (en) * | 2008-02-14 | 2010-12-28 | International Business Machines Corporation | Delay line regulation using high-frequency micro-regulators |
| CN111654263B (zh) * | 2020-05-12 | 2023-05-16 | 成都华微电子科技股份有限公司 | 带有低通滤波器的集成电路 |
| CN113098436A (zh) * | 2021-04-01 | 2021-07-09 | 成都九洲迪飞科技有限责任公司 | 一种用于psk调制的成形滤波器设计方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
| JPH0479606A (ja) * | 1990-07-23 | 1992-03-13 | Sharp Corp | フィルタ回路 |
| JPH07191769A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 基準電流発生回路 |
| KR0179842B1 (ko) * | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
| US5594390A (en) * | 1995-11-27 | 1997-01-14 | National Semiconductor Corporation | Reduced area, first order R-C filters using current conveyors |
| DE19609054A1 (de) * | 1996-03-08 | 1997-09-11 | Philips Patentverwaltung | Schaltungsanordnung mit einem Filtervierpol |
| JPH09298437A (ja) * | 1996-05-07 | 1997-11-18 | Mitsubishi Electric Corp | フィルタ回路 |
| KR100268648B1 (ko) * | 1997-07-14 | 2000-10-16 | 이계철 | 저주파필터 |
| JP4018221B2 (ja) * | 1998-02-06 | 2007-12-05 | 富士通株式会社 | チャージポンプ回路、ｐｌｌ回路、及び、ｐｌｌ周波数シンセサイザ |
| JP4129108B2 (ja) * | 2000-02-25 | 2008-08-06 | 三菱電機株式会社 | マイクロフォン用フィルタおよびマイクロフォン装置 |
| US6437639B1 (en) * | 2000-07-18 | 2002-08-20 | Lucent Technologies Inc. | Programmable RC filter |
-
2000
- 2000-10-06 JP JP2000308256A patent/JP2002118443A/ja active Pending
-
2001
- 2001-09-26 EP EP01972480A patent/EP1353442A4/en not_active Withdrawn
- 2001-09-26 CN CNB018169333A patent/CN1222107C/zh not_active Expired - Fee Related
- 2001-09-26 WO PCT/JP2001/008335 patent/WO2002031976A1/ja active Application Filing
- 2001-10-04 TW TW090124568A patent/TW531958B/zh not_active IP Right Cessation
-
2003
- 2003-04-04 US US10/406,186 patent/US6744307B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118443A (ja) | 2002-04-19 |
| EP1353442A1 (en) | 2003-10-15 |
| US20030169100A1 (en) | 2003-09-11 |
| WO2002031976A1 (fr) | 2002-04-18 |
| US6744307B2 (en) | 2004-06-01 |
| TW531958B (en) | 2003-05-11 |
| CN1468465A (zh) | 2004-01-14 |
| EP1353442A4 (en) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| TWI259346B (en) | Voltage regulator | |
| CN1132083C (zh) | 电压至电流转换器和电压信号至电流信号的转换方法 | |
| CN1389980A (zh) | 可变增益放大器 | |
| CN1312613A (zh) | 有源电感器 | |
| CN1222107C (zh) | 滤波器电路 | |
| WO2007049391A1 (ja) | 分布型増幅器および集積回路 | |
| TW200525882A (en) | Active filter | |
| TWI771801B (zh) | 高線性度輸入緩衝器 | |
| JP4670969B2 (ja) | バイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路 | |
| TWI722346B (zh) | 濾波器網絡 | |
| CN108809297B (zh) | 输出驱动系统 | |
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| TWI806305B (zh) | 多級寬頻放大器帶有級內與級間電感式耦合 | |
| CN1135689C (zh) | 微波放大器 | |
| CN107683566B (zh) | 放大器 | |
| CN1201489C (zh) | 电子电路 | |
| CN114236225A (zh) | 电机驱动电路的电流和平均功率检测电路 | |
| US7196573B1 (en) | Systems and methods for creating complex poles | |
| JP5752515B2 (ja) | 増幅器 | |
| CN1520032A (zh) | 应用于可变增益放大器的直流偏移量消除电路 | |
| JP3885875B2 (ja) | 等価インダクタ回路 | |
| CN100337241C (zh) | 跨导电容滤波器缩减面积的方法 | |
| JP2000068761A (ja) | 半導体増幅回路 | |
| CN1242549C (zh) | 高线性度的互补金属氧化物半导体转导电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NIIGATA SEIMITSU CO., LTD.; RICOH CO., LTD. Free format text: FORMER OWNER: NIIGATA SEIMITSU CO., LTD. Effective date: 20070928 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070928 Address after: Japan's Niigata Prefecture Co-patentee after: Ricoh Co., Ltd. Patentee after: Niigato Precision Co., Ltd. Address before: Japan's Niigata Prefecture Patentee before: Niigato Precision Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051005 Termination date: 20091026 |