TWI806305B - 多級寬頻放大器帶有級內與級間電感式耦合 - Google Patents
多級寬頻放大器帶有級內與級間電感式耦合 Download PDFInfo
- Publication number
- TWI806305B TWI806305B TW110148518A TW110148518A TWI806305B TW I806305 B TWI806305 B TW I806305B TW 110148518 A TW110148518 A TW 110148518A TW 110148518 A TW110148518 A TW 110148518A TW I806305 B TWI806305 B TW I806305B
- Authority
- TW
- Taiwan
- Prior art keywords
- load
- inductance
- stage
- signal
- interstage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
一多級放大器包含一第一級與一第二級。該第一級包含一第一共源極放大器、一第一電感式負載網路與一第一級間電感,該第一電感式負載網路包含串聯連接的一第一負載電阻與一第一負載電感,並包含一第一源極網路,用來接收一第一訊號以及輸出一第一負載訊號,該第一級間電感用來將該第一負載訊號耦合至一第二訊號。該第二級包含一第二共源極放大器、一第二電感式負載網路與一第二級間電感,該第二電感式負載網路包含串聯連接的一第二負載電阻與一第二負載電感,並包含一第二源極網路,用來接收該第二訊號以及輸出一第二負載訊號,該第二級間電感用來將該第二負載訊號耦合至一第三訊號。該第一負載電感與該第二負載電感被佈局來加強一級間電感式耦合。
Description
本揭露一般而言是關於多級寬頻放大器,尤其是關於多級寬頻放大器帶有級內與級間電感式耦合。
一多級放大器包含複數級,該複數級包括一第一級、一第二級等等,它們被配置為一串接型態,以達到一高總體增益,其中該第一級接收一第一訊號並輸出一第二訊號,該第二級接收該第二訊號並輸出一第三訊號,等等。使用愈多級可能實現一較高總體增益,但也會減少一總體頻寬,這是因為該複數級的每一個的頻寬是有限的,就像任何實際電路的情況一樣。換言之,增加額外的一級可導致一總體增益的增加,但也會引起一總體頻寬的減少,此係該額外的一級的有限頻寬所致。
本技術領域需要的是一多級放大器;當使用額外的一級時,該多級放大器允許一總體增益的增加,而不犧牲一總體頻寬。
依據本揭露的一實施例,一種多級放大器包含:一第一級,包含一第一共源極放大器、一第一電感式負載網路以及一第一級間(inter-stage)電感,其中該第一電感式負載網路包含串聯連接的一第一負載電阻與一第一負載電感,並包含一第一源極網路用來接收一第一訊號以及輸出一第一負載訊號,該第一級間電感用來將該第一負載訊號耦合至一第二訊號;以及一第二級,包含一第二共源極放大器、一第二電感式負載網路以及一第二級間電感,其中該第二電感式負載網路包含串聯連接的一第二負載電阻與一第二負載電感,並包含一第二源極網路用來接收該第二訊號以及輸出一第二負載訊號,該第二級間電感用來將該第二負載訊號耦合至一第三訊號,其中:該第一負載電感的一部分在佈局上鄰接且平行於該第一級間電感的一部分,該第二負載電感的一部分在佈局上鄰接且平行於該第二級間電感的一部分,該第一負載電感的一部分在佈局上鄰接且平行於該第二負載電感的一部分。
依據本揭露的一實施例,一種多級放大器包含:一第一級,包含一第一共源極放大器、一第一電感式負載網路以及一第一級間電感,其中該第一電感式負載網路包含串聯連接的一第一負載電阻與一第一負載電感,並包含一第一源極網路用來接收一第一訊號以及輸出一第一負載訊號,該第一級間電感用來將該第一負載訊號耦合至一第二訊號;以及一第二級,包含一第二共源極放大器、一第二電感式負載網路以及一第二級間電感,其中該第二電感式負載網路包含串聯連接的一第二負載電阻與一第二負載電感,並包含一第二源極網路用來接收該第二訊號以及輸出一第二負載訊號,該第二級間電感用來將該第二負載訊號耦合至一第三訊號,其中:該第一負載電感與該第一級間電感被佈局來加強一第一級內電感式耦合,該第二負載電感與該第二級間電感被佈局來加強一第二級內電感式耦合,該第一負載電感與該第二負載電感被佈局來加強一級間電感式耦合。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本揭露是著眼於多級放大器(multi-stage amplifier)。儘管本說明書揭示了本揭露的多個實施例可視為實施本發明的較佳範例,但須注意的是本發明可藉由多種方式被實施,不限於後述的特定範例,也不限於用來實現該些特定範例之技術特徵的特定方式。在其它情況下,已知的細節未被顯示或說明,以避免妨礙呈現本揭露的觀點。
本技術領域具有通常知識者可瞭解本揭露所使用的與微電子相關的用語及基本概念,像是「電壓」、「訊號」、「差動訊號」、「增益」、「偏壓」、「電流源」、「阻抗」、「電感」、「電容」、「電阻」、「電感式耦合」、「共源極放大器」、「轉導」、「負載」、「源極衰減(source degeneration)」、「並聯連接」、「多晶矽」、「穿孔(via)」、「電路節點」、「接地」、「電源供應」、「MOS(金氧半導體)」、「CMOS(互補式金氧半導體)製程技術」、「NMOS(n通道金氧半導體)電晶體」以及「PMOS(p通道金氧半導體)電晶體」。當諸如此類的用語與基本概念用於微電子的文章時,它們對本領域具有通常知識者而言是顯而易知的,故它們的細節在此不予詳述。
本領域具有通常知識者無需說明即可瞭解本說明書所提到的單位像是nH(納亨(nano-Henry))、pH(皮亨(pico-Henry))、fF(飛法(femto-Farad))、nm(奈米(nanometer))以及
(微米(micron))。
本領域具有通常知識者可讀懂電路圖包含電子元件像是電感、電容、電阻、NMOS電晶體、PMOS電晶體等等,且不需要冗餘的說明指出圖中某個元件是如何連接到另一個元件。本技術領域具有通常知識者也可識別出一接地符號、一電容符號、一電感符號、一電阻符號、以及PMOS電晶體與NMOS電晶體的符號,且能識別出上述電晶體的「源極端」、「閘極端」與「汲極端」。關於MOS電晶體,為了簡潔起見,底下說明中,「源極端」簡稱為「源極」,「閘極端」簡稱為「閘極」,「汲極端」簡稱為「汲極」。
一MOS電晶體、PMOS電晶體或NMOS電晶體具有一門檻電壓。當一MOS電晶體的閘極至源極電壓大於它的門檻電壓(在絕對值方面)時,該MOS電晶體會被開啟(turned on)。當一MOS電晶體被開啟時,該閘極至源極電壓與該門檻電壓之間的差異的絕對值被稱為「過驅動電壓(over-drive voltage)」。當一MOS電晶體被開啟且它的過驅動過壓小於它的汲極至源極電壓(以絕對值而言)時,該MOS電晶體處於一「飽合區」。一MOS電晶體只有在處於該「飽合區」時,才會是一有效的增益元件。
一電路是一電晶體、一電容、一電阻、及/或其它電子元件以一特定方式互連的集合體,用來實現一特定功能。
於本揭露中,當一「電路節點」所表達的意思從上下文即可被清楚得知時,該「電路節點」常被簡稱為「節點」。
一訊號是一位階可變的電壓,其攜帶特定資訊,且可隨時間而變。在某個瞬間,該訊號的位階代表該訊號於該瞬間的狀態。於本揭露中,「訊號」與「電壓訊號」表示同一件事,因此該二用語是可互換的。
本揭露中,一差動訊號架構被廣泛地使用。當實施一差動訊號架構時,一訊號包含二電壓分別以下標形式的字尾「+」與「-」來表示,且該訊號的值代表該二電壓之間的差。舉例而言,一訊號
V 1(
V 2)於一差動訊號實施例中包含二電壓
V 1+(
V 2+)與
V 1-(
V 2-),且該訊號
V 1(
V 2)的值取決於該二電壓
V 1+(
V 2+)與
V 1-(
V 2-)之間的差。該電壓
V 1+(
V 2+)稱為該訊號
V 1(
V 2)的一第一端(first end)訊號,而該電壓
V 1-(
V 2-)稱為該訊號
V 1(
V 2)的一第二端(second end)訊號。該第一端訊號也稱為一正端(positive end)訊號,該第二端訊號也稱為一負端(negative end)訊號。於一差動訊號實施例中,一訊號的第一端訊號與第二端訊號的平均值被稱為該訊號的一「共模」電壓。
一共源極放大器包含一MOS電晶體(一NMOS電晶體或一PMOS電晶體),其用來於該MOS電晶體的閘極接收一輸入電壓,並依據一偏壓條件輸出一輸出電壓至一負載網路,其中該負載網路連接至該MOS電晶體的汲極,該偏壓條件是由一源極網路決定,該源極網路連接至該MOS電晶體的源極。該共源極放大器的增益是以該輸出電壓的振幅與該輸入電壓的振幅之間的比例來定義;該增益是由該源極網路、該負載網路、該MOS電晶體的尺寸與該偏壓條件共同地決定。數學上,我們可以寫出以下式子:
(1)
上式中,
G表示該共源極放大器的增益,
g
m 表示該共源極放大器的轉導(transconductance),
Z
source 表示該源極網路的阻抗,以及
Z
load 表示該負載網路的阻抗。較大的該負載網路的阻抗可導致較高的增益,而較大的該源極網路的阻抗可導致較低的增益。類似地,較小的該負載網路的阻抗可導致較低的增益,而較小的該源極網路的阻抗可導致較高的增益。
圖1依據本揭露的一實施例顯示一多級放大器100的示意圖。多級放大器100包含複數級,該複數級包含一第一級ST1、一第二級ST2等等,它們被配置為一串接型態。為簡潔起見,圖2只顯示二級(亦即:該第一級ST1與 該第二級ST2),對本領域具有通常知識者而言,如何仿傚後述的原則並擴展至超過二級是顯而易知的。通篇揭露中,
表示一電源供應節點。為簡潔起見,接下來該第一(第二)級ST1(ST2)簡稱為ST1(ST2)。ST1接收一第一訊號
V 1(於一差動訊號實施例中,該第一訊號
V 1包含二電壓
V 1
+ 與
V 1-)並輸出一第二訊號
V 2(於一差動訊號實施例中,該第二訊號
V 2包含二電壓
V 2
+ 與
V 2-),而ST2接收該第二訊號
V 2並輸出一第三訊號
V 3(於一差動訊號實施例中,該第三訊號
V 3包含二電壓
V 3
+ 與
V 3-)。ST1包含一第一共源極放大器CS1、一第一源極網路SN1以及一第一電感式負載網路ILN1;而ST2包含一第二共源極放大器CS2、一第二源極網路SN2以及一第二電感式負載網路ILN2。為簡潔起見,接下來:該第一(第二)共源極放大器CS1(CS2)簡稱為CS1(CS2);該第一(第二)源極網路SN1(SN2)簡稱為SN1(SN2);該第一(第二)電感式負載網路ILN1(ILN2)簡稱為ILN1(ILN2);以及該第一(第二、第三)訊號
V 1(
V 2、
V 3)簡稱為
V 1(
V 2、
V 3)。CS1接收
V 1並輸出一第一負載訊號
V
L 1(於一差動訊號實施例中,該第一負載訊號
V
L 1包含二電壓
V
L 1+與
V
L 1-)橫跨在ILN1上,而CS2接收
V 2並輸出一第二負載訊號
V
L 2(於一差動訊號實施例中,該第二負載訊號
V
L 2包含二電壓
V
L 2+與
V
L 2-)橫跨在ILN2上。為簡潔起見,接下來,該第一(第二)負載訊號
V
L 1(
V
L 2)簡稱為
V
L 1(
V
L 2)。CS1(CS2)包含二NMOS電晶體M1p(M2p)與M1n(M2n),其分別用來接收
V 1+(
V 2+)與
V 1-(
V 2-),並輸出
V
L 1+(
V
L 2+)與
V
L 1-(
V
L 2-)。ST1進一步包含一第一級間電感對T1p與T1n,其分別用來將
V
L 1+與
V
L 1-連接至
V 2+與
V 2-。ST2進一步包含一第二級間電感對T2p與T2n,其分別用來將
V
L 2+與
V
L 2-連接至
V 3+與
V 3-。ILN1(ILN2)包含一第一(第二)負載電阻對R1p(R2p)與R1n(R2n)以及一第一(第二)負載電感對L1p(L2p)與L1n(L2n)。本領域具有通常知識者可以清楚地認識到:當
V
L 1(
V
L 2)的頻率增加時,ILN1(ILN2)的阻抗以及CS1(CS2)的增益會隨之增加。
於一實施例中,多級放大器100是製造於一矽基板上的積體電路。圖1顯示八個電感:L1p、L1n、T1p、T1n、L2p、L2n、T2p與T2n。L1p(L1n)與T1p(T1n)的佈局靠近,故具有一強烈的級內(intra-stage)電感式耦合,其以一級內耦合係數
k 1
p (
k 1
n )來代表;L2p(L2n)與T2p(T2n)的佈局靠近,故具有一強烈的級內電感式耦合,其以一級內耦合係數
k 2
p (
k 2
n )來代表;以及ST1與ST2的佈局靠近,因此L1p(L1n)與L2p(L2n)能夠具有一強烈的級間(inter-stage)電感式耦合,其以一級間耦合係數
k 12
p (
k 12
n )來代表。
圖2顯示一源極網路200的示意圖,其可作為用於實現SN1(SN2)的範例。源極網路200包含:一電流源210包含二NMOS電晶體211與212,其用來依據一偏壓電壓
V
B 分別輸出電流至M1p(M2p)的源極以及M1n(M2n)的源極;以及一源極衰退電路220包含並聯連接的一電阻221與一電容222。電流源210是用來偏壓處於一飽合區的NMOS電晶體M1p(M2p)與M1n(M2n),因此CS1(CS2)能夠有效地作為一共源極放大器。源極衰退電路220是用來建立源極網路200的阻抗,藉此影響CS1(CS2)的增益。於一特例中,源極網路200具有一近似為零的阻抗,且CS1(CS2)具有一最大增益,電容222被移除,且電阻221被一短路電路(short circuit)取代。於一實施例中,電阻221與電容222的至少其中之一是可調的,因此源極網路200的阻抗以及CS1(CS2)的增益是可調的。源極網路200對本領域具有通常知識者而言是清楚易知的,因此無須多加說明。「可調電阻」與「可調電容」的觀念對本領域具有通常知識者而言也是顯而易知的,因此無須多加說明。
於一非限制性的例子中,一12nm CMOS(互補式金氧半導體)製程技術用來將多級放大器100製作於一矽基板上,該製程技術允許一電路設計者使用一多層結構來整合多個電路,該多層結構包含一第一厚金屬層(接下來簡稱為TM1)、一第二厚金屬層(接下來簡稱為TM2)、用於TM1與TM2之間的互連的一「TM1-TM2穿孔」層、一多晶矽層、複數個薄金屬層伴隨著複數個層間(inter-layer)連接穿孔、以及複數個主動元件層適用於製作主動元件(像是NMOS電晶體與PMOS電晶體)。利用一CMOS製程技術,使用一多層結構(包含複數層(金屬及/或多晶矽及/或主動元件)伴隨著複數個層間連接穿孔)以整合複數個電路於一矽基板上是本領域具有通常知識者所熟知的觀念,其細節在此不予贅述。
V
DD 為0.9V;感興趣的頻率範圍是介於10MHz與13GHz之間;L1p、L1n、L2p與L2n的電感值為13nH;R1p、R1n、R2p與R2n的電阻值為220Ohm;T1p、T1n、T2p與T2n的電感值為200pH;電阻221的電阻值為100Ohm;電容222的電容值為50fF;以及寬長比W/L(其代表寬度/長度)為
。
圖3顯示多級放大器100之佈局的頂視圖。方塊301顯示圖樣說明。如圖所示,就一對稱平面302(其垂直於該多層結構,且從俯視角度來看為一條線)而言,多級放大器100的佈局是對稱的。電感L1p、L1n、L2p、L2n、T1p、T1n、T2p與T2n均佈局於TM1上。就對稱平面302而言,L1p、L2p、T1p與T2p分別為L1n、L2n、T1n與T2n的鏡像。L1p、L1n、L2p與L2n都是多匝螺旋電感。L1p(L1n、L2p、L2n)的外側匝的一部分鄰接(adjacent to)且平行於T1p(T1n、T2p、T2n)的一部分,這導致了一較強的電感式耦合,並使得該級內耦合係數
k 1
p (
k 1
n 、
k 2
p 、 k 2
n )較大。L1p(L1n)的該外側匝的一部分鄰接且平行於L2p(L2n)的該外側匝的一部分,這導致了一較強的電感式耦合,並使得該級間耦合係數
k 12
p (
k 12
n )較大。L1p、L1n、L2p與L2n分別經由佈局於TM2上的一金屬走線以及穿孔313、314、323與324連接至該電源供應節點
V
DD 。CS1(CS2)、SN1(SN2)、R1p(R2p)與R1n(R2n)是緊鄰地佈局,以便於連接。R1p(R1n、R2p、R2n)包含佈局於該多晶矽層上的一多晶矽走線,並藉由串聯連接的複數個層間連接穿孔連接至L1p(L1n、L2p、L2p)。CS1(CS2)之佈局使用了屬於NMOS電晶體的複數層,並藉由串聯連接的複數個層間穿孔連接至T1p(T2p)與T1n(T2n)。SN1(SN2)包含佈局於該多晶矽層(用於製造一電阻)的一多晶矽走線,並包含複數個叉合金屬指狀物(inter-digitating metal fingers),該些指狀物佈局於所述的複數個薄金屬層(用於製造一電容)上,該些薄金屬層伴隨著複數個層間連接穿孔。藉由於某一級(ST1或ST2)使用一強烈的級內電感式耦合,該級的頻寬可被延展,這是因為該電感式負載網路(ILN1或ILN2)的有效電感可被擴大以提高一高頻增益。藉由使用一強烈的級間電感式耦合,該電感式負載網路(ILN1或ILN2)的有效電感也能被擴大,以進一步提高一高頻增益,從而延展一整體頻寬,也因此,增加一額外的放大級所導致之一整體頻寬的減少可被改善。這使得設計者可以增加一額外的放大級以達到一較高的整體增益,而不用犧牲一整體頻寬。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:多級放大器
ST1:第一級
ST2:第二級
V
DD :電源供應節點
V 1
+ 、
V 1-:第一訊號
V 1的二電壓
V 2
+ 、
V 2-:第二訊號
V 2的二電壓
V 3
+ 、
V 3-:第三訊號
V 3的二電壓
CS1:第一共源極放大器
SN1:第一源極網路
ILN1:第一電感式負載網路
CS2:第二共源極放大器
SN2:第二源極網路
ILN2:第二電感式負載網路
V
L 1+、
V
L 1-:第一負載訊號
V
L 1的二電壓
V
L 2+、
V
L 2-:第二負載訊號
V
L 2的二電壓
M1p、M2p、M1n、M2n:NMOS電晶體
T1p、T1n:第一級間電感對
T2p、T2n:第二級間電感對
R1p、R1n:第一負載電阻對
R2p、R2n:第二負載電阻對
L1p、L1n:第一負載電感對
L2p、L2n:第一負載電感對
k 1
p 、
k 1
n 、
k 2
p 、
k 2
n :級內耦合係數
k 12
p 、
k 12
n :級間耦合係數
200:源極網路
210:電流源
211、212:NMOS電晶體
220:源極衰退電路
221:電阻
222:電容
V
B :偏壓電壓
301:圖樣說明方塊
302:對稱平面
313、314、323、324:穿孔
TM1:第一厚金屬層
TM2:第二厚金屬層
TM1-TM2 via:TM1-TM2穿孔層
[圖1]依據本揭露的一實施例顯示一多級放大器的示意圖;
[圖2]依據本揭露的一實施例顯示用於圖1之多級放大器的一源極網路的示意圖;以及
[圖3]依據本揭露的一實施例顯示圖1的多級放大器之佈局的頂視圖。
100:多級放大器
ST1:第一級
ST2:第二級
V DD :電源供應節點
V 1+、V 1-:第一訊號V 1的二電壓
V 2+、V 2-:第二訊號V 2的二電壓
V 3+、V 3-:第三訊號V 3的二電壓
CS1:第一共源極放大器
SN1:第一源極網路
ILN1:第一電感式負載網路
CS2:第二共源極放大器
SN2:第二源極網路
ILN2:第二電感式負載網路
V L1+、V L1-:第一負載訊號V L1的二電壓
V L2+、V L2-:第二負載訊號V L2的二電壓
M1p、M2p、M1n、M2n:NMOS電晶體
T1p、T1n:第一級間電感對
T2p、T2n:第二級間電感對
R1p、R1n:第一負載電阻對
R2p、R2n:第二負載電阻對
L1p、L1n:第一負載電感對
L2p、L2n:第一負載電感對
k 1p 、k 1n 、k 2p 、k 2n :級內耦合係數
k 12p 、k 12n :級間耦合係數
Claims (10)
- 一種多級放大器,包含:一第一級,包含一第一共源極放大器、一第一電感式負載網路以及一第一級間(inter-stage)電感,其中該第一電感式負載網路包含串聯連接的一第一負載電阻與一第一負載電感,並包含一第一源極網路用來接收一第一訊號以及輸出一第一負載訊號,該第一級間電感用來將該第一負載訊號耦合至一第二訊號;以及一第二級,包含一第二共源極放大器、一第二電感式負載網路以及一第二級間電感,其中該第二電感式負載網路包含串聯連接的一第二負載電阻與一第二負載電感,並包含一第二源極網路用來接收該第二訊號以及輸出一第二負載訊號,該第二級間電感用來將該第二負載訊號耦合至一第三訊號,其中:該第一負載電感的一部分在佈局上鄰接且平行於該第一級間電感的一部分,該第二負載電感的一部分在佈局上鄰接且平行於該第二級間電感的一部分,該第一負載電感的一部分在佈局上鄰接且平行於該第二負載電感的一部分;該第一級間電感的一端耦接於該第一電感式負載網路與該第一共源極放大器之間,該第一級間電感的另一端耦接該第二共源極放大器。
- 如請求項1之多級放大器,其中該第一級與該第二級的每一個是以一互補式金氧半導體(CMOS)製程技術被製造成一多層結構,該多層結構位於一矽基板上。
- 如請求項2之多級放大器,其中該多層結構包含:一第一厚金屬層;一第二厚金屬層;一多晶矽層;複數個薄金屬層;複數個主動元件層適用於製造金氧半導體(MOS)電晶體;以及複數個層間連接穿孔。
- 如請求項3之多級放大器,其中該第一共源極放大器包含一第一NMOS(n通道金氧半導體)電晶體,以及該第二共源極放大器包含一第二NMOS電晶體;該第一NMOS電晶體於其閘極接收該第一訊號,並依據一第一偏壓條件於其汲極輸出該第一負載訊號,該第一偏壓條件是藉由該第一源極網路經過該第一NMOS電晶體的源極而建立;以及該第二NMOS電晶體於其閘極接收該第二訊號,並依據一第二偏壓條件於其汲極輸出該第二負載訊號,該第二偏壓條件是藉由該第二源極網路經過該第二NMOS電晶體的源極而建立。
- 如請求項3之多級放大器,其中該第一負載電感、該第二負載電感、該第一級間電感以及該第二級間電感都包含至少一部分佈局於該第一厚金屬層上。
- 如請求項5之多級放大器,其中該第一負載電感的該部分鄰接且平行於該第一級間電感的該部分,該第一負載電感的該部分是佈局於該第一厚金屬層上。
- 如請求項5之多級放大器,其中該第二負載電感的該部分鄰接且平行於該第二級間電感的該部分,該第二負載電感的該部分是佈局於該第一厚金屬層上。
- 如請求項5之多級放大器,其中該第一負載電感的該部分鄰接且平行於該第二負載電感的該部分,該第一負載電感的該部分是佈局於該第一厚金屬層上。
- 如請求項5之多級放大器,其中一電源供應節點是以一第一金屬走線與一第一層間連接穿孔連接至該第一負載電感,該第一金屬走線是佈局 於該第二厚金屬層上;該電源供應節點是以一第二金屬走線與一第二層間連接穿孔連接至該第二負載電感,該第二金屬走線是佈局於該第二厚金屬層上。
- 一種多級放大器,包含:一第一級,包含一第一共源極放大器、一第一電感式負載網路以及一第一級間電感,其中該第一電感式負載網路包含串聯連接的一第一負載電阻與一第一負載電感,並包含一第一源極網路用來接收一第一訊號以及輸出一第一負載訊號,該第一級間電感用來將該第一負載訊號耦合至一第二訊號;以及一第二級,包含一第二共源極放大器、一第二電感式負載網路以及一第二級間電感,其中該第二電感式負載網路包含串聯連接的一第二負載電阻與一第二負載電感,並包含一第二源極網路用來接收該第二訊號以及輸出一第二負載訊號,該第二級間電感用來將該第二負載訊號耦合至一第三訊號,其中:該第一負載電感與該第一級間電感被佈局來加強一第一級內電感式耦合(intra-stage inductive coupling),該第二負載電感與該第二級間電感被佈局來加強一第二級內電感式耦合,該第一負載電感與該第二負載電感被佈局來加強一級間電感式耦合;該第一級間電感的一端耦接於該第一電感式負載網路與該第一共源極放大器之間,該第一級間電感的另一端耦接該第二共源極放大器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/462192 | 2021-08-31 | ||
US17/462,192 US11601099B1 (en) | 2021-08-31 | 2021-08-31 | Multi-stage wide-band amplifier with intra-stage and inter-stage inductive coupling |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202312662A TW202312662A (zh) | 2023-03-16 |
TWI806305B true TWI806305B (zh) | 2023-06-21 |
Family
ID=85285529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110148518A TWI806305B (zh) | 2021-08-31 | 2021-12-23 | 多級寬頻放大器帶有級內與級間電感式耦合 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11601099B1 (zh) |
CN (1) | CN115733450A (zh) |
TW (1) | TWI806305B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130314164A1 (en) * | 2010-11-22 | 2013-11-28 | Telefonaktiebolaget L M Ericsson (Publ) | Low-Noise Amplifier with Impedance Boosting Circuit |
US20200312539A1 (en) * | 2019-03-29 | 2020-10-01 | Intel IP Corporation | Tunable transformer |
US20200402698A1 (en) * | 2019-06-24 | 2020-12-24 | Nxp B.V. | High Current Integrated Circuit-Based Transformer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009025008A1 (ja) * | 2007-08-21 | 2009-02-26 | Fujitsu Limited | 増幅器 |
-
2021
- 2021-08-31 US US17/462,192 patent/US11601099B1/en active Active
- 2021-12-23 TW TW110148518A patent/TWI806305B/zh active
-
2022
- 2022-01-07 CN CN202210013325.8A patent/CN115733450A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130314164A1 (en) * | 2010-11-22 | 2013-11-28 | Telefonaktiebolaget L M Ericsson (Publ) | Low-Noise Amplifier with Impedance Boosting Circuit |
US20200312539A1 (en) * | 2019-03-29 | 2020-10-01 | Intel IP Corporation | Tunable transformer |
US20200402698A1 (en) * | 2019-06-24 | 2020-12-24 | Nxp B.V. | High Current Integrated Circuit-Based Transformer |
Also Published As
Publication number | Publication date |
---|---|
TW202312662A (zh) | 2023-03-16 |
US11601099B1 (en) | 2023-03-07 |
CN115733450A (zh) | 2023-03-03 |
US20230066308A1 (en) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4481590B2 (ja) | アクティブインダクタンス回路及び差動アンプ回路 | |
KR101820499B1 (ko) | 클래스 ab 증폭기들 | |
US20100066449A1 (en) | Three-stage frequency-compensated operational amplifier for driving large capacitive loads | |
EP1816742A2 (de) | Differenzverstärker und Funksystem mit Differenzverstärker | |
TWI789084B (zh) | 佈局緊密且對共模雜訊高度免疫的連續時間線性等化器 | |
CN104242830B (zh) | 基于有源电感的可重配置超宽带低噪声放大器 | |
TW201919338A (zh) | 主動式負載產生電路及應用其之濾波器 | |
CN104579206B (zh) | 差分放大电路及运算放大器 | |
TWI806305B (zh) | 多級寬頻放大器帶有級內與級間電感式耦合 | |
US7508264B1 (en) | DC-couples RF multi-stage amplifier | |
JP2005142633A (ja) | 差動増幅回路および多段増幅回路 | |
US7224229B2 (en) | Electronic signal amplifier and method and article for determining the gain of such an amplifier | |
WO2008063133A1 (en) | A source follower attenuator | |
Shin et al. | An inductorless 900 MHz RF low-noise amplifier in 0.9/spl mu/m CMOS | |
US7196573B1 (en) | Systems and methods for creating complex poles | |
CN1795608A (zh) | 跨导体电路中的改进或关于跨导体电路的改进 | |
TWI799112B (zh) | 佈局緊湊的積體低雜訊放大器 | |
TWI482442B (zh) | 訊號增益電路以及訊號增益方法 | |
JP2002118443A (ja) | フィルタ回路 | |
JP6470213B2 (ja) | 可変利得増幅器 | |
WO2023184570A1 (zh) | 一种开环运放电路 | |
JP2004186842A (ja) | 差動増幅回路 | |
WO2017002374A1 (ja) | 増幅器 | |
CN104682879B (zh) | 全差分低噪声放大器 | |
CN117914270A (zh) | 一种差分缓冲器 |