CN115733450A - 带有级内与级间电感式耦合的多级宽频放大器 - Google Patents

带有级内与级间电感式耦合的多级宽频放大器 Download PDF

Info

Publication number
CN115733450A
CN115733450A CN202210013325.8A CN202210013325A CN115733450A CN 115733450 A CN115733450 A CN 115733450A CN 202210013325 A CN202210013325 A CN 202210013325A CN 115733450 A CN115733450 A CN 115733450A
Authority
CN
China
Prior art keywords
stage
load
signal
inter
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210013325.8A
Other languages
English (en)
Inventor
林嘉亮
简廷旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN115733450A publication Critical patent/CN115733450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一多级放大器包含一第一级与一第二级。该第一级包含一第一共源极放大器、一第一电感式负载网络与一第一级间电感，该第一电感式负载网络包含串联连接的一第一负载电阻与一第一负载电感，并包含一第一源极网络，用来接收一第一信号以及输出一第一负载信号，该第一级间电感用来将该第一负载信号耦合至一第二信号。该第二级包含一第二共源极放大器、一第二电感式负载网络与一第二级间电感，该第二电感式负载网络包含串联连接的一第二负载电阻与一第二负载电感，并包含一第二源极网络，用来接收该第二信号以及输出一第二负载信号，该第二级间电感用来将该第二负载信号耦合至一第三信号。该第一负载电感与该第二负载电感被布局来加强一级间电感式耦合。

Description

带有级内与级间电感式耦合的多级宽频放大器
技术领域
本公开一般而言涉及多级宽频放大器，尤其涉及带有级内与级间电感式耦合的多级宽频放大器。
背景技术
一多级放大器包含多个级，该多个级包括一第一级、一第二级等等，它们被配置为一串接形态，以达到一高总体增益，其中该第一级接收一第一信号并输出一第二信号，该第二级接收该第二信号并输出一第三信号，等等。使用愈多级可能实现一较高总体增益，但也会减少一总体频宽，这是因为该多个级的每一个的频宽是有限的，就像任何实际电路的情况一样。换言之，增加额外的一级可导致一总体增益的增加，但也会引起一总体频宽的减少，此是该额外的一级的有限频宽所致。
本技术领域需要的是一多级放大器；当使用额外的一级时，该多级放大器允许一总体增益的增加，而不牺牲一总体频宽。
发明内容
依据本公开的一实施例，一种多级放大器包含：一第一级，包含一第一共源极放大器、一第一电感式负载网络以及一第一级间(inter-stage)电感，其中该第一电感式负载网络包含串联连接的一第一负载电阻与一第一负载电感，并包含一第一源极网络用来接收一第一信号以及输出一第一负载信号，该第一级间电感用来将该第一负载信号耦合至一第二信号；以及一第二级，包含一第二共源极放大器、一第二电感式负载网络以及一第二级间电感，其中该第二电感式负载网络包含串联连接的一第二负载电阻与一第二负载电感，并包含一第二源极网络用来接收该第二信号以及输出一第二负载信号，该第二级间电感用来将该第二负载信号耦合至一第三信号，其中：该第一负载电感的一部分在布局上邻接且平行于该第一级间电感的一部分，该第二负载电感的一部分在布局上邻接且平行于该第二级间电感的一部分，该第一负载电感的一部分在布局上邻接且平行于该第二负载电感的一部分。
依据本公开的一实施例，一种多级放大器包含：一第一级，包含一第一共源极放大器、一第一电感式负载网络以及一第一级间电感，其中该第一电感式负载网络包含串联连接的一第一负载电阻与一第一负载电感，并包含一第一源极网络用来接收一第一信号以及输出一第一负载信号，该第一级间电感用来将该第一负载信号耦合至一第二信号；以及一第二级，包含一第二共源极放大器、一第二电感式负载网络以及一第二级间电感，其中该第二电感式负载网络包含串联连接的一第二负载电阻与一第二负载电感，并包含一第二源极网络用来接收该第二信号以及输出一第二负载信号，该第二级间电感用来将该第二负载信号耦合至一第三信号，其中：该第一负载电感与该第一级间电感被布局来加强一第一级内电感式耦合，该第二负载电感与该第二级间电感被布局来加强一第二级内电感式耦合，该第一负载电感与该第二负载电感被布局来加强一级间电感式耦合。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1依据本公开的一实施例显示一多级放大器的示意图；
图2依据本公开的一实施例显示用于图1的多级放大器的一源极网络的示意图；以及
图3依据本公开的一实施例显示图1的多级放大器的布局的俯视图。
符号说明
100：多级放大器
ST1：第一级
ST2：第二级
VDD：电源供应节点
V1+、V1-：第一信号V1的两个电压
V2+、V2-：第二信号V2的两个电压
V3+、V3-：第三信号V3的两个电压
CS1：第一共源极放大器
SN1：第一源极网络
ILN1：第一电感式负载网络
CS2：第二共源极放大器
SN2：第二源极网络
ILN2：第二电感式负载网络
VL1+、VL1-：第一负载信号VL1的两个电压
VL2+、VL2-：第二负载信号VL2的两个电压
M1p、M2p、M1n、M2n：NMOS晶体管
T1p、T1n：第一级间电感对
T2p、T2n：第二级间电感对
R1p、R1n：第一负载电阻对
R2p、R2n：第二负载电阻对
L1p、L1n：第一负载电感对
L2p、L2n：第一负载电感对
k1p、k1n、k2p、k2n：级内耦合系数
k12p、k12n：级间耦合系数
200：源极网络
210：电流源
211、212：NMOS晶体管
220：源极衰退电路
221：电阻
222：电容
VB：偏压电压
301：图样说明方块
302：对称平面
313、314、323、324：穿孔
TM1：第一厚金属层
TM2：第二厚金属层
TM1-TM2 via：TM1-TM2穿孔层
具体实施方式
本公开是着眼于多级放大器(multi-stage amplifier)。尽管本说明书公开了本公开的多个实施例可视为实施本发明的优选范例，但须注意的是本发明可通过多种方式被实施，不限于后述的特定范例，也不限于用来实现所述特定范例的技术特征的特定方式。在其它情况下，已知的细节未被显示或说明，以避免妨碍呈现本公开的观点。
本技术领域技术人员可了解本公开所使用的与微电子相关的用语及基本概念，像是“电压”、“信号”、“差分信号”、“增益”、“偏压”、“电流源”、“阻抗”、“电感”、“电容”、“电阻”、“电感式耦合”、“共源极放大器”、“转导”、“负载”、“源极衰减(sourcedegeneration)”、“并联连接”、“多晶硅”、“穿孔(via)”、“电路节点”、“接地”、“电源供应”、“MOS(金属氧化物半导体)”、“CMOS(互补式金属氧化物半导体)工艺技术”、“NMOS(n通道金属氧化物半导体)晶体管”以及“PMOS(p通道金属氧化物半导体)晶体管”。当诸如此类的用语与基本概念用于微电子的文章时，它们对本领域技术人员而言是显而易知的，故它们的细节在此不予详述。
本领域技术人员无需说明即可了解本说明书所提到的单位像是nH(纳亨(nano-Henry))、pH(皮亨(pico-Henry))、fF(飞法(femto-Farad))、nm(纳米(nanometer))以及μm(微米(micron))。
本领域技术人员可读懂电路图包含电子元件像是电感、电容、电阻、NMOS晶体管、PMOS晶体管等等，且不需要冗余的说明指出图中某个元件是如何连接到另一个元件。本技术领域技术人员也可识别出一接地符号、一电容符号、一电感符号、一电阻符号、以及PMOS晶体管与NMOS晶体管的符号，且能识别出上述晶体管的“源极端”、“栅极端”与“漏极端”。关于MOS晶体管，为了简洁起见，底下说明中，“源极端”简称为“源极”，“栅极端”简称为“栅极”，“漏极端”简称为“漏极”。
一MOS晶体管、PMOS晶体管或NMOS晶体管具有一门限电压。当一MOS晶体管的栅极至源极电压大于它的门限电压(在绝对值方面)时，该MOS晶体管会被开启(turned on)。当一MOS晶体管被开启时，该栅极至源极电压与该门限电压之间的差异的绝对值被称为“过驱动电压(over-drive voltage)”。当一MOS晶体管被开启且它的过驱动过压小于它的漏极至源极电压(以绝对值而言)时，该MOS晶体管处于一“饱合区”。一MOS晶体管只有在处于该“饱合区”时，才会是一有效的增益元件。
一电路是一晶体管、一电容、一电阻、及/或其它电子元件以一特定方式互连的集合体，用来实现一特定功能。
于本公开中，当一“电路节点”所表达的意思从上下文即可被清楚得知时，该“电路节点”常被简称为“节点”。
一信号是一位阶可变的电压，其携带特定信息，且可随时间而变。在某个瞬间，该信号的位阶代表该信号于该瞬间的状态。于本公开中，“信号”与“电压信号”表示同一件事，因此该二用语是可互换的。
本公开中，一差分信号架构被广泛地使用。当实施一差分信号架构时，一信号包含两个电压分别以下标形式的字尾“+”与“-”来表示，且该信号的值代表该两个电压之间的差。举例而言，一信号V1(V2)于一差分信号实施例中包含两个电压V1+(V2+)与V1-(V2-)，且该信号V1(V2)的值取决于该两个电压V1+(V2+)与V1-(V2-)之间的差。该电压V1+(V2+)称为该信号V1(V2)的一第一端(first end)信号，而该电压V1-(V2-)称为该信号V1(V2)的一第二端(second end)信号。该第一端信号也称为一正极(positive end)信号，该第二端信号也称为一负极(negative end)信号。于一差分信号实施例中，一信号的第一端信号与第二端信号的平均值被称为该信号的一“共模”电压。
一共源极放大器包含一MOS晶体管(一NMOS晶体管或一PMOS晶体管)，其用来于该MOS晶体管的栅极接收一输入电压，并依据一偏压条件输出一输出电压至一负载网络，其中该负载网络连接至该MOS晶体管的漏极，该偏压条件是由一源极网络决定，该源极网络连接至该MOS晶体管的源极。该共源极放大器的增益是以该输出电压的振幅与该输入电压的振幅之间的比例来定义；该增益是由该源极网络、该负载网络、该MOS晶体管的尺寸与该偏压条件共同地决定。数学上，我们可以写出以下式子：
Figure BDA0003459795780000061
上式中，G表示该共源极放大器的增益，gm表示该共源极放大器的转导(transconductance)，Zsource表示该源极网络的阻抗，以及Zload表示该负载网络的阻抗。较大的该负载网络的阻抗可导致较高的增益，而较大的该源极网络的阻抗可导致较低的增益。类似地，较小的该负载网络的阻抗可导致较低的增益，而较小的该源极网络的阻抗可导致较高的增益。
图1依据本公开的一实施例显示一多级放大器100的示意图。多级放大器100包含多个级，该多个级包含一第一级ST1、一第二级ST2等等，它们被配置为一串接形态。为简洁起见，图2只显示两个级(亦即：该第一级ST1与该第二级ST2)，对本领域技术人员而言，如何仿效后述的原则并扩展至超过两个级是显而易知的。通篇公开中，″VDD″表示一电源供应节点。为简洁起见，接下来该第一(第二)级ST1(ST2)简称为ST1(ST2)。ST1接收一第一信号V1(于一差分信号实施例中，该第一信号V1包含二电压V1+与V1-)并输出一第二信号V2(于一差分信号实施例中，该第二信号V2包含二电压V2+与V2-)，而ST2接收该第二信号V2并输出一第三信号V3(于一差分信号实施例中，该第三信号V3包含二电压V3+与V3-)。ST1包含一第一共源极放大器CS1、一第一源极网络SN1以及一第一电感式负载网络ILN1；而ST2包含一第二共源极放大器CS2、一第二源极网络SN2以及一第二电感式负载网络ILN2。为简洁起见，接下来：该第一(第二)共源极放大器CS1(CS2)简称为CS1(CS2)；该第一(第二)源极网络SN1(SN2)简称为SN1(SN2)；该第一(第二)电感式负载网络ILN1(ILN2)简称为ILN1(ILN2)；以及该第一(第二、第三)信号V1(V2、V3)简称为V1(V2、V3)。CS1接收V1并输出一第一负载信号VL1(于一差分信号实施例中，该第一负载信号VL1包含二电压VL1+与VL1-)横跨在ILN1上，而CS2接收V2并输出一第二负载信号VL2(于一差分信号实施例中，该第二负载信号VL2包含二电压VL2+与VL2-)横跨在ILN2上。为简洁起见，接下来，该第一(第二)负载信号VL1(VL2)简称为VL1(VL2)。CS1(CS2)包含两个NMOS晶体管M1p(M2p)与M1n(M2n)，其分别用来接收V1+(V2+)与V1-(V2-)，并输出VL1+(VL2+)与VL1-(VL2-)。ST1进一步包含一第一级间电感对T1p与T1n，其分别用来将VL1+与VL1-连接至V2+与V2-。ST2进一步包含一第二级间电感对T2p与T2n，其分别用来将VL2+与VL2-连接至V3+与V3-。ILN1(ILN2)包含一第一(第二)负载电阻对R1p(R2p)与R1n(R2n)以及一第一(第二)负载电感对L1p(L2p)与L1n(L2n)。本领域技术人员可以清楚地认识到：当VL1(VL2)的频率增加时，ILN1(ILN2)的阻抗以及CS1(CS2)的增益会随之增加。
于一实施例中，多级放大器100是制造于一硅基板上的集成电路。图1显示八个电感：L1p、L1n、T1p、T1n、L2p、L2n、T2p与T2n。L1p(L1n)与T1p(T1n)的布局靠近，故具有一强烈的级内(intra-stage)电感式耦合，其以一级内耦合系数k1p(k1n)来代表；L2p(L2n)与T2p(T2n)的布局靠近，故具有一强烈的级内电感式耦合，其以一级内耦合系数k2p(k2n)来代表；以及ST1与ST2的布局靠近，因此L1p(L1n)与L2p(L2n)能够具有一强烈的级间(inter-stage)电感式耦合，其以一级间耦合系数k12p(k12n)来代表。
图2显示一源极网络200的示意图，其可作为用于实现SN1(SN2)的范例。源极网络200包含：一电流源210包含两个NMOS晶体管211与212，其用来依据一偏压电压VB分别输出电流至M1p(M2p)的源极以及M1n(M2n)的源极；以及一源极衰退电路220包含并联连接的一电阻221与一电容222。电流源210是用来偏压处于一饱合区的NMOS晶体管M1p(M2p)与M1n(M2n)，因此CS1(CS2)能够有效地作为一共源极放大器。源极衰退电路220是用来建立源极网络200的阻抗，借此影响CS1(CS2)的增益。于一特例中，源极网络200具有一近似为零的阻抗，且CS1(CS2)具有一最大增益，电容222被移除，且电阻221被一短路电路(shortcircuit)取代。于一实施例中，电阻221与电容222的至少其中之一是可调的，因此源极网络200的阻抗以及CS1(CS2)的增益是可调的。源极网络200对本领域技术人员而言是清楚易知的，因此无须多加说明。“可调电阻”与“可调电容”的观念对本领域技术人员而言也是显而易知的，因此无须多加说明。
于一非限制性的例子中，一12nm CMOS(互补式金属氧化物半导体)工艺技术用来将多级放大器100制作于一硅基板上，该工艺技术允许一电路设计者使用一多层结构来整合多个电路，该多层结构包含一第一厚金属层(接下来简称为TM1)、一第二厚金属层(接下来简称为TM2)、用于TM1与TM2之间的互连的一“TM1-TM2穿孔”层、一多晶硅层、多个薄金属层伴随着多个层间(inter-layer)连接穿孔、以及多个主动元件层适用于制作主动元件(像是NMOS晶体管与PMOS晶体管)。利用一CMOS工艺技术，使用一多层结构(包含多个层(金属及/或多晶硅及/或主动元件)伴随着多个层间连接穿孔)以整合多个电路于一硅基板上是本领域技术人员所熟知的观念，其细节在此不予赘述。VDD为0.9V；感兴趣的频率范围是介于10MHz与13GHz之间；L1p、L1n、L2p与L2n的电感值为13nH；R1p、R1n、R2p与R2n的电阻值为220Ohm；T1p、T1n、T2p与T2n的电感值为200pH；电阻221的电阻值为100Ohm；电容222的电容值为50fF；以及宽长比W/L(其代表宽度/长度)为5μm/12nm。
图3显示多级放大器100的布局的顶视图。方块301显示图样说明。如图所示，就一对称平面302(其垂直于该多层结构，且从俯视角度来看为一条线)而言，多级放大器100的布局是对称的。电感L1p、L1n、L2p、L2n、T1p、T1n、T2p与T2n均布局于TM1上。就对称平面302而言，L1p、L2p、T1p与T2p分别为L1n、L2n、T1n与T2n的镜像。L1p、L1n、L2p与L2n都是多匝螺旋电感。L1p(L1n、L2p、L2n)的外侧匝的一部分邻接(adjacent to)且平行于T1p(T1n、T2p、T2n)的一部分，这导致了一较强的电感式耦合，并使得该级内耦合系数k1p(k1n、k2p、k2n)较大。L1p(L1n)的该外侧匝的一部分邻接且平行于L2p(L2n)的该外侧匝的一部分，这导致了一较强的电感式耦合，并使得该级间耦合系数k12p(k12n)较大。L1p、L1n、L2p与L2n分别经由布局于TM2上的一金属走线以及穿孔313、314、323与324连接至该电源供应节点VDD。CS1(CS2)、SN1(SN2)、R1p(R2p)与R1n(R2n)是紧邻地布局，以便于连接。R1p(R1n、R2p、R2n)包含布局于该多晶硅层上的一多晶硅走线，并通过串联连接的多个层间连接穿孔连接至L1p(L1n、L2p、L2p)。CS1(CS2)的布局使用了属于NMOS晶体管的多个层，并通过串联连接的多个层间穿孔连接至T1p(T2p)与T1n(T2n)。SN1(SN2)包含布局于该多晶硅层(用于制造一电阻)的一多晶硅走线，并包含多个叉合金属指状物(inter-digitating metal fingers)，所述指状物布局于所述的多个薄金属层(用于制造一电容)上，所述薄金属层伴随着多个层间连接穿孔。通过于某一级(ST1或ST2)使用一强烈的级内电感式耦合，该级的频宽可被延展，这是因为该电感式负载网络(ILN1或ILN2)的有效电感可被扩大以提高一高频增益。通过使用一强烈的级间电感式耦合，该电感式负载网络(ILN1或ILN2)的有效电感也能被扩大，以进一步提高一高频增益，从而延展一整体频宽，也因此，增加一额外的放大级所导致的一整体频宽的减少可被改善。这使得设计者可以增加一额外的放大级以达到一较高的整体增益，而不用牺牲一整体频宽。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种多级放大器，包含：
一第一级，包含一第一共源极放大器、一第一电感式负载网络以及一第一级间电感，其中该第一电感式负载网络包含串联连接的一第一负载电阻与一第一负载电感，并包含一第一源极网络用来接收一第一信号以及输出一第一负载信号，该第一级间电感用来将该第一负载信号耦合至一第二信号；以及
一第二级，包含一第二共源极放大器、一第二电感式负载网络以及一第二级间电感，其中该第二电感式负载网络包含串联连接的一第二负载电阻与一第二负载电感，并包含一第二源极网络用来接收该第二信号以及输出一第二负载信号，该第二级间电感用来将该第二负载信号耦合至一第三信号，
其中：该第一负载电感的一部分在布局上邻接且平行于该第一级间电感的一部分，该第二负载电感的一部分在布局上邻接且平行于该第二级间电感的一部分，该第一负载电感的一部分在布局上邻接且平行于该第二负载电感的一部分。
2.如权利要求1所述的多级放大器，其中该第一级与该第二级的每一个是以一互补式金属氧化物半导体工艺技术被制造成一多层结构，该多层结构位于一硅基板上。
3.如权利要求2所述的多级放大器，其中该多层结构包含：一第一厚金属层；一第二厚金属层；一多晶硅层；多个薄金属层；多个主动元件层适用于制造金属氧化物半导体晶体管；以及多个层间连接穿孔。
4.如权利要求3所述的多级放大器，其中该第一共源极放大器包含一第一n通道金属氧化物半导体晶体管，以及该第二共源极放大器包含一第二n通道金属氧化物半导体晶体管；该第一n通道金属氧化物半导体晶体管于其栅极接收该第一信号，并依据一第一偏压条件于其漏极输出该第一负载信号，该第一偏压条件是通过该第一源极网络经过该第一n通道金属氧化物半导体晶体管的源极而建立；以及该第二n通道金属氧化物半导体晶体管于其栅极接收该第二信号，并依据一第二偏压条件于其漏极输出该第二负载信号，该第二偏压条件是通过该第二源极网络经过该第二n通道金属氧化物半导体晶体管的源极而建立。
5.如权利要求3所述的多级放大器，其中该第一负载电感、该第二负载电感、该第一级间电感以及该第二级间电感都包含至少一部分布局于该第一厚金属层上。
6.如权利要求5所述的多级放大器，其中该第一负载电感的该部分邻接且平行于该第一级间电感的该部分，该第一负载电感的该部分是布局于该第一厚金属层上。
7.如权利要求5所述的多级放大器，其中该第二负载电感的该部分邻接且平行于该第二级间电感的该部分，该第二负载电感的该部分是布局于该第一厚金属层上。
8.如权利要求5所述的多级放大器，其中该第一负载电感的该部分邻接且平行于该第二负载电感的该部分，该第一负载电感的该部分是布局于该第一厚金属层上。
9.如权利要求5所述的多级放大器，其中一电源供应节点是以一第一金属走线与一第一层间连接穿孔连接至该第一负载电感，该第一金属走线是布局于该第二厚金属层上；该电源供应节点是以一第二金属走线与一第二层间连接穿孔连接至该第二负载电感，该第二金属走线是布局于该第二厚金属层上。
10.一种多级放大器，包含：
一第一级，包含一第一共源极放大器、一第一电感式负载网络以及一第一级间电感，其中该第一电感式负载网络包含串联连接的一第一负载电阻与一第一负载电感，并包含一第一源极网络用来接收一第一信号以及输出一第一负载信号，该第一级间电感用来将该第一负载信号耦合至一第二信号；以及
一第二级，包含一第二共源极放大器、一第二电感式负载网络以及一第二级间电感，其中该第二电感式负载网络包含串联连接的一第二负载电阻与一第二负载电感，并包含一第二源极网络用来接收该第二信号以及输出一第二负载信号，该第二级间电感用来将该第二负载信号耦合至一第三信号，
其中：该第一负载电感与该第一级间电感被布局来加强一第一级内电感式耦合，该第二负载电感与该第二级间电感被布局来加强一第二级内电感式耦合，该第一负载电感与该第二负载电感被布局来加强一级间电感式耦合。
CN202210013325.8A 2021-08-31 2022-01-07 带有级内与级间电感式耦合的多级宽频放大器 Pending CN115733450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/462,192 US11601099B1 (en) 2021-08-31 2021-08-31 Multi-stage wide-band amplifier with intra-stage and inter-stage inductive coupling
US17/462,192 2021-08-31

Publications (1)

Publication Number Publication Date
CN115733450A true CN115733450A (zh) 2023-03-03

Family

ID=85285529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210013325.8A Pending CN115733450A (zh) 2021-08-31 2022-01-07 带有级内与级间电感式耦合的多级宽频放大器

Country Status (3)

Country Link
US (1) US11601099B1 (zh)
CN (1) CN115733450A (zh)
TW (1) TWI806305B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131275B2 (ja) * 2007-08-21 2013-01-30 富士通株式会社 増幅器
PT2456068E (pt) * 2010-11-22 2013-08-22 Ericsson Telefon Ab L M Amplificador de baixo ruído com circuito de reforço de impedância
US11211196B2 (en) * 2019-03-29 2021-12-28 Intel Corporation Tunable transformer
US11742130B2 (en) * 2019-06-24 2023-08-29 Nxp B.V. High current integrated circuit-based transformer

Also Published As

Publication number Publication date
TW202312662A (zh) 2023-03-16
TWI806305B (zh) 2023-06-21
US11601099B1 (en) 2023-03-07
US20230066308A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
JP4481590B2 (ja) アクティブインダクタンス回路及び差動アンプ回路
EP1764919A1 (en) Circuit device for filtering or impedance matching
TWI789084B (zh) 佈局緊密且對共模雜訊高度免疫的連續時間線性等化器
US6781464B2 (en) Balanced amplifier and filter using the same
CN110086437A (zh) 运算放大器和芯片
JP2009212729A (ja) アクティブインダクタおよび差動アンプ回路
CN108762362A (zh) 适用于高电源噪声抑制比、低输出阻抗的稳压器
US7271657B2 (en) Traveling wave amplifier
JP2010233084A (ja) 差動増幅器
CN115733450A (zh) 带有级内与级间电感式耦合的多级宽频放大器
Ettaghzouti et al. A novel low-voltage low-power CCII based on super class AB CMOS OTA cells and filter application
JP2005142633A (ja) 差動増幅回路および多段増幅回路
US7224229B2 (en) Electronic signal amplifier and method and article for determining the gain of such an amplifier
JP7001468B2 (ja) オペアンプ
JP4707099B2 (ja) 差動出力回路
TWI623192B (zh) 具消除可定雜訊功能之電路及放大器
JP2017169015A (ja) 可変利得増幅器
US7196573B1 (en) Systems and methods for creating complex poles
CN108702135A (zh) 放大器装置和开关电容积分器
JP2002118443A (ja) フィルタ回路
CN114726321B (zh) 一种开环运放电路
US20230095506A1 (en) Amplifier circuit, differential amplifier circuit, reception circuit, and semiconductor integrated circuit
CN217307646U (zh) 增益放大器及芯片
JP6115991B2 (ja) 差動増幅器
CN115378384B (zh) 一种三堆叠结构的可变增益放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination