CN217307646U - 增益放大器及芯片 - Google Patents

Abstract

本实用新型公开了一种增益放大器及芯片，增益放大器包括：输入节点、运算放大器以及反馈回路，反馈回路与所述输入节点、运算放大器的输入端及运算放大器的输出端相连，反馈回路中包括电阻器件和/或电容器件，电阻器件和/或电容器件具有与电路中其他器件相连接的第一端和第二端，以及与制备晶圆相接触的第三端，其中，电阻器件和/或电容器件的第三端与运算放大器的输出共模电压控制端连接。根据本实用新型实施例的增益放大器及芯片，通过将反馈回路中的电阻器件和/或电容器件的第三端与运算放大器的输出共模电压控制端连接，从而减弱了电阻器件和/或电容器件上的寄生电容之间失配对于交流共模抑制比带来的影响。

Description

增益放大器及芯片

技术领域

本实用新型是关于集成电路领域，特别是关于一种增益放大器及芯片。

背景技术

增益放大器在实际的生产过程中，电阻和电容等无源器件存在对衬底或者阱的寄生电容，这些寄生电容的失配会导致其交流的共模抑制比性能变差。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种增益放大器及芯片，其能够改善交流共模抑制比。

为实现上述目的，本实用新型的实施例提供了一种增益放大器，包括：输入节点、运算放大器以及反馈回路，所述反馈回路与所述输入节点、所述运算放大器的输入端及所述运算放大器的输出端相连，所述反馈回路中包括电阻器件和/或电容器件，所述电阻器件和/或电容器件具有与电路中其他器件相连接的第一端和第二端，以及与制备晶圆相接触的第三端，其中，所述电阻器件和/或电容器件的第三端与运算放大器的输出共模电压控制端连接。

在本实用新型的一个或多个实施例中，所述反馈回路的电阻器件和/或电容器件设置于阱上，所述阱设置于衬底上，所述阱连接运算放大器的输出共模电压控制端。

在本实用新型的一个或多个实施例中，所述输入节点包括第一输入节点和第二输入节点，所述运算放大器的输入端包括第一输入端和第二输入端，所述运算放大器的输出端包括第一输出端和第二输出端，所述反馈回路包括第一反馈回路和第二反馈回路，其中所述第一反馈回路与第一输入节点、运算放大器的第一输入端和第一输出端相连，所述第二反馈回路与第二输入节点、运算放大器的第二输入端和第二输出端相连。

在本实用新型的一个或多个实施例中，所述第一反馈回路包括第一电阻、第二电阻和第一电容，所述第一电阻的第一端连接第一输入节点，所述第一电阻的第二端连接运算放大器的第一输入端、第二电阻的第一端以及第一电容的第一端，所述第二电阻的第二端和第一电容的第二端均连接运算放大器的第一输出端。

在本实用新型的一个或多个实施例中，所述第二反馈回路包括第三电阻、第四电阻和第二电容，所述第三电阻的第一端连接第二输入节点，所述第三电阻的第二端连接运算放大器的第二输入端、第四电阻的第一端以及第二电容的第一端，所述第四电阻的第二端和第二电容的第二端均连接运算放大器的第二输出端。

在本实用新型的一个或多个实施例中，所述增益放大器还包括输入共模电压跟踪电路，所述输入共模电压跟踪电路与所述输入节点和所述运算放大器的输出共模电压控制端相连。

在本实用新型的一个或多个实施例中，所述输入节点包括第一输入节点和第二输入节点，所述输入共模电压跟踪电路包括第五电阻和第六电阻，所述第五电阻的第一端连接第一输入节点，所述第五电阻的第二端连接第六电阻的第一端和运算放大器的输出共模电压控制端，所述第六电阻的第二端连接第二输入节点。

在本实用新型的一个或多个实施例中，所述输入共模电压跟踪电路还包括电压缓冲器，所述电压缓冲器的输入端连接第五电阻的第二端，所述电压缓冲器的输出端连接运算放大器的输出共模电压控制端。

在本实用新型的一个或多个实施例中，所述第五电阻和第六电阻的第三端接地或者与运算放大器的输出共模电压控制端连接。

本实用新型还公开了一种芯片，包括所述的增益放大器。

与现有技术相比，根据本实用新型实施例的增益放大器及芯片，通过将反馈回路中的电阻器件和/或电容器件的第三端与运算放大器的输出共模电压控制端连接，从而减弱了电阻器件和/或电容器件上的寄生电容之间失配对于交流共模抑制比带来的影响。

附图说明

图1是根据本实用新型一实施例的增益放大器的电路原理图。

图2是根据本实用新型一实施例的第一电阻的布设结构图。

具体实施方式

下面结合附图，对本实用新型的具体实施例进行详细描述，但应当理解本实用新型的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1所示，一种增益放大器，包括：输入节点、运算放大器A1以及反馈回路。反馈回路与输入节点、运算放大器A1的输入端及运算放大器A1的输出端相连。

其中，输入节点设置有两个，分别为第一输入节点VIN和第二输入节点VIP。运算放大器A1的输入端有两个，分别为第一输入端和第二输入端，第一输入端为正输入端，第二输入端为负输入端。运算放大器A1的输出端有两个，分别为第一输出端VOUTP和第二输出端VOUTN。在其他实施例中，第一输入端可以为负输入端，第二输入端可以为正输入端。在其他实施例中，输入节点可以只设置一个。

反馈回路中包括电阻器件和/或电容器件，电阻器件和/或电容器件具有与电路中其他器件相连接的第一端和第二端，以及与制备晶圆相接触的第三端，其中，电阻器件和/或电容器件的第三端与运算放大器A1的输出共模电压控制端VCM_bias连接。

如图1所示，本实施例中的反馈回路设置有两个，分别为第一反馈回路和第二反馈回路。第一反馈回路与第一输入节点VIN、运算放大器A1的第一输入端及运算放大器A1第一输出端VOUTP相连。第二反馈回路与第二输入节点VIP、运算放大器A1的第二输入端及运算放大器A1的第二输出端VOUTN相连。

具体的，第一反馈回路包括第一电阻R1、第二电阻R2和第一电容C1。第一电阻R1的第一端连接第一输入节点VIN，第一电阻R1的第二端连接运算放大器A1的第一输入端、第二电阻R2的第一端以及第一电容C1的第一端并形成第一节点Vp。第二电阻R2的第二端和第一电容C1的第二端均连接运算放大器A1的第一输出端VOUTP。

第二反馈回路包括第三电阻R3、第四电阻R4和第二电容C2。第三电阻R3的第一端连接第二输入节点VIP，第三电阻R3的第二端连接运算放大器A1的第二输入端、第四电阻R4的第一端以及第二电容C2的第一端并形成第二节点Vn。第四电阻R4的第二端和第二电容C2的第二端均连接运算放大器A1的第二输出端VOUTN。

在本实施例中，第一反馈回路和第二反馈回路中的电阻器件和电容器件的第三端均与运算放大器A1的输出共模电压控制端VCM_bias连接，从而使得电阻器件和电容器件对于第三端的寄生电容两极间的电压差值始终维持在一个固定值，而在输入共模电压发生变化时不会存在任何对寄生电容充放电的过程，从而减弱了寄生电容之间失配对于交流共模抑制比带来的影响。

本实施例中，将反馈回路的电阻器件和电容器件设置于阱well上，阱well设置于衬底sub上，阱well连接运算放大器A1的输出共模电压控制端VCM_bias。阱well相当于电阻器件和电容器件的第三端，阱well包括N阱N-well和P阱P-well，衬底sub包括P型衬底P-sub和N型衬底N-sub。本实施例中可以采用任何类型的阱well和衬底sub，不做具体限定。在其他实施例中，也可以将反馈回路的电阻器件和电容器件直接设置于衬底sub上，衬底sub连接运算放大器A1的输出共模电压控制端VCM_bias，此时衬底sub相当于电阻器件和电容器件的第三端。在其他实施例中，可以选择性的将电阻器件或电容器件设置于阱well上。

如图2所示，以第一电阻R1为例，将第一电阻R1设置于阱well上，阱well设置于衬底sub上，阱well连接运算放大器A1的输出共模电压控制端VCM_bias。通过将第一电阻R1、第二电阻R2、第一电容C1、第三电阻R3、第四电阻R4和第二电容C2均设置于阱well上，使得第一电阻R1、第二电阻R2、第一电容C1、第三电阻R3、第四电阻R4和第二电容C2的两端对于阱well的寄生电容两级间的电压差值始终维持在一个固定值，而在输入共模电压发生变化时不会存在任何对寄生电容充放电的过程，从而减弱了寄生电容之间失配对于交流共模抑制比带来的影响。

如图1所示，增益放大器还包括输入共模电压跟踪电路10。输入共模电压跟踪电路10与输入节点和运算放大器A1的输出共模电压控制端VCM_bias相连。

具体的，输入共模电压跟踪电路10包括第五电阻R5、第六电阻R6和电压缓冲器A2。第五电阻R5的第一端连接第一输入节点VIN。第五电阻R5的第二端连接第六电阻R6的第一端和电压缓冲器A2的输入端，第六电阻R6的第二端连接第二输入节点VIP，电压缓冲器A2的输出端连接运算放大器A1的输出共模电压控制端VCM_bias。

通过第五电阻R5和第六电阻R6的串联并且将两者的连接端通过电压缓冲器A2连接至运算放大器A1的输出共模电压控制端VCM_bias，从而获得输入共模电压。通过电压缓冲器A2得到一个随输入共模电压变化的电压作为输出共模电压，使得输出差模电压与共模电压再无关系，有效改善直流共模抑制比。

本实施例中的输出共模电压可以与输入共模电压相等，或者输出共模电压和输入共模电压存在固定差值。在其他实施例中，可以去掉电压缓冲器A2，从而得到与输入共模电压相等的输出共模电压。

本实施例中，第五电阻R5和第六电阻R6的第三端接地或者与运算放大器A1的输出共模电压控制端VCM_bias连接以改善交流共模抑制比。

具体的，将第五电阻R5和第六电阻R6设置于阱well上，将阱well设置于衬底sub上，将阱well接地或者与运算放大器A1的输出共模电压控制端VCM_bias连接。在其他实施例中，将第五电阻R5和第六电阻R6直接设置于衬底sub上，将衬底sub接地或者与运算放大器A1的输出共模电压控制端VCM_bias连接。根据上面的描述，阱well和衬底sub的类型不做具体限定，可将阱well作为第三端或者将衬底sub作为第三端。

本实施例还公开了一种芯片，包括上述的增益放大器。

前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种增益放大器，其特征在于，包括：输入节点、运算放大器以及反馈回路，所述反馈回路与所述输入节点、所述运算放大器的输入端及所述运算放大器的输出端相连，所述反馈回路中包括电阻器件和/或电容器件，所述电阻器件和/或电容器件具有与电路中其他器件相连接的第一端和第二端，以及与制备晶圆相接触的第三端，其中，所述电阻器件和/或电容器件的第三端与运算放大器的输出共模电压控制端连接。

2.如权利要求1所述的增益放大器，其特征在于，所述反馈回路的电阻器件和/或电容器件设置于阱上，所述阱设置于衬底上，所述阱连接运算放大器的输出共模电压控制端。

3.如权利要求1所述的增益放大器，其特征在于，所述输入节点包括第一输入节点和第二输入节点，所述运算放大器的输入端包括第一输入端和第二输入端，所述运算放大器的输出端包括第一输出端和第二输出端，所述反馈回路包括第一反馈回路和第二反馈回路，其中所述第一反馈回路与第一输入节点、运算放大器的第一输入端和第一输出端相连，所述第二反馈回路与第二输入节点、运算放大器的第二输入端和第二输出端相连。

4.如权利要求3所述的增益放大器，其特征在于，所述第一反馈回路包括第一电阻、第二电阻和第一电容，所述第一电阻的第一端连接第一输入节点，所述第一电阻的第二端连接运算放大器的第一输入端、第二电阻的第一端以及第一电容的第一端，所述第二电阻的第二端和第一电容的第二端均连接运算放大器的第一输出端。

5.如权利要求3所述的增益放大器，其特征在于，所述第二反馈回路包括第三电阻、第四电阻和第二电容，所述第三电阻的第一端连接第二输入节点，所述第三电阻的第二端连接运算放大器的第二输入端、第四电阻的第一端以及第二电容的第一端，所述第四电阻的第二端和第二电容的第二端均连接运算放大器的第二输出端。

6.如权利要求1所述的增益放大器，其特征在于，所述增益放大器还包括输入共模电压跟踪电路，所述输入共模电压跟踪电路与所述输入节点和所述运算放大器的输出共模电压控制端相连。

7.如权利要求6所述的增益放大器，其特征在于，所述输入节点包括第一输入节点和第二输入节点，所述输入共模电压跟踪电路包括第五电阻和第六电阻，所述第五电阻的第一端连接第一输入节点，所述第五电阻的第二端连接第六电阻的第一端和运算放大器的输出共模电压控制端，所述第六电阻的第二端连接第二输入节点。

8.如权利要求7所述的增益放大器，其特征在于，所述输入共模电压跟踪电路还包括电压缓冲器，所述电压缓冲器的输入端连接第五电阻的第二端，所述电压缓冲器的输出端连接运算放大器的输出共模电压控制端。

9.如权利要求7所述的增益放大器，其特征在于，所述第五电阻和第六电阻的第三端接地或者与运算放大器的输出共模电压控制端连接。

10.一种芯片，其特征在于，包括如权利要求1～9任一项所述的增益放大器。

Images