JPH04301912A - アクテイブフイルタ回路 - Google Patents
アクテイブフイルタ回路Info
- Publication number
- JPH04301912A JPH04301912A JP3089881A JP8988191A JPH04301912A JP H04301912 A JPH04301912 A JP H04301912A JP 3089881 A JP3089881 A JP 3089881A JP 8988191 A JP8988191 A JP 8988191A JP H04301912 A JPH04301912 A JP H04301912A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitance
- parasitic
- voltage
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 abstract description 22
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45571—Indexing scheme relating to differential amplifiers the IC comprising two diodes, e.g. Gilbert circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図５〜図９）
発明が解決しようとする課題（図１０）課題を解決する
ための手段（図１及び図２）作用（図３及び図４） 実施例（図１〜図４） 発明の効果
ための手段（図１及び図２）作用（図３及び図４） 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明はアクテイブフイルタ回路
に関し、特にローパスフイルタ回路に適用して好適なも
のである。
に関し、特にローパスフイルタ回路に適用して好適なも
のである。
【０００３】
【従来の技術】従来、集積回路（ＩＣ（ｉｎｔｅｇｒａ
ｔｅｄ ｃｉｒｃｕｉｔ））内にはインダクタを内蔵で
きないため、コンデンサや抵抗等の受動素子及びトラン
ジスタ等の能動素子の組合せにより各種のフイルタ回路
を構成するようになされている。例えば図５に示すよう
に、抵抗Ｒと出力端との接続中点Ｐ０にコンデンサＣを
他端を接地して接続することにより１次のローパスフイ
ルタを構成することができる。因にこのローパスフイル
タの遮断周波数ｆは、次式
ｔｅｄ ｃｉｒｃｕｉｔ））内にはインダクタを内蔵で
きないため、コンデンサや抵抗等の受動素子及びトラン
ジスタ等の能動素子の組合せにより各種のフイルタ回路
を構成するようになされている。例えば図５に示すよう
に、抵抗Ｒと出力端との接続中点Ｐ０にコンデンサＣを
他端を接地して接続することにより１次のローパスフイ
ルタを構成することができる。因にこのローパスフイル
タの遮断周波数ｆは、次式
【数１】
で表すことができる。
【０００４】ところがＩＣ内に形成される抵抗Ｒ及びコ
ンデンサＣには、精度上それぞれ±１５〜２０〔％〕及
び±６〜１５〔％〕程度のばらつきがあり、さらに抵抗
Ｒには３０００〔 ｐｐｍ／℃〕程度、すなわち１００
〔℃〕で３０％程度の変動量を有する温度特性があるた
め、遮断周波数ｆが一定しないという問題があつた。そ
こでこのような抵抗Ｒの抵抗値又はコンデンサＣの容量
の変動によらず、遮断周波数ｆを一定にするため、図６
及び図７に示すような構成のローパスフイルタが考えら
れている。すなわち、ダイオードの接合容量（以下電圧
可変容量という）Ｃｊ の電圧特性（図８）又はデイプ
レシヨン型のＭＯＳ形トランジスタ（以下Ｄ−ＭＯＳ（
ｄｅｐｌｅｔｉｏｎ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ ）という）の可変抵抗値Ｒｊ
の電圧特性（図９）を電圧制御し、全体として容量及び
抵抗値の積Ｃ・Ｒを一定にし、遮断周波数ｆを一定にす
るようになされている。
ンデンサＣには、精度上それぞれ±１５〜２０〔％〕及
び±６〜１５〔％〕程度のばらつきがあり、さらに抵抗
Ｒには３０００〔 ｐｐｍ／℃〕程度、すなわち１００
〔℃〕で３０％程度の変動量を有する温度特性があるた
め、遮断周波数ｆが一定しないという問題があつた。そ
こでこのような抵抗Ｒの抵抗値又はコンデンサＣの容量
の変動によらず、遮断周波数ｆを一定にするため、図６
及び図７に示すような構成のローパスフイルタが考えら
れている。すなわち、ダイオードの接合容量（以下電圧
可変容量という）Ｃｊ の電圧特性（図８）又はデイプ
レシヨン型のＭＯＳ形トランジスタ（以下Ｄ−ＭＯＳ（
ｄｅｐｌｅｔｉｏｎ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ ）という）の可変抵抗値Ｒｊ
の電圧特性（図９）を電圧制御し、全体として容量及び
抵抗値の積Ｃ・Ｒを一定にし、遮断周波数ｆを一定にす
るようになされている。
【０００５】ここでＤ−ＭＯＳは、ドレイン・ソース電
圧ＶＤ を加えるのみでドレイン電流ＩＤ が流れ、ゲ
ート電流ＶＧ が負の方向に増加するに従つてドレイン
電流ＩＤ が減少する性質を有している。
圧ＶＤ を加えるのみでドレイン電流ＩＤ が流れ、ゲ
ート電流ＶＧ が負の方向に増加するに従つてドレイン
電流ＩＤ が減少する性質を有している。
【０００６】図６に示すように、電圧可変容量Ｃｊ を
可変して抵抗Ｒや容量Ｃに生じたばらつきを補正し、Ｃ
・Ｒの値を一定に制御する場合、電圧可変容量Ｃｊ を
±２０％以上可変する必要があるため、接合間逆バイア
ス電圧Ｖｒ （＞０）として電圧依存が最も大きい０〜
２〔Ｖ〕の領域を使用しなければならない（図８）。と
ころがこの領域を用いて電圧可変容量Ｃｊ を可変する
場合、非線型領域を利用するために、出力信号の歪を１
％以内にするためには入力信号レベルを ０．２〔Ｖｐ
−ｐ 〕程度と、大きくとり得なかつた。
可変して抵抗Ｒや容量Ｃに生じたばらつきを補正し、Ｃ
・Ｒの値を一定に制御する場合、電圧可変容量Ｃｊ を
±２０％以上可変する必要があるため、接合間逆バイア
ス電圧Ｖｒ （＞０）として電圧依存が最も大きい０〜
２〔Ｖ〕の領域を使用しなければならない（図８）。と
ころがこの領域を用いて電圧可変容量Ｃｊ を可変する
場合、非線型領域を利用するために、出力信号の歪を１
％以内にするためには入力信号レベルを ０．２〔Ｖｐ
−ｐ 〕程度と、大きくとり得なかつた。
【０００７】また入力信号レベルを大きく出来ないため
に、信号対雑音比（以下ＳＮ（ｓｉｇｎａｌ ｔｏ ｎ
ｏｉｓｅ）比という）の劣化を避け得ないという問題が
あつた。一方、図７に示すように、可変抵抗値Ｒｊ を
可変して抵抗Ｒや容量Ｃに生じたばらつきを補正し、Ｃ
・Ｒの値を一定に制御する場合にも、可変抵抗値Ｒｊ
を大きく可変する必要から、非線型領域を利用する必要
があり、入力信号レベルを大きくできないという問題が
あつた（図９）。
に、信号対雑音比（以下ＳＮ（ｓｉｇｎａｌ ｔｏ ｎ
ｏｉｓｅ）比という）の劣化を避け得ないという問題が
あつた。一方、図７に示すように、可変抵抗値Ｒｊ を
可変して抵抗Ｒや容量Ｃに生じたばらつきを補正し、Ｃ
・Ｒの値を一定に制御する場合にも、可変抵抗値Ｒｊ
を大きく可変する必要から、非線型領域を利用する必要
があり、入力信号レベルを大きくできないという問題が
あつた（図９）。
【０００８】
【発明が解決しようとする課題】このため入力信号レベ
ルを大きくとることができるように相互コンダクタンス
可変型の差動増幅回路を用いたローパスフイルタ１が提
案されている（図１０）。ローパスフイルタ１は、２段
のローパスフイルタでなり、入力信号Ｖｉｎをカレント
ミラー型の差動増幅回路構成でなる第１及び第２のオペ
アンプ２及び３を介した後、バツフア４より出力信号Ｖ
ｏｕｔ として出力するようになされている。
ルを大きくとることができるように相互コンダクタンス
可変型の差動増幅回路を用いたローパスフイルタ１が提
案されている（図１０）。ローパスフイルタ１は、２段
のローパスフイルタでなり、入力信号Ｖｉｎをカレント
ミラー型の差動増幅回路構成でなる第１及び第２のオペ
アンプ２及び３を介した後、バツフア４より出力信号Ｖ
ｏｕｔ として出力するようになされている。
【０００９】ここで第１のオペアンプ２の差動出力Ｖ１
は第２のオペアンプ３の非反転入力端に入力され、増幅
回路２の出力端と増幅回路３の非反転入力端との接続中
点Ｐ１にはコンデンサＣ１が接続されている。オペアン
プ３の差動出力Ｖ２はバツフア４に供給されると共に、
第２のオペアンプ３の出力端とバツフア４の入力端との
接続中点Ｐ２にはコンデンサＣ２が接続されている。
は第２のオペアンプ３の非反転入力端に入力され、増幅
回路２の出力端と増幅回路３の非反転入力端との接続中
点Ｐ１にはコンデンサＣ１が接続されている。オペアン
プ３の差動出力Ｖ２はバツフア４に供給されると共に、
第２のオペアンプ３の出力端とバツフア４の入力端との
接続中点Ｐ２にはコンデンサＣ２が接続されている。
【００１０】また第１及び第２のオペアンプ２及び３の
反転入力端には出力信号Ｖｏｕｔ がそれぞれ帰還され
、入力信号Ｖｉｎ及び出力信号Ｖ１と出力信号Ｖｏｕｔ
との電位差を増幅するようになされている。ここでコ
ンデンサＣ１及びＣ２の容量は、第１及び第２のオペア
ンプ２及び３に寄生して電圧に依存して容量が変動する
寄生容量によつて容量が変動しないように接続されたＭ
ＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ） 又はＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ） コンデンサでなる
電圧依存性のないコンデンサであり、寄生容量に対して
１桁大きな容量（すなわち１〔 ｐＦ〕に対して１０〔
ｐＦ〕に選定されている。
反転入力端には出力信号Ｖｏｕｔ がそれぞれ帰還され
、入力信号Ｖｉｎ及び出力信号Ｖ１と出力信号Ｖｏｕｔ
との電位差を増幅するようになされている。ここでコ
ンデンサＣ１及びＣ２の容量は、第１及び第２のオペア
ンプ２及び３に寄生して電圧に依存して容量が変動する
寄生容量によつて容量が変動しないように接続されたＭ
ＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ） 又はＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ） コンデンサでなる
電圧依存性のないコンデンサであり、寄生容量に対して
１桁大きな容量（すなわち１〔 ｐＦ〕に対して１０〔
ｐＦ〕に選定されている。
【００１１】ところがこのようにＩＣ内に形成されるコ
ンデンサＣ１及びＣ２の容量を大きくとるためには、例
えば １００× １００〔μｍ 〕の大きさを必要とし
、１５×２０〔μｍ〕でなるトランジスタに対してＩＣ
自体が大きくならざるを得なかつた。またこのローパス
フイルタ１の遮断周波数ｆは、次式
ンデンサＣ１及びＣ２の容量を大きくとるためには、例
えば １００× １００〔μｍ 〕の大きさを必要とし
、１５×２０〔μｍ〕でなるトランジスタに対してＩＣ
自体が大きくならざるを得なかつた。またこのローパス
フイルタ１の遮断周波数ｆは、次式
【数２】
で表される相互コンダクタンスｇｍ 及び内蔵容量Ｃを
用いて、次式
用いて、次式
【数３】
で表されるが、この遮断周波数ｆの値を一定に保つため
には容量Ｃに比例して相互コンダクタンスｇｍ を大き
くする必要があり、オペアンプ２及び３に供給される電
流Ｉｘを大きくとらなければならなかつた。
には容量Ｃに比例して相互コンダクタンスｇｍ を大き
くする必要があり、オペアンプ２及び３に供給される電
流Ｉｘを大きくとらなければならなかつた。
【００１２】このため相互コンダクタンス可変型の差動
増幅回路構成でなるローパスフイルタの場合、入力信号
のダイナミツクレンジが広がる一方、ＩＣ内に占めるコ
ンデンサＣ１及びＣ２の面積が増えるためにチツプが大
きくなり、ＩＣチツプに供給される消費電力も増加する
という問題があつた。本発明は以上の点を考慮してなさ
れたもので、簡易な構成により、高帯域、高ＳＮ比かつ
低消費電力のアクテイブフイルタ回路を提案しようとす
るものである。
増幅回路構成でなるローパスフイルタの場合、入力信号
のダイナミツクレンジが広がる一方、ＩＣ内に占めるコ
ンデンサＣ１及びＣ２の面積が増えるためにチツプが大
きくなり、ＩＣチツプに供給される消費電力も増加する
という問題があつた。本発明は以上の点を考慮してなさ
れたもので、簡易な構成により、高帯域、高ＳＮ比かつ
低消費電力のアクテイブフイルタ回路を提案しようとす
るものである。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、相互コンダクタンス可変型の
差動増幅回路でなるアクテイブフイルタ回路において、
ＰＮＰ型トランジスタでなり、第１の基準電圧Ｖｃｃ〔
Ｖ〕が供給される負荷用トランジスタＱ８、Ｑ８Ａと、
ＮＰＮ型トランジスタでなり、第２の基準電圧０〔Ｖ〕
が供給される差動入力用トランジスタＱ４、Ｑ４Ａと、
負荷用トランジスタＱ８、Ｑ８Ａ及び第１の基準電圧Ｖ
ｃｃ〔Ｖ〕間に寄生する第１の寄生容量Ｃｊｐ及び差動
増幅用トランジスタＱ４、Ｑ４Ａ及び第２の基準電圧０
〔Ｖ〕間に寄生する第２の寄生容量Ｃｊｎでなる接地容
量ＣＴ とを備え、接地容量ＣＴ が寄生する負荷用ト
ランジスタＱ８、Ｑ８Ａ及び差動入力用トランジスタＱ
４、Ｑ４Ａとの接続中点Ｐ１０、Ｐ１１を第１及び第２
の基準電圧Ｖｃｃ〔Ｖ〕及び０〔Ｖ〕の中間電位Ｖｃｃ
／２〔Ｖ〕で駆動し、接続中点Ｐ１０、Ｐ１１より差動
増幅用トランジスタに入力される入力信号Ｖｉｎ及びＶ
２、Ｖ１及びＶ２の差分に応じた差動出力信号Ｖ１、Ｖ
２を出力するようにする。また第２の発明においては、
差動入力用トランジスタＱ４、Ｑ４Ａは、負荷用トラン
ジスタＱ８、Ｑ８Ａに対して所定倍の大きさを有するこ
とにより、第１の寄生容量Ｃｊｐの電圧依存特性を第２
の寄生容量Ｃｊｎの電圧依存特性で打ち消し、接地容量
ＣＴ の電圧依存特性を一定にするようにする。
め第１の発明においては、相互コンダクタンス可変型の
差動増幅回路でなるアクテイブフイルタ回路において、
ＰＮＰ型トランジスタでなり、第１の基準電圧Ｖｃｃ〔
Ｖ〕が供給される負荷用トランジスタＱ８、Ｑ８Ａと、
ＮＰＮ型トランジスタでなり、第２の基準電圧０〔Ｖ〕
が供給される差動入力用トランジスタＱ４、Ｑ４Ａと、
負荷用トランジスタＱ８、Ｑ８Ａ及び第１の基準電圧Ｖ
ｃｃ〔Ｖ〕間に寄生する第１の寄生容量Ｃｊｐ及び差動
増幅用トランジスタＱ４、Ｑ４Ａ及び第２の基準電圧０
〔Ｖ〕間に寄生する第２の寄生容量Ｃｊｎでなる接地容
量ＣＴ とを備え、接地容量ＣＴ が寄生する負荷用ト
ランジスタＱ８、Ｑ８Ａ及び差動入力用トランジスタＱ
４、Ｑ４Ａとの接続中点Ｐ１０、Ｐ１１を第１及び第２
の基準電圧Ｖｃｃ〔Ｖ〕及び０〔Ｖ〕の中間電位Ｖｃｃ
／２〔Ｖ〕で駆動し、接続中点Ｐ１０、Ｐ１１より差動
増幅用トランジスタに入力される入力信号Ｖｉｎ及びＶ
２、Ｖ１及びＶ２の差分に応じた差動出力信号Ｖ１、Ｖ
２を出力するようにする。また第２の発明においては、
差動入力用トランジスタＱ４、Ｑ４Ａは、負荷用トラン
ジスタＱ８、Ｑ８Ａに対して所定倍の大きさを有するこ
とにより、第１の寄生容量Ｃｊｐの電圧依存特性を第２
の寄生容量Ｃｊｎの電圧依存特性で打ち消し、接地容量
ＣＴ の電圧依存特性を一定にするようにする。
【００１４】
【作用】差動入力用トランジスタＱ４、Ｑ４Ａ及び負荷
トランジスタＱ８、Ｑ８Ａとの接続中点Ｐ１０、Ｐ１１
と第１及び第２の基準電圧Ｖｃｃ〔Ｖ〕及び０〔Ｖ〕と
の間に寄生する第１及び第２の寄生容量Ｃｊｐ及びＣｊ
ｎの動作点を第１及び第２の基準電圧Ｖｃｃ〔Ｖ〕及び
０〔Ｖ〕との中間電位Ｖｃｃ／２〔Ｖ〕とし、第１及び
第２の寄生容量Ｃｊｐ及びＣｊｎの電圧依存特性を全体
として打ち消すことにより、高帯域、高Ｓ／Ｎかつ低消
費電力でありチツプサイズの一段と小さいアクテイブフ
イルタ回路を得ることができる。
トランジスタＱ８、Ｑ８Ａとの接続中点Ｐ１０、Ｐ１１
と第１及び第２の基準電圧Ｖｃｃ〔Ｖ〕及び０〔Ｖ〕と
の間に寄生する第１及び第２の寄生容量Ｃｊｐ及びＣｊ
ｎの動作点を第１及び第２の基準電圧Ｖｃｃ〔Ｖ〕及び
０〔Ｖ〕との中間電位Ｖｃｃ／２〔Ｖ〕とし、第１及び
第２の寄生容量Ｃｊｐ及びＣｊｎの電圧依存特性を全体
として打ち消すことにより、高帯域、高Ｓ／Ｎかつ低消
費電力でありチツプサイズの一段と小さいアクテイブフ
イルタ回路を得ることができる。
【００１５】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１６】図１において、ローパスフイルタ１０は、
相互コンダクタンス可変型の差動増幅回路であり、２段
のオペアンプ１１、１２及びバツフア１３で構成され、
遮断周波数ｆ以下の入力信号Ｖｉｎのみを出力信号Ｖｏ
ｕｔ として出力するようになされている。第１及び第
２のオペアンプ１１及び１２の反転入力端には、トラン
ジスタで構成されるバツフア１３からの出力信号Ｖｏｕ
ｔ がそれぞれ帰還されるようになされている。
相互コンダクタンス可変型の差動増幅回路であり、２段
のオペアンプ１１、１２及びバツフア１３で構成され、
遮断周波数ｆ以下の入力信号Ｖｉｎのみを出力信号Ｖｏ
ｕｔ として出力するようになされている。第１及び第
２のオペアンプ１１及び１２の反転入力端には、トラン
ジスタで構成されるバツフア１３からの出力信号Ｖｏｕ
ｔ がそれぞれ帰還されるようになされている。
【００１７】ここで第１及び第２のオペアンプ１１及び
１２の出力端には、第１のオペアンプ１１と第２のオペ
アンプ１２との接続中点Ｐ１０及び第２のオペアンプ１
２とバツフア１３との接続中点Ｐ１１には、電源電圧Ｖ
ｃｃ及び接地電位間に寄生容量Ｃｊｎ及びＣｊｐが電気
的に並列に接地されて接続されている。
１２の出力端には、第１のオペアンプ１１と第２のオペ
アンプ１２との接続中点Ｐ１０及び第２のオペアンプ１
２とバツフア１３との接続中点Ｐ１１には、電源電圧Ｖ
ｃｃ及び接地電位間に寄生容量Ｃｊｎ及びＣｊｐが電気
的に並列に接地されて接続されている。
【００１８】ここで寄生容量Ｃｊｎ及びＣｊｐは、それ
ぞれＰＮＰトランジスタ及びＮＰＮトランジスタのコレ
クタから電源電圧Ｖｃｃ又は接地電位にＰＮ結合により
形成される接合容量であり、互いに等しい電圧依存特性
を有している。ここでローパスフイルタ１０は、図２に
示すような等価回路により構成されている。
ぞれＰＮＰトランジスタ及びＮＰＮトランジスタのコレ
クタから電源電圧Ｖｃｃ又は接地電位にＰＮ結合により
形成される接合容量であり、互いに等しい電圧依存特性
を有している。ここでローパスフイルタ１０は、図２に
示すような等価回路により構成されている。
【００１９】オペアンプ１１は、カレントミラー型の差
動増幅回路により構成されており、電源電圧Ｖｃｃ及び
接地電位間にはそれぞれＮＰＮ型のトランジスタでなる
トランジスタＱ１及びＱ２が並列に接続され、トランジ
スタＱ１及びＱ２を介して差動入力用のトランジスタＱ
３及びＱ４に入力信号Ｖｉｎ及び出力信号Ｖ２が供給さ
れるようになされている。
動増幅回路により構成されており、電源電圧Ｖｃｃ及び
接地電位間にはそれぞれＮＰＮ型のトランジスタでなる
トランジスタＱ１及びＱ２が並列に接続され、トランジ
スタＱ１及びＱ２を介して差動入力用のトランジスタＱ
３及びＱ４に入力信号Ｖｉｎ及び出力信号Ｖ２が供給さ
れるようになされている。
【００２０】ここでトランジスタＱ１及びＱ２のエミツ
タは、抵抗Ｒ１、Ｒ２及びダイオードＤ１、ダイオード
Ｄ２を介して共通の定電流源１４に接続されている。定
電流源１４は、ＮＰＮ型のトランジスタＱ５及び抵抗Ｒ
３でなり、基準電流Ｉにより定電流源１４を流れる定電
流Ｉ１を制御するようになされている。
タは、抵抗Ｒ１、Ｒ２及びダイオードＤ１、ダイオード
Ｄ２を介して共通の定電流源１４に接続されている。定
電流源１４は、ＮＰＮ型のトランジスタＱ５及び抵抗Ｒ
３でなり、基準電流Ｉにより定電流源１４を流れる定電
流Ｉ１を制御するようになされている。
【００２１】抵抗Ｒ１とダイオードＤ１の接続中点Ｐ１
３及び抵抗Ｒ２とダイオードＤ２の接続中点Ｐ１４には
、差動入力用のＮＰＮ型トランジスタＱ３及びＱ４のベ
ースが接続され、このトランジスタＱ３及びＱ４のベー
スに入力信号Ｖｉｎ及び出力信号Ｖ２が供給されるよう
になされている。トランジスタＱ３及びＱ４のエミツタ
は互いに接続され、定電流源１５のＮＰＮ型トランジス
タＱ６のコレクタに接続される。
３及び抵抗Ｒ２とダイオードＤ２の接続中点Ｐ１４には
、差動入力用のＮＰＮ型トランジスタＱ３及びＱ４のベ
ースが接続され、このトランジスタＱ３及びＱ４のベー
スに入力信号Ｖｉｎ及び出力信号Ｖ２が供給されるよう
になされている。トランジスタＱ３及びＱ４のエミツタ
は互いに接続され、定電流源１５のＮＰＮ型トランジス
タＱ６のコレクタに接続される。
【００２２】トランジスタＱ６のエミツタは抵抗Ｒ４を
介してアースされ、ベースに入力される基準電流Ｉによ
り差動増幅回路に流れる電流Ｉ２を制御するようになさ
れている。トランジスタＱ３及びＱ４の各コレクタは、
それぞれＮＰＮ型トランジスタでなり、能動負荷として
のトランジスタＱ７及びＱ８のコレクタに接続されてい
る。
介してアースされ、ベースに入力される基準電流Ｉによ
り差動増幅回路に流れる電流Ｉ２を制御するようになさ
れている。トランジスタＱ３及びＱ４の各コレクタは、
それぞれＮＰＮ型トランジスタでなり、能動負荷として
のトランジスタＱ７及びＱ８のコレクタに接続されてい
る。
【００２３】負荷トランジスタＱ７及びＱ８の各エミツ
タは抵抗Ｒ５及びＲ６を介して電源電圧Ｖｃｃに接続さ
れ、ベースは互いにトランジスタＱ７のコレクタに接続
されている。これにより負荷トランジスタＱ７のコレク
タ及びベース間のＰＮ接合部にはダイオードＤ３が形成
されている。
タは抵抗Ｒ５及びＲ６を介して電源電圧Ｖｃｃに接続さ
れ、ベースは互いにトランジスタＱ７のコレクタに接続
されている。これにより負荷トランジスタＱ７のコレク
タ及びベース間のＰＮ接合部にはダイオードＤ３が形成
されている。
【００２４】オペアンプ１１は差動入力トランジスタＱ
４及び負荷トランジスタＱ８のコレクタ同士を接続した
接続中点Ｐ１０から出力信号Ｖ１を次段のオペアンプ１
２に供給するようになされている。この実施例の場合、
差動入力用トランジスタＱ３及びＱ４のベースは、負荷
トランジスタＱ７及びＱ８のベース面積の２倍に形成さ
れ、差動入力用トランジスタＱ４のコレクタ及び基板間
のＰＮ接合部に生じる寄生容量Ｃｊｎと負荷トランジス
タＱ８のコレクタ及び電源電圧間のＰＮ接合部に生じる
寄生容量Ｃｊｐが同様の電圧依存特性を有するようにな
されている。
４及び負荷トランジスタＱ８のコレクタ同士を接続した
接続中点Ｐ１０から出力信号Ｖ１を次段のオペアンプ１
２に供給するようになされている。この実施例の場合、
差動入力用トランジスタＱ３及びＱ４のベースは、負荷
トランジスタＱ７及びＱ８のベース面積の２倍に形成さ
れ、差動入力用トランジスタＱ４のコレクタ及び基板間
のＰＮ接合部に生じる寄生容量Ｃｊｎと負荷トランジス
タＱ８のコレクタ及び電源電圧間のＰＮ接合部に生じる
寄生容量Ｃｊｐが同様の電圧依存特性を有するようにな
されている。
【００２５】すなわち接続中点Ｐ１０（Ｐ１１）に形成
される寄生容量のうちトランジスタＱ８のコレクタと電
源電圧間に形成される寄生容量Ｃｊｐは、ビルトイン電
圧φ、電圧依存係数ｎ（＝１）を用いて、次式
される寄生容量のうちトランジスタＱ８のコレクタと電
源電圧間に形成される寄生容量Ｃｊｐは、ビルトイン電
圧φ、電圧依存係数ｎ（＝１）を用いて、次式
【数４】
と表すことができ、トランジスタＱ５のコレクタと接地
電位間に形成される寄生容量Ｃｊｎは、次式
電位間に形成される寄生容量Ｃｊｎは、次式
【数５】
と表すことができる。ここで寄生容量Ｃｊｐ及び寄生容
量Ｃｊｎは電気的に並列接地とみなせることにより、増
幅回路の出力でみた全接地容量ＣＴ は、次式
量Ｃｊｎは電気的に並列接地とみなせることにより、増
幅回路の出力でみた全接地容量ＣＴ は、次式
【数６】
で得られる。
【００２６】ここで係数ｋ１ 及びｋ２ は一定値ｋに
なるように、ＮＰＮ型のトランジスタＱ４の大きさは、
負荷トランジスタＱ８の２倍になるように選定されてい
ることにより、（６）式は共通の係数ｋでくくれ、次式
なるように、ＮＰＮ型のトランジスタＱ４の大きさは、
負荷トランジスタＱ８の２倍になるように選定されてい
ることにより、（６）式は共通の係数ｋでくくれ、次式
【数７】
と表せる。この実施例の場合、電源電圧Ｖｃｃとして５
〔Ｖ〕、接続中点Ｐ１０（Ｐ１１）の動作点をＶｃｃ／
２、すなわち ２．５〔Ｖ〕とし、全接地容量ＣＴ を
求めると、図３に示すように、接地容量ＣＴ の電圧依
存性をほぼなくすことができる。
〔Ｖ〕、接続中点Ｐ１０（Ｐ１１）の動作点をＶｃｃ／
２、すなわち ２．５〔Ｖ〕とし、全接地容量ＣＴ を
求めると、図３に示すように、接地容量ＣＴ の電圧依
存性をほぼなくすことができる。
【００２７】オペアンプ１２は、オペアンプ１１と同様
の構成を有し、負荷トランジスタＱ８Ａと差動入力用ト
ランジスタＱ４Ａとの接続中点Ｐ１１には、寄生容量Ｃ
ｊｎ及びＣｊｐがそれぞれ形成されている。ここでオペ
アンプ１２は出力信号Ｖ２を、接続中点Ｐ１１から差動
入力用トランジスタＱ２Ａ及び１段めのオペアンプ１１
のトランジスタＱ２のベースに供給すると共に、ＰＮＰ
型トランジスタでなるバツフアトランジスタＱ９のベー
スに供給し、トランジスタＱ９のエミツタよりオペアン
プ１１及び１２の２段で増幅された出力信号Ｖｏｕｔ
を出力させるようになされている。
の構成を有し、負荷トランジスタＱ８Ａと差動入力用ト
ランジスタＱ４Ａとの接続中点Ｐ１１には、寄生容量Ｃ
ｊｎ及びＣｊｐがそれぞれ形成されている。ここでオペ
アンプ１２は出力信号Ｖ２を、接続中点Ｐ１１から差動
入力用トランジスタＱ２Ａ及び１段めのオペアンプ１１
のトランジスタＱ２のベースに供給すると共に、ＰＮＰ
型トランジスタでなるバツフアトランジスタＱ９のベー
スに供給し、トランジスタＱ９のエミツタよりオペアン
プ１１及び１２の２段で増幅された出力信号Ｖｏｕｔ
を出力させるようになされている。
【００２８】以上の構成において、入力信号Ｖｉｎが一
定電位のとき、差動入力用トランジスタＱ４（Ｑ４Ａ）
及びＱ５（Ｑ５Ａ）には同一電位の入力信号Ｖｉｎ及び
出力信号Ｖ２（出力信号Ｖ１及びＶ２）が与えられ、コ
レクタ電流が等しく流れる。このとき寄生容量Ｃｊｐ及
び寄生容量Ｃｊｎは、ビルトイン電圧φとして ０．７
〔Ｖ〕、容量係数Ｃｊ０として０．８ 〔ｐＦ〕とする
と、図４に示すように、接続中点Ｐ１０における電位Ｖ
ｒ が ２．５〔Ｖ〕のとき、それぞれ０．４６７７〔
ｐＦ〕であり、オペアンプ１１（１２）の全接地容量
Ｃｔ は０．９３５４〔 ｐＦ〕となつている。このと
き接続中点Ｐ１０の電位は ２．５〔Ｖ〕に保たれてお
り、この状態で入力信号ＶｉｎがΔＶ〔Ｖ〕増加すると
、トランジスタＱ３（Ｑ３Ａ）の電流駆動能力が増大し
、負荷トランジスタＱ７（Ｑ７Ａ）を流れる電流が増加
する。
定電位のとき、差動入力用トランジスタＱ４（Ｑ４Ａ）
及びＱ５（Ｑ５Ａ）には同一電位の入力信号Ｖｉｎ及び
出力信号Ｖ２（出力信号Ｖ１及びＶ２）が与えられ、コ
レクタ電流が等しく流れる。このとき寄生容量Ｃｊｐ及
び寄生容量Ｃｊｎは、ビルトイン電圧φとして ０．７
〔Ｖ〕、容量係数Ｃｊ０として０．８ 〔ｐＦ〕とする
と、図４に示すように、接続中点Ｐ１０における電位Ｖ
ｒ が ２．５〔Ｖ〕のとき、それぞれ０．４６７７〔
ｐＦ〕であり、オペアンプ１１（１２）の全接地容量
Ｃｔ は０．９３５４〔 ｐＦ〕となつている。このと
き接続中点Ｐ１０の電位は ２．５〔Ｖ〕に保たれてお
り、この状態で入力信号ＶｉｎがΔＶ〔Ｖ〕増加すると
、トランジスタＱ３（Ｑ３Ａ）の電流駆動能力が増大し
、負荷トランジスタＱ７（Ｑ７Ａ）を流れる電流が増加
する。
【００２９】一方負荷トランジスタＱ８（Ｑ８Ａ）に流
れる電流は減少し、この結果接続中点Ｐ１０の電位も増
加する。このとき接続中点Ｐ１０（Ｐ１１）の電位Ｖｒ
が ３．０〔Ｖ〕となるとき、寄生容量Ｃｊｐ及びＣ
ｊｎの容量は、それぞれ０．４３５０〔 ｐＦ〕及び０
．５０９２〔 ｐＦ〕となり、全接地容量ＣＴ は０．
９４４２〔 ｐＦ〕になる。
れる電流は減少し、この結果接続中点Ｐ１０の電位も増
加する。このとき接続中点Ｐ１０（Ｐ１１）の電位Ｖｒ
が ３．０〔Ｖ〕となるとき、寄生容量Ｃｊｐ及びＣ
ｊｎの容量は、それぞれ０．４３５０〔 ｐＦ〕及び０
．５０９２〔 ｐＦ〕となり、全接地容量ＣＴ は０．
９４４２〔 ｐＦ〕になる。
【００３０】これに対して入力信号ＶｉｎがΔＶ〔Ｖ〕
減少すると、トランジスタＱ３の電流は減少し、結果と
して接続中点Ｐ１０の出力も減少する。このとき接続中
点Ｐ１０における電位Ｖｒ が ２．０〔Ｖ〕になると
、寄生容量Ｃｊｐ及び寄生容量Ｃｊｎはそれぞれ０．５
０９２〔 ｐＦ〕及び０．４３５０〔 ｐＦ〕となり、
全接地容量ＣＴ は０．９４４２〔 ｐＦ〕になる。
減少すると、トランジスタＱ３の電流は減少し、結果と
して接続中点Ｐ１０の出力も減少する。このとき接続中
点Ｐ１０における電位Ｖｒ が ２．０〔Ｖ〕になると
、寄生容量Ｃｊｐ及び寄生容量Ｃｊｎはそれぞれ０．５
０９２〔 ｐＦ〕及び０．４３５０〔 ｐＦ〕となり、
全接地容量ＣＴ は０．９４４２〔 ｐＦ〕になる。
【００３１】このように全接地容量ＣＴ の変動量は中
心電位 ２．５〔Ｖ〕における全接地容量ＣＴ （０．
９３５４〔 ｐＦ〕）を１．００００として正規化する
と、接続中点Ｐ１０（Ｐ１１）における電位Ｖｒ が
２．０〔Ｖ〕又は ３．０〔Ｖ〕になつた場合において
も全接地容量ＣＴ は共に１．００９４となり、全接地
容量ＣＴ の変動量は入力信号の振幅が１〔Ｖ〕変動し
ても±１％以内と安定する。この結果、出力段に接続さ
れる接地容量ＣＴ の電圧依存特性は一定し、従来寄生
容量Ｃｊｐ及びＣｊｎが電圧に依存して変動する影響を
避けるために必要としたＭＩＳ又はＭＯＳコンデンサが
不要になる。
心電位 ２．５〔Ｖ〕における全接地容量ＣＴ （０．
９３５４〔 ｐＦ〕）を１．００００として正規化する
と、接続中点Ｐ１０（Ｐ１１）における電位Ｖｒ が
２．０〔Ｖ〕又は ３．０〔Ｖ〕になつた場合において
も全接地容量ＣＴ は共に１．００９４となり、全接地
容量ＣＴ の変動量は入力信号の振幅が１〔Ｖ〕変動し
ても±１％以内と安定する。この結果、出力段に接続さ
れる接地容量ＣＴ の電圧依存特性は一定し、従来寄生
容量Ｃｊｐ及びＣｊｎが電圧に依存して変動する影響を
避けるために必要としたＭＩＳ又はＭＯＳコンデンサが
不要になる。
【００３２】またローパスフイルタ１０の遮断周波数ｆ
は、（３）式で示すように容量Ｃと相互コンダクタンス
ｇｍ で求まるが、従来約１０〔ｐＦ〕必要であつた容
量を約１〔 ｐＦ〕と１０分の１にできることにより、
従来と同じ遮断周波数ｆを得るには、差動増幅器に接続
された電流源に流れる電流Ｉ２、（Ｉ２Ａ）を１０分の
１にでき、ローパスフイルタ全体としての消費電流を減
少できる。またこれとは逆に、従来と同じ消費電力で使
用すれば（３）式で示す、遮断周波数ｆは、分母の容量
が１０分の１になることにより、１０倍の帯域を有する
フイルタ設計が可能となる。
は、（３）式で示すように容量Ｃと相互コンダクタンス
ｇｍ で求まるが、従来約１０〔ｐＦ〕必要であつた容
量を約１〔 ｐＦ〕と１０分の１にできることにより、
従来と同じ遮断周波数ｆを得るには、差動増幅器に接続
された電流源に流れる電流Ｉ２、（Ｉ２Ａ）を１０分の
１にでき、ローパスフイルタ全体としての消費電流を減
少できる。またこれとは逆に、従来と同じ消費電力で使
用すれば（３）式で示す、遮断周波数ｆは、分母の容量
が１０分の１になることにより、１０倍の帯域を有する
フイルタ設計が可能となる。
【００３３】また接続中点Ｐ１０（Ｐ１１）の出力電圧
Ｖ１（Ｖ２）は、入力信号Ｖｉｎの振幅が１〔Ｖｐ−ｐ
〕変動しても全接地容量ＣＴ が一定することにより
、遮断周波数ｆの変動や波形の歪のないローパスフイル
タを得ることができる。この結果、フイルタ特性は従来
に比して２０〔ｄＢ〕改善することができる。
Ｖ１（Ｖ２）は、入力信号Ｖｉｎの振幅が１〔Ｖｐ−ｐ
〕変動しても全接地容量ＣＴ が一定することにより
、遮断周波数ｆの変動や波形の歪のないローパスフイル
タを得ることができる。この結果、フイルタ特性は従来
に比して２０〔ｄＢ〕改善することができる。
【００３４】以上の構成によれば、差動増幅用トランジ
スタＱ２（Ｑ２Ａ）の負荷トランジスタＱ８（Ｑ８Ａ）
としてＮＰＮ型のトランジスタを用い、差動増幅用トラ
ンジスタＱ２（Ｑ２Ａ）と負荷トランジスタＱ８（Ｑ８
Ａ）との接続中点Ｐ１０の動作電位を電源電圧Ｖｃｃ（
＝５〔Ｖ〕）の中間電位Ｖｃｃ／２で駆動させることに
より、電源側につく寄生容量Ｃｊｐと接地側につく寄生
容量Ｃｊｎとの合成容量ＣＴ の電圧依存性をほぼなく
すことができる。これにより入力信号レベルにより遮断
周波数ｆが変動したり、波形が歪んだりする信号の劣化
を有効に回避することができる。
スタＱ２（Ｑ２Ａ）の負荷トランジスタＱ８（Ｑ８Ａ）
としてＮＰＮ型のトランジスタを用い、差動増幅用トラ
ンジスタＱ２（Ｑ２Ａ）と負荷トランジスタＱ８（Ｑ８
Ａ）との接続中点Ｐ１０の動作電位を電源電圧Ｖｃｃ（
＝５〔Ｖ〕）の中間電位Ｖｃｃ／２で駆動させることに
より、電源側につく寄生容量Ｃｊｐと接地側につく寄生
容量Ｃｊｎとの合成容量ＣＴ の電圧依存性をほぼなく
すことができる。これにより入力信号レベルにより遮断
周波数ｆが変動したり、波形が歪んだりする信号の劣化
を有効に回避することができる。
【００３５】また全接地容量は寄生容量分（約１〔 ｐ
Ｆ〕）だけに、すなわち従来のほぼ１０分の１の容量に
できることにより、従来の１／１０の電流により従来と
ほぼ等しい遮断周波数ｆを得ることができると共に、従
来とほぼ同じ消費電力にすれば、従来に比して約１０倍
の広帯域フイルタを設計できる。さらにＩＣチツプに対
して垂直方向に形成される寄生容量を用いることにより
、ウエハ表面上のピンホール及びゴミ等による誤差をな
くし得、ローパスフイルタの信頼性を一段と向上するこ
とができる。
Ｆ〕）だけに、すなわち従来のほぼ１０分の１の容量に
できることにより、従来の１／１０の電流により従来と
ほぼ等しい遮断周波数ｆを得ることができると共に、従
来とほぼ同じ消費電力にすれば、従来に比して約１０倍
の広帯域フイルタを設計できる。さらにＩＣチツプに対
して垂直方向に形成される寄生容量を用いることにより
、ウエハ表面上のピンホール及びゴミ等による誤差をな
くし得、ローパスフイルタの信頼性を一段と向上するこ
とができる。
【００３６】また従来のようにローパスフイルタに用い
られる容量Ｃの上にアルミニウム層が形成されないこと
により、アルミニウム電極による特性の劣化を考慮する
必要がなくなる。また従来寄生容量の電圧依存性による
全接地容量ＣＴ の変動を減少させるために必要であつ
たＭＯＳコンデンサ等の内蔵容量が不要になり、ＩＣを
大幅に小さくすることができる。
られる容量Ｃの上にアルミニウム層が形成されないこと
により、アルミニウム電極による特性の劣化を考慮する
必要がなくなる。また従来寄生容量の電圧依存性による
全接地容量ＣＴ の変動を減少させるために必要であつ
たＭＯＳコンデンサ等の内蔵容量が不要になり、ＩＣを
大幅に小さくすることができる。
【００３７】なお上述の実施例においては、電源側及び
接地側に形成される寄生容量Ｃｊｐ及びＣｊｎとして
０．５〔 ｐＦ〕の容量を有し、合成容量として１〔
ｐＦ〕のものを用いる場合について述べたが、本発明は
これに限らず、種々の容量の場合に適用し得る。また上
述の実施例においては、２段のローパスフイルタを用い
る場合について述べたが、本発明はこれに限らず、１次
のローパスフイルタや３次以上のローパスフイルタに適
用しても良い。
接地側に形成される寄生容量Ｃｊｐ及びＣｊｎとして
０．５〔 ｐＦ〕の容量を有し、合成容量として１〔
ｐＦ〕のものを用いる場合について述べたが、本発明は
これに限らず、種々の容量の場合に適用し得る。また上
述の実施例においては、２段のローパスフイルタを用い
る場合について述べたが、本発明はこれに限らず、１次
のローパスフイルタや３次以上のローパスフイルタに適
用しても良い。
【００３８】さらに上述の実施例においては、電源電圧
として５〔Ｖ〕の場合について述べたが、本発明はこれ
に限らず、要は接続中点Ｐ１０を電源電圧と接地電位と
の中点で駆動するようにすれば良い。さらに上述の実施
例においては、差動入力トランジスタを負荷トランジス
タの２倍の面積を有するように形成する場合について述
べたが、ＰＮＰ型のトランジスタとＮＰＮ型のトランジ
スタのコレクタに寄生する寄生容量が等しくなるように
、ｎ倍の面積を有するように形成しても良い。
として５〔Ｖ〕の場合について述べたが、本発明はこれ
に限らず、要は接続中点Ｐ１０を電源電圧と接地電位と
の中点で駆動するようにすれば良い。さらに上述の実施
例においては、差動入力トランジスタを負荷トランジス
タの２倍の面積を有するように形成する場合について述
べたが、ＰＮＰ型のトランジスタとＮＰＮ型のトランジ
スタのコレクタに寄生する寄生容量が等しくなるように
、ｎ倍の面積を有するように形成しても良い。
【００３９】さらに上述の実施例においては、ローパス
フイルタに本発明を適用する場合について述べたが、ハ
イパスフイルタ等他のフイルタに適用しても良い。
フイルタに本発明を適用する場合について述べたが、ハ
イパスフイルタ等他のフイルタに適用しても良い。
【００４０】
【発明の効果】上述のように本発明によれば、差動入力
用トランジスタ及び負荷用トランジスタの接続中点に差
動入力用トランジスタと第１の基準電圧間に寄生する第
１の寄生容量及び負荷用トランジスタと第２の基準電圧
間に寄生する第２の寄生容量でなる接地容量を接続する
と共に、この接続中点を第１及び第２の基準電圧の中間
電位で動作させ、第１及び第２の寄生容量による電圧依
存特性を互いに打ち消して接地容量の電圧依存特性を安
定にすることにより、消費電力が小さく広帯域のアクテ
イブフイルタ回路を得ることができる。
用トランジスタ及び負荷用トランジスタの接続中点に差
動入力用トランジスタと第１の基準電圧間に寄生する第
１の寄生容量及び負荷用トランジスタと第２の基準電圧
間に寄生する第２の寄生容量でなる接地容量を接続する
と共に、この接続中点を第１及び第２の基準電圧の中間
電位で動作させ、第１及び第２の寄生容量による電圧依
存特性を互いに打ち消して接地容量の電圧依存特性を安
定にすることにより、消費電力が小さく広帯域のアクテ
イブフイルタ回路を得ることができる。
【図１】本発明によるローパスフイルタ回路の一実施例
を示すブロツク図である。
を示すブロツク図である。
【図２】その等価回路を示す接続図である。
【図３】寄生容量の電圧依存特性を示す特性曲線図であ
る。
る。
【図４】出力段における接地容量の電圧依存特性の説明
に供する図表である。
に供する図表である。
【図５】ローパスフイルタの基本構成を示す接続図であ
る。
る。
【図６】容量可変型ローパスフイルタの説明に供する接
続図である。
続図である。
【図７】抵抗可変型ローパスフイルタの説明に供する接
続図である。
続図である。
【図８】容量可変型ローパスフイルタの電圧依存特性を
示す特性曲線図である。
示す特性曲線図である。
【図９】抵抗可変型ローパスフイルタの電圧依存特性を
示す特性曲線図である。
示す特性曲線図である。
【図１０】従来のローパスフイルタの構成を示すブロツ
ク図である。
ク図である。
１、１０……ローパスフイルタ、１１、１２……オペア
ンプ、１３……バツフア、Ｃｊｎ、Ｃｊｐ……寄生容量
、Ｑ１〜Ｑ８、Ｑ１Ａ〜Ｑ８Ａ、Ｑ９……トランジスタ
。
ンプ、１３……バツフア、Ｃｊｎ、Ｃｊｐ……寄生容量
、Ｑ１〜Ｑ８、Ｑ１Ａ〜Ｑ８Ａ、Ｑ９……トランジスタ
。
Claims (2)
- 【請求項１】相互コンダクタンス可変型の差動増幅回路
でなるアクテイブフイルタ回路において、ＰＮＰ型トラ
ンジスタでなり、第１の基準電圧が供給される負荷用ト
ランジスタと、ＮＰＮ型トランジスタでなり、第２の基
準電圧が供給される差動入力用トランジスタと、上記負
荷用トランジスタ及び上記第１の基準電圧間に寄生する
第１の寄生容量及び上記差動入力用トランジスタ及び第
２の基準電圧間に寄生する第２の寄生容量でなる接地容
量とを具え、上記接地容量が寄生する上記負荷用トラン
ジスタ及び上記差動入力用トランジスタとの接続中点を
上記第１及び第２の基準電圧の中間電位で駆動し、上記
接続中点より上記差動入力用トランジスタに入力される
入力信号の差分に応じた差動出力信号を出力することを
特徴とするアクテイブフイルタ回路。 - 【請求項２】上記差動入力用トランジスタは、上記負荷
用トランジスタに対して所定倍の大きさを有することに
より、上記第１の寄生容量の電圧依存特性を上記第２の
寄生容量の電圧依存特性で打ち消し、上記接地容量の電
圧依存特性を一定にすることを特徴とする特許請求の範
囲第１項に記載のアクテイブフイルタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089881A JP3061205B2 (ja) | 1991-03-28 | 1991-03-28 | アクテイブフイルタ回路 |
| KR1019920004789A KR0179381B1 (ko) | 1991-03-28 | 1992-03-25 | 액티브 필터회로 |
| US07/858,647 US5475338A (en) | 1991-03-28 | 1992-03-27 | Active filter circuit of a capacity ground type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089881A JP3061205B2 (ja) | 1991-03-28 | 1991-03-28 | アクテイブフイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301912A true JPH04301912A (ja) | 1992-10-26 |
| JP3061205B2 JP3061205B2 (ja) | 2000-07-10 |
Family
ID=13983112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089881A Expired - Fee Related JP3061205B2 (ja) | 1991-03-28 | 1991-03-28 | アクテイブフイルタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5475338A (ja) |
| JP (1) | JP3061205B2 (ja) |
| KR (1) | KR0179381B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644191B2 (ja) * | 1994-08-04 | 1997-08-25 | 日本電気エンジニアリング株式会社 | バッファアンプ |
| DE19622656C1 (de) * | 1996-06-05 | 1997-10-16 | Siemens Ag | Filterschaltung mit Frequenzregelung |
| JP4158214B2 (ja) * | 1997-10-31 | 2008-10-01 | 沖電気工業株式会社 | 半導体集積回路 |
| KR100618354B1 (ko) * | 2005-02-04 | 2006-08-31 | 삼성전자주식회사 | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 |
| US7496865B2 (en) * | 2005-05-20 | 2009-02-24 | Chung Yuan Christian University | OTA-based high-order filters |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839542A (en) * | 1984-08-21 | 1989-06-13 | General Datacomm Industries, Inc. | Active transconductance filter device |
| JPH0828644B2 (ja) * | 1986-12-26 | 1996-03-21 | 株式会社東芝 | アクテイブ型位相等化器 |
| AU602031B2 (en) * | 1986-12-29 | 1990-09-27 | Sony Corporation | Filter circuit |
| JP2542634B2 (ja) * | 1987-09-08 | 1996-10-09 | 株式会社東芝 | アクティブフィルタ型信号調整回路 |
| EP0334980B1 (de) * | 1988-03-30 | 1993-05-26 | Deutsche ITT Industries GmbH | Filterschaltung |
| US4926135A (en) * | 1988-06-08 | 1990-05-15 | U.S. Philips Corporation | Balanced integrator-filter arrangement |
| US5053639A (en) * | 1989-06-16 | 1991-10-01 | Ncr Corporation | Symmetrical clock generator and method |
| JP2625552B2 (ja) * | 1989-08-16 | 1997-07-02 | 株式会社東芝 | フィルタ回路 |
| JPH03172014A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | アクティブ・フィルタ |
| US5051628A (en) * | 1990-01-02 | 1991-09-24 | Motorola, Inc. | Integrated filter circuit |
| JP3014121B2 (ja) * | 1990-06-18 | 2000-02-28 | 株式会社日立製作所 | 雑音除去回路 |
-
1991
- 1991-03-28 JP JP3089881A patent/JP3061205B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-25 KR KR1019920004789A patent/KR0179381B1/ko not_active IP Right Cessation
- 1992-03-27 US US07/858,647 patent/US5475338A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179381B1 (ko) | 1999-04-01 |
| US5475338A (en) | 1995-12-12 |
| JP3061205B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| JPH0690127A (ja) | 対数変換回路 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| US6346804B2 (en) | Impedance conversion circuit | |
| US6388511B1 (en) | Filter circuit | |
| JPH04301912A (ja) | アクテイブフイルタ回路 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| JP3300321B2 (ja) | 低域通過フィルタ回路 | |
| JP2679402B2 (ja) | オフセット補償回路およびそれを用いた増幅器 | |
| JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JP2607678B2 (ja) | 差動増幅回路 | |
| KR940004744B1 (ko) | 가변임피던스회로 | |
| SU1749894A1 (ru) | Низковольтный опорный элемент | |
| JPH021949Y2 (ja) | ||
| JP3148469B2 (ja) | フィルタ回路 | |
| JPS623514A (ja) | 合成差動増幅回路 | |
| JPS61101068A (ja) | 半導体集積回路 | |
| JPH0241013A (ja) | インピーダンス回路 | |
| JPH0585083B2 (ja) | ||
| JPS6119136B2 (ja) | ||
| JPH03286616A (ja) | トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |