JPS623514A - 合成差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高周波域における増幅率の低下を改警した増
幅回路に関するものである。

〔従来の技術〕

第２図は従来の差動増幅回路を示す回路図であり、（１
）は正の電源、（２）は接地線、（３）は正の入力端子
（４）は負の入力端子、（５）は負の出力端子、（６）
は正の出力端子、（７）はその一端が正の電源（１）に
接続された定電流源、（８）はそのエミッタが定電流源
（７）の他の一端に、そのベースが正の入力端子（３）
にそれぞれ接続されたｐｎｐ形の第１のトランジスタ、
（９）はそのエミッタが定電流源（７）の他の一端に、
そのベースが負の入力端子（４）にそれぞれ接続された
ｐｎｐ形の第２のトランジスタ、（１υは一端が第１の
トランジスタ（８）のコレクタと負の出力端子（５）に
他端が接地線（２）にそれぞれ接続された第１の負荷抵
抗、αυは一端が第２のトランジスタ（９）のコレクタ
と正の出力端子（６）ｆζ他端が接地線（２）ｆζそれ
ぞれ接続された第２の負荷抵抗、（撥はトランジスタｔ
８１１９）の共通エミッタである。

従来の差動増幅回路は上記のように構成され以下のよう
に動作する。まず、正の入力端子（３）の電位が負の入
力端子（４）より高いとき、トランジスタ（８）が丁度
ＯＮからＯＦＦになるように共通エミッタａｚの電位が
端子（３）の電位より僅か高い電位に落ち−】＜。この
時のトランジスタ（９）のペース８位は充分低いので、
このトランジスタ（９）をＯＮにする。

従って負の出力端子（５）の電位は接地電位となり、正
の出力端子（６）の電位は定電流源（７）、トランジス
タ（９）で供給される電流だけ高電位となり、この電流
が元の両入力端子１３１　、１４１間の電位；ζ比例す
るから、この出力電位も比例するようになる。つぎに正
の入力端子（３）の電位が負の入力端子（４）の電位よ
り低い時は、この回路は対称性がよいので同様の説明で
結論として、逆に負の出力端子（５）の電位が入力の電
位差に比例する高電位に正の出力端子（６）の電位が接
地電位となる。

〔発明が解決しようとする問題点〕

上記のような従来の差増幅回路は、第８図の周波数−増
幅率特性における破線が示すように周波数が高くなるに
つれ増幅率が１以下となる問題点かあ一コだ。

すなわち、第２図の如き差動増幅回路の増幅率Ｇはトラ
ンジスタ（８１、＋９１のトランスコンダクタンス、入
力抵抗およびベースの全容量をそれぞれｇｘｎ、　ｒ　
ｉ　、ＣＢ　、負荷抵抗（Ｈ）　、　（Ｉｌｌの抵抗値
をＲｂ、　４Ｊ作周波数をｆとすると遮断周波数ｆｈ　
　を境として以下のようになる。

ｆ（ｆｈの時、Ｇ　＝　ｇｍＲｂ ｆ）ｆｈの時、Ｇ　＝　（ｇｍＲＬ）　／　１＋　（ｆ
／ｆｈ）　”但し　ｆ　ｈ　　１／　（２πｒ　１ｃＢ
）上の２式の両辺（ζ対数をとって示すとｆ（ｆｈにり
時　／ｎＧ＝ｌ！ｎ（ｇｍＲｒ、）　　Ａ　　　−−−
１ｌｌｆ）ｆｈ（７）時　ｚｎＧ＝ｚｎ　（（ｇｍＲＬ
）／　１＋（ｆ／ｆｈ）　２＞＝Ａ−１ｎ　１＋　（ｆ
／ｆｈ）　２ すぐ上の式はさらに ｆ　））　ｆｈ　（７）時、／ｎＧ　Ａ−Ｉｎ　（ｆ／
ｆｈ）　　　　−−（２１となる。上記（１）　＋２１
式を両対数グラフに縦軸に０１横軸Ｆζｆをとると ｆ（ｆｈの時、水平な直線ｆ　））　ｆｈの時、右下り
４５°の直線となり第８図の破線のようになる。

この発明は上記のような問題点を解決するためになされ
たもので高周波域で増幅率が１以下とならない差動増幅
回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明ｆζ係る合成差動増幅回路は差動増幅回路の正
負２対の入出力端子のうちの少くとも一方の入出力端子
間をキャパシタで結合したものである。

〔作用〕

この発明においてはキャパシタが差動増幅回路の増幅率
が１以下になる周波数域で入力信号を出力Ｅコバイパス
して実効的な増幅率が１以下にならないようにする。

〔実施例〕

第１図はこの発明の一実施例を示す回路図であり（１）
〜ｆ１２１は上記従来の回路とま−λたく同一のもので
ある。＋１３は正の入力端子（３）と正の出力端子（６
）を結合する第１のキャパシタ、ｕ４１は負の入力端子
（４）と負の出力端子（５）を結合する第２のキャパシ
タ、損は破線で囲まれた部分である差動増幅回路である
。

この実施例は上記のように構成したので第１゜第２のキ
ャパシタＩ１３　、１．１４１を通じて入力端子１３）
　、　（４＋から対応する出力端子１５）Ｉ、６）に出
来るバイパスのインピーダンスが周波数によって変り、
一般には第４１ｆｆｉの等価回路より求められる。第４
図の０６）はキャパシタｔ１３）　、　＋１４）を示し
、その値をＣとしく１７）は負荷抵抗ｑα、σＤを示し
、従−】ての値はＲＬＱあるから、第４図の入力信号電
圧をＶｉ、出力信号電圧をＶ。

とすると、 Ｖｏ／Ｖｉ　＝ＲＬ／　　Ｒ２Ｌ＋　１　／　（２πｆ
ｃ）”となる。Ｖｏ／Ｖｉが完全をζＩＩどなるのはｆ
が無限大の時であるが、はとんどｌに等しくなるのは、
ｆａ＝１／（２πＲＬＣ）である。このｆａを第８図の
破線の曲線の０１となるｆに一致するようにＣを選ぶこ
とにより、第１図の回路がｆ（ｆａの部分ではキャパシ
タのバイパスの存在は無視出来て、この周波数域の破線
で示された曲線に一致し、逆にｆ）ｆａの周波数域では
直接入力信号が出力信号として供給されるためＧ１の状
態を維持するので、第８図の実線で示された曲線のよう
になる。

なお、上記実施例ではＩ）ｎｐ）ランジスタを用いた差
動増幅回路Ｃζつき述べたが、ｎｐｎ　ｌ−ランジスタ
ｆ装置き換え、そのエミッタ等の各端子の接続関係はそ
のま−〔ζ電位の正負の関係を逆ｆζすることによりま
一］たく同様のことが云える。

また、上記実施例ではバイポーラトランジスタを例（ζ
説明したがＭＩＳ）−ランジスタ、ジャンクションＦＥ
Ｔ等の能動素子ｆ？−置き換えても同様のことが云える
。

また上記実施例では正負２対の入出力端子間両者ともに
キャパシタで接続したが、どちらか一方のみに接続して
も、その部分に同様の効果を得ることは云うまでもない
。

〔効果〕

この発明は以上説明したとおり、差動増幅回路の正負２
対の入出力端子のうち少くとも一対の入出力端子間をキ
ャパシタで結合するといった簡単な構成で高周波域で増
幅率が１以下になるのを防ぐ効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２・図は
従来の差動増幅回路を示す回路図、第８図は従来のもの
とこの発明のものの増幅率の周波数特性を比較するグラ
フ、第４図はこの発明の一実施例の動作を説明するため
の等価回路図である。 図においてｑ：り、圓はいずれもキャパシタ、αりは差
′ａＪ垢中郡回路である。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）正および負の２対の入出力端子のうちの少くとも
   一対の入出力端子間をキャパシタで結合した差動増幅回
   路を備えたことを特徴とする合成差動増幅回路。