JP2002118443A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP2002118443A JP2002118443A JP2000308256A JP2000308256A JP2002118443A JP 2002118443 A JP2002118443 A JP 2002118443A JP 2000308256 A JP2000308256 A JP 2000308256A JP 2000308256 A JP2000308256 A JP 2000308256A JP 2002118443 A JP2002118443 A JP 2002118443A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- capacitor
- filter
- circuit
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 カットオフ周波数を低くする場合でも回路面
積が小さく、かつ、製造バラツキの小さいハイパスフィ
ルタを提供する。 【解決手段】 信号の入力端ＩＮと出力端ＯＵＴとの間
に接続されたコンデンサ１と、電源ＶＤＤとグランドと
の間に接続されたＭＯＳ構造の定電流回路２，３とを備
え、コンデンサ１の出力側ノードと定電流回路２，３の
中間ノードとを接続してフィルタを構成することによ
り、大きな容量値のコンデンサや大きな抵抗値の抵抗を
用いることによって回路面積を大きくすることなく、定
電流回路２，３に流す電流値を調整することによってフ
ィルタのカットオフ周波数を低くすることができるよう
にする。
積が小さく、かつ、製造バラツキの小さいハイパスフィ
ルタを提供する。 【解決手段】 信号の入力端ＩＮと出力端ＯＵＴとの間
に接続されたコンデンサ１と、電源ＶＤＤとグランドと
の間に接続されたＭＯＳ構造の定電流回路２，３とを備
え、コンデンサ１の出力側ノードと定電流回路２，３の
中間ノードとを接続してフィルタを構成することによ
り、大きな容量値のコンデンサや大きな抵抗値の抵抗を
用いることによって回路面積を大きくすることなく、定
電流回路２，３に流す電流値を調整することによってフ
ィルタのカットオフ周波数を低くすることができるよう
にする。
Description
【０００１】
【発明の属する技術分野】本発明はフィルタ回路に関
し、特に、高域周波数の信号のみを通過させるハイパス
フィルタ回路をＩＣチップ内で構成する場合に用いて好
適なものである。
し、特に、高域周波数の信号のみを通過させるハイパス
フィルタ回路をＩＣチップ内で構成する場合に用いて好
適なものである。
【０００２】
【従来の技術】従来よく知られているフィルタは、周波
数の選択性能によって、ローパスフィルタ（ＬＰＦ）、
ハイパスフィルタ（ＨＰＦ）等に分類されている。ロー
パスフィルタは、低周波からある目的の周波数までの信
号を通過させ、それ以上の周波数の信号を遮断するフィ
ルタである。一方、ハイパスフィルタは、目的の周波数
よりも高い周波数の信号を通過させ、これより低い周波
数の信号を遮断するフィルタである。
数の選択性能によって、ローパスフィルタ（ＬＰＦ）、
ハイパスフィルタ（ＨＰＦ）等に分類されている。ロー
パスフィルタは、低周波からある目的の周波数までの信
号を通過させ、それ以上の周波数の信号を遮断するフィ
ルタである。一方、ハイパスフィルタは、目的の周波数
よりも高い周波数の信号を通過させ、これより低い周波
数の信号を遮断するフィルタである。
【０００３】図６に、最も簡単なＣＲ回路による従来の
ハイパスフィルタの構成を示す。図６に示すように、従
来のハイパスフィルタは、信号の入力端ＩＮと出力端Ｏ
ＵＴとの間に接続されたコンデンサ１０１と、当該コン
デンサ１０１の出力側から出力端ＯＵＴに対して並列に
接続された抵抗１０２とから構成される。
ハイパスフィルタの構成を示す。図６に示すように、従
来のハイパスフィルタは、信号の入力端ＩＮと出力端Ｏ
ＵＴとの間に接続されたコンデンサ１０１と、当該コン
デンサ１０１の出力側から出力端ＯＵＴに対して並列に
接続された抵抗１０２とから構成される。
【０００４】このように構成されたハイパスフィルタの
通過帯域と減衰帯域との境界を表すカットオフ周波数ｆ
ｃは、コンデンサ１０１の容量値Ｃと、抵抗１０２の抵
抗値Ｒとから次の式(1)のように求められる。 ｆｃ＝１／（２πＣＲ）……(1)
通過帯域と減衰帯域との境界を表すカットオフ周波数ｆ
ｃは、コンデンサ１０１の容量値Ｃと、抵抗１０２の抵
抗値Ｒとから次の式(1)のように求められる。 ｆｃ＝１／（２πＣＲ）……(1)
【０００５】
【発明が解決しようとする課題】上記従来のハイパスフ
ィルタにおいて、カットオフ周波数ｆｃを低くしたい場
合（通過帯域を広くとりたい場合）には、容量値Ｃまた
は抵抗値Ｒを大きくする必要がある。しかしながら、容
量値Ｃの大きなコンデンサや抵抗値Ｒの大きな抵抗（特
に、数１００ＫΩ以上の抵抗の場合）は、ＩＣ化すると
きに非常に大きな面積をとる。そのため、ハイパスフィ
ルタを含んだ回路をＩＣ化する場合には、そのＩＣ自体
の回路面積が大きくなってしまうという問題があった。
ィルタにおいて、カットオフ周波数ｆｃを低くしたい場
合（通過帯域を広くとりたい場合）には、容量値Ｃまた
は抵抗値Ｒを大きくする必要がある。しかしながら、容
量値Ｃの大きなコンデンサや抵抗値Ｒの大きな抵抗（特
に、数１００ＫΩ以上の抵抗の場合）は、ＩＣ化すると
きに非常に大きな面積をとる。そのため、ハイパスフィ
ルタを含んだ回路をＩＣ化する場合には、そのＩＣ自体
の回路面積が大きくなってしまうという問題があった。
【０００６】すなわち、集積回路で実現可能なコンデン
サ１０１の容量値Ｃは数１００[ｐＦ]程度、抵抗１０２
の抵抗値Ｒは数１００ＫΩ程度が上限であり、この値を
超えるコンデンサ１０１または抵抗１０２を集積回路に
内蔵することは困難であった。したがって、カットオフ
周波数ｆｃの低いハイパスフィルタを構成する場合に
は、容量値Ｃの大きなコンデンサ１０１や抵抗値Ｒの大
きな抵抗１０２はＩＣの外部回路として実現していた。
サ１０１の容量値Ｃは数１００[ｐＦ]程度、抵抗１０２
の抵抗値Ｒは数１００ＫΩ程度が上限であり、この値を
超えるコンデンサ１０１または抵抗１０２を集積回路に
内蔵することは困難であった。したがって、カットオフ
周波数ｆｃの低いハイパスフィルタを構成する場合に
は、容量値Ｃの大きなコンデンサ１０１や抵抗値Ｒの大
きな抵抗１０２はＩＣの外部回路として実現していた。
【０００７】また、一般的に抵抗の製造バラツキは非常
に大きく、所望の抵抗値Ｒに対して±３０％〜±１００
％程度のバラツキがあるのが通常である。そのため、こ
のような抵抗を用いて構成されるハイパスフィルタのカ
ットオフ周波数ｆｃにもバラツキが生じ、フィルタの伝
達周波数特性が安定しないという問題もあった。また、
このような抵抗値Ｒの製造バラツキにより、ハイパスフ
ィルタの温度特性も不安定になってしまうという問題も
あった。
に大きく、所望の抵抗値Ｒに対して±３０％〜±１００
％程度のバラツキがあるのが通常である。そのため、こ
のような抵抗を用いて構成されるハイパスフィルタのカ
ットオフ周波数ｆｃにもバラツキが生じ、フィルタの伝
達周波数特性が安定しないという問題もあった。また、
このような抵抗値Ｒの製造バラツキにより、ハイパスフ
ィルタの温度特性も不安定になってしまうという問題も
あった。
【０００８】本発明は、このような問題を解決するため
に成されたものであり、カットオフ周波数を低くする場
合でも回路面積が小さく、かつ、製造バラツキの小さい
ＩＣ化に適したハイパスフィルタを提供することを目的
とする。
に成されたものであり、カットオフ周波数を低くする場
合でも回路面積が小さく、かつ、製造バラツキの小さい
ＩＣ化に適したハイパスフィルタを提供することを目的
とする。
【０００９】
【課題を解決するための手段】本発明のフィルタ回路
は、信号の入力端と出力端との間に接続されたコンデン
サと、電源とグランドとの間に接続されたＭＯＳ構造の
定電流回路とを備え、上記コンデンサの出力側ノードに
上記定電流回路を接続して構成したことを特徴とする。
は、信号の入力端と出力端との間に接続されたコンデン
サと、電源とグランドとの間に接続されたＭＯＳ構造の
定電流回路とを備え、上記コンデンサの出力側ノードに
上記定電流回路を接続して構成したことを特徴とする。
【００１０】本発明の他の態様では、信号の入力端と出
力端との間に接続されたコンデンサと、電源とグランド
との間に直列に接続された２段のＭＯＳ構造の定電流回
路とを備え、上記コンデンサの出力側ノードと上記２段
の定電流回路の中間ノードとを接続して構成したことを
特徴とする。
力端との間に接続されたコンデンサと、電源とグランド
との間に直列に接続された２段のＭＯＳ構造の定電流回
路とを備え、上記コンデンサの出力側ノードと上記２段
の定電流回路の中間ノードとを接続して構成したことを
特徴とする。
【００１１】本発明のその他の態様では、信号の入力端
と出力端との間に接続されたコンデンサと、上記信号の
出力端と電源との間に接続されたＭＯＳ構造から成る第
１の定電流回路と、上記第１の定電流回路とグランドと
の間に接続されたＭＯＳ構造から成る第２の定電流回路
とを備えたことを特徴とする。
と出力端との間に接続されたコンデンサと、上記信号の
出力端と電源との間に接続されたＭＯＳ構造から成る第
１の定電流回路と、上記第１の定電流回路とグランドと
の間に接続されたＭＯＳ構造から成る第２の定電流回路
とを備えたことを特徴とする。
【００１２】本発明のその他の態様では、上記第１の定
電流回路は、上記電源に対してカレントミラー構造にて
接続された第１および第２のｐＭＯＳトランジスタを備
え、上記第１のｐＭＯＳトランジスタのドレインを上記
信号の出力端に接続して構成したことを特徴とする。
電流回路は、上記電源に対してカレントミラー構造にて
接続された第１および第２のｐＭＯＳトランジスタを備
え、上記第１のｐＭＯＳトランジスタのドレインを上記
信号の出力端に接続して構成したことを特徴とする。
【００１３】本発明のその他の態様では、上記第２の定
電流回路は、自身のドレインが上記第２のｐＭＯＳトラ
ンジスタのドレインに接続されるとともに、自身のゲー
トが第２のｎＭＯＳトランジスタのドレインに接続され
た第１のｎＭＯＳトランジスタと、上記第１のｎＭＯＳ
トランジスタのソースとグランドとの間に接続される第
１の抵抗と、自身のゲートが上記第１のｎＭＯＳトラン
ジスタのソースに接続され、自身のソースおよびドレイ
ンがそれぞれグランドおよび第２の抵抗に接続された上
記第２のｎＭＯＳトランジスタと、上記第２のｎＭＯＳ
トランジスタのドレインと電源との間に接続される上記
第２の抵抗とを備えたことを特徴とする。
電流回路は、自身のドレインが上記第２のｐＭＯＳトラ
ンジスタのドレインに接続されるとともに、自身のゲー
トが第２のｎＭＯＳトランジスタのドレインに接続され
た第１のｎＭＯＳトランジスタと、上記第１のｎＭＯＳ
トランジスタのソースとグランドとの間に接続される第
１の抵抗と、自身のゲートが上記第１のｎＭＯＳトラン
ジスタのソースに接続され、自身のソースおよびドレイ
ンがそれぞれグランドおよび第２の抵抗に接続された上
記第２のｎＭＯＳトランジスタと、上記第２のｎＭＯＳ
トランジスタのドレインと電源との間に接続される上記
第２の抵抗とを備えたことを特徴とする。
【００１４】本発明のその他の態様では、上記コンデン
サの出力ノードがゲートに接続されるとともに、ソース
およびドレインがそれぞれグランドおよび上記信号の出
力端に接続された第３のｎＭＯＳトランジスタを備えた
ことを特徴とする。
サの出力ノードがゲートに接続されるとともに、ソース
およびドレインがそれぞれグランドおよび上記信号の出
力端に接続された第３のｎＭＯＳトランジスタを備えた
ことを特徴とする。
【００１５】本発明は上記技術手段より成るので、大き
な容量値のコンデンサや大きな抵抗値の抵抗を用いるこ
となく、ＭＯＳ回路により構成した定電流回路の等価抵
抗値を大きくすることによってフィルタのカットオフ周
波数を低くすることが可能となる。定電流回路の等価抵
抗値は、例えば、ＭＯＳ回路を構成するＭＯＳトランジ
スタのゲート面積を調整することによって可変とするこ
とができる。
な容量値のコンデンサや大きな抵抗値の抵抗を用いるこ
となく、ＭＯＳ回路により構成した定電流回路の等価抵
抗値を大きくすることによってフィルタのカットオフ周
波数を低くすることが可能となる。定電流回路の等価抵
抗値は、例えば、ＭＯＳ回路を構成するＭＯＳトランジ
スタのゲート面積を調整することによって可変とするこ
とができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は、本実施形態によるハイパ
スフィルタの原理構成を示す図である。図１に示すよう
に、本実施形態のハイパスフィルタは、信号の入力端Ｉ
Ｎと出力端ＯＵＴとの間に接続されたコンデンサ１と、
電源ＶＤＤとグランドとの間に直列に接続された２段の
定電流回路２，３とを備え、コンデンサ１の出力側ノー
ドと定電流回路２，３の中間ノードとを接続して構成さ
れる。
に基づいて説明する。図１は、本実施形態によるハイパ
スフィルタの原理構成を示す図である。図１に示すよう
に、本実施形態のハイパスフィルタは、信号の入力端Ｉ
Ｎと出力端ＯＵＴとの間に接続されたコンデンサ１と、
電源ＶＤＤとグランドとの間に直列に接続された２段の
定電流回路２，３とを備え、コンデンサ１の出力側ノー
ドと定電流回路２，３の中間ノードとを接続して構成さ
れる。
【００１７】この図１に示す本実施形態のフィルタ回路
において、フィルタ入力電圧をＶi、フィルタ出力電圧
をＶo、電源ＶＤＤから定電流回路２，３に流れる電流
をＩ、コンデンサ１の容量値をＣ、定電流回路２，３の
等価抵抗値をＲ’とすると、出力端ＯＵＴに出力される
フィルタ出力電圧Ｖoと、フィルタ入力電圧Ｖiとの比を
とると、 Ｖo／Ｖi＝１／（１＋１／ｊωＣＲ’） ＝ｊωＣＲ’／（１＋ｊωＣＲ’）……(2) となり、ハイパスフィルタとしての時定数はＣＲ’とな
る。
において、フィルタ入力電圧をＶi、フィルタ出力電圧
をＶo、電源ＶＤＤから定電流回路２，３に流れる電流
をＩ、コンデンサ１の容量値をＣ、定電流回路２，３の
等価抵抗値をＲ’とすると、出力端ＯＵＴに出力される
フィルタ出力電圧Ｖoと、フィルタ入力電圧Ｖiとの比を
とると、 Ｖo／Ｖi＝１／（１＋１／ｊωＣＲ’） ＝ｊωＣＲ’／（１＋ｊωＣＲ’）……(2) となり、ハイパスフィルタとしての時定数はＣＲ’とな
る。
【００１８】したがって、本実施形態によるハイパスフ
ィルタのカットオフ周波数ｆｃは、コンデンサ１の容量
値Ｃと、定電流回路２，３の等価抵抗値Ｒ’とから次の
式(3)のように求められる。 ｆｃ＝１／（２πＣＲ’）……(3) ここで、定電流回路２，３の等価抵抗値Ｒ’は、定電流
回路２，３に流れる電流Ｉの大きさによって変動する可
変値である。
ィルタのカットオフ周波数ｆｃは、コンデンサ１の容量
値Ｃと、定電流回路２，３の等価抵抗値Ｒ’とから次の
式(3)のように求められる。 ｆｃ＝１／（２πＣＲ’）……(3) ここで、定電流回路２，３の等価抵抗値Ｒ’は、定電流
回路２，３に流れる電流Ｉの大きさによって変動する可
変値である。
【００１９】この式(3)から分かるように、ハイパスフ
ィルタのカットオフ周波数ｆｃは、コンデンサ１の容量
値Ｃまたは定電流回路２，３に流す電流Ｉの大きさを変
えることにより、任意に設定することが可能である。そ
の際、定電流回路２，３をＭＯＳ回路によって構成する
ことにより、回路面積を大きくすることなく等価抵抗値
Ｒ’を大きくし、ハイパスフィルタのカットオフ周波数
ｆｃを低くできるようにしている。
ィルタのカットオフ周波数ｆｃは、コンデンサ１の容量
値Ｃまたは定電流回路２，３に流す電流Ｉの大きさを変
えることにより、任意に設定することが可能である。そ
の際、定電流回路２，３をＭＯＳ回路によって構成する
ことにより、回路面積を大きくすることなく等価抵抗値
Ｒ’を大きくし、ハイパスフィルタのカットオフ周波数
ｆｃを低くできるようにしている。
【００２０】図２は、上記図１に示したハイパスフィル
タを具体的に実現するＭＯＳ回路の例を示す図である。
なお、図２において、図１に示した符号と同一の符号を
付したものは同一の機能を有するものである。
タを具体的に実現するＭＯＳ回路の例を示す図である。
なお、図２において、図１に示した符号と同一の符号を
付したものは同一の機能を有するものである。
【００２１】図２に示すように、本実施形態のハイパス
フィルタでは、信号の入力端ＩＮと出力端ＯＵＴとの間
にコンデンサ１が接続されている。このコンデンサ１の
出力ノードは、出力端ＯＵＴの他にｎＭＯＳトランジス
タ１３のゲートにも接続されている。このｎＭＯＳトラ
ンジスタ１３のソースはグランドに接続され、ドレイン
は出力端ＯＵＴに接続されている。
フィルタでは、信号の入力端ＩＮと出力端ＯＵＴとの間
にコンデンサ１が接続されている。このコンデンサ１の
出力ノードは、出力端ＯＵＴの他にｎＭＯＳトランジス
タ１３のゲートにも接続されている。このｎＭＯＳトラ
ンジスタ１３のソースはグランドに接続され、ドレイン
は出力端ＯＵＴに接続されている。
【００２２】また、電源ＶＤＤに対して２つのｐＭＯＳ
トランジスタ１１，１２がカレントミラー構造にて接続
され、図１の定電流回路２を構成している。すなわち、
各ｐＭＯＳトランジスタ１１，１２のソースがそれぞれ
電源ＶＤＤに接続されるとともに、ゲート同士が互いに
接続されている。そして、その共通ゲートとｐＭＯＳト
ランジスタ１２のドレインとが接続され、カレントミラ
ーを構成している。さらに、各ｐＭＯＳトランジスタ１
１，１２のバックゲートはそれぞれ自身のソースに接続
されている。
トランジスタ１１，１２がカレントミラー構造にて接続
され、図１の定電流回路２を構成している。すなわち、
各ｐＭＯＳトランジスタ１１，１２のソースがそれぞれ
電源ＶＤＤに接続されるとともに、ゲート同士が互いに
接続されている。そして、その共通ゲートとｐＭＯＳト
ランジスタ１２のドレインとが接続され、カレントミラ
ーを構成している。さらに、各ｐＭＯＳトランジスタ１
１，１２のバックゲートはそれぞれ自身のソースに接続
されている。
【００２３】上記カレントミラーを構成する一方のｐＭ
ＯＳトランジスタ１１のドレインは、出力端ＯＵＴおよ
びｎＭＯＳトランジスタ１３のドレインに接続されてい
る。また、他方のｐＭＯＳトランジスタ１２のドレイン
は、ｎＭＯＳトランジスタ１４のドレインに接続されて
いる。このｎＭＯＳトランジスタ１４は、ｎＭＯＳトラ
ンジスタ１５および抵抗１６，１７と共に定電流回路３
を構成する。
ＯＳトランジスタ１１のドレインは、出力端ＯＵＴおよ
びｎＭＯＳトランジスタ１３のドレインに接続されてい
る。また、他方のｐＭＯＳトランジスタ１２のドレイン
は、ｎＭＯＳトランジスタ１４のドレインに接続されて
いる。このｎＭＯＳトランジスタ１４は、ｎＭＯＳトラ
ンジスタ１５および抵抗１６，１７と共に定電流回路３
を構成する。
【００２４】すなわち、ｎＭＯＳトランジスタ１４のソ
ースは、抵抗１７を介してグランドに接続されるととも
に、ｎＭＯＳトランジスタ１５のゲートに接続されてい
る。また、ｎＭＯＳトランジスタ１５のソースはグラン
ドに接続され、ドレインは抵抗１６を介して電源ＶＤＤ
に接続されるとともに、ｎＭＯＳトランジスタ１４のゲ
ートに接続されている。なお、定電流回路３を構成する
抵抗１６，１７は、抵抗値が１０ＫΩ程度の小さな抵抗
である。
ースは、抵抗１７を介してグランドに接続されるととも
に、ｎＭＯＳトランジスタ１５のゲートに接続されてい
る。また、ｎＭＯＳトランジスタ１５のソースはグラン
ドに接続され、ドレインは抵抗１６を介して電源ＶＤＤ
に接続されるとともに、ｎＭＯＳトランジスタ１４のゲ
ートに接続されている。なお、定電流回路３を構成する
抵抗１６，１７は、抵抗値が１０ＫΩ程度の小さな抵抗
である。
【００２５】このように構成したハイパスフィルタにお
いて、カレントミラーを構成する一方のｐＭＯＳトラン
ジスタ１１に流れる電流をＩ１、他方のｐＭＯＳトラン
ジスタ１２に流れる電流をＩ２、一方のｐＭＯＳトラン
ジスタ１１のゲート長をＬ１、ゲート幅をＷ１、他方の
ｐＭＯＳトランジスタ１２のゲート長をＬ２、ゲート幅
をＷ２とする。この場合のカットオフ周波数ｆｃは、ｐ
ＭＯＳトランジスタ１１，１２がカレントミラーの関係
にあることから、コンデンサ１の容量値Ｃと一方のｐＭ
ＯＳトランジスタ１１に流す電流Ｉ１の大きさとから決
定される。
いて、カレントミラーを構成する一方のｐＭＯＳトラン
ジスタ１１に流れる電流をＩ１、他方のｐＭＯＳトラン
ジスタ１２に流れる電流をＩ２、一方のｐＭＯＳトラン
ジスタ１１のゲート長をＬ１、ゲート幅をＷ１、他方の
ｐＭＯＳトランジスタ１２のゲート長をＬ２、ゲート幅
をＷ２とする。この場合のカットオフ周波数ｆｃは、ｐ
ＭＯＳトランジスタ１１，１２がカレントミラーの関係
にあることから、コンデンサ１の容量値Ｃと一方のｐＭ
ＯＳトランジスタ１１に流す電流Ｉ１の大きさとから決
定される。
【００２６】このとき、各ｐＭＯＳトランジスタ１１，
１２のゲート長Ｌ１，Ｌ２を互いに等しくすると（Ｌ１
＝Ｌ２）、一方のｐＭＯＳトランジスタ１１に流れる電
流Ｉ １は、次の式(4)のように求められる。 Ｉ１＝（Ｗ１／Ｗ２）Ｉ２……(4) つまり、一方のｐＭＯＳトランジスタ１１に流れる電流
Ｉ１の大きさは、各ｐＭＯＳトランジスタ１１，１２の
ゲート幅Ｗ１，Ｗ２の比で決まる。
１２のゲート長Ｌ１，Ｌ２を互いに等しくすると（Ｌ１
＝Ｌ２）、一方のｐＭＯＳトランジスタ１１に流れる電
流Ｉ １は、次の式(4)のように求められる。 Ｉ１＝（Ｗ１／Ｗ２）Ｉ２……(4) つまり、一方のｐＭＯＳトランジスタ１１に流れる電流
Ｉ１の大きさは、各ｐＭＯＳトランジスタ１１，１２の
ゲート幅Ｗ１，Ｗ２の比で決まる。
【００２７】したがって、各ｐＭＯＳトランジスタ１
１，１２のゲート幅Ｗ１，Ｗ２を調整して小さな電流Ｉ
１を流すようにし、これによって定電流回路２，３の等
価抵抗値Ｒ’を大きくとることにより、ハイパスフィル
タのカットオフ周波数ｆｃを低くすることができる。こ
のとき、大きな等価抵抗値Ｒ’を実現する定電流回路
２，３をＭＯＳ回路により構成しているので、抵抗値の
大きな抵抗や容量値の大きなコンデンサを用いる場合に
比べて回路面積は大きくならず、ＩＣ化に適したカット
オフ周波数ｆｃの低いハイパスフィルタを提供すること
ができる。
１，１２のゲート幅Ｗ１，Ｗ２を調整して小さな電流Ｉ
１を流すようにし、これによって定電流回路２，３の等
価抵抗値Ｒ’を大きくとることにより、ハイパスフィル
タのカットオフ周波数ｆｃを低くすることができる。こ
のとき、大きな等価抵抗値Ｒ’を実現する定電流回路
２，３をＭＯＳ回路により構成しているので、抵抗値の
大きな抵抗や容量値の大きなコンデンサを用いる場合に
比べて回路面積は大きくならず、ＩＣ化に適したカット
オフ周波数ｆｃの低いハイパスフィルタを提供すること
ができる。
【００２８】しかも、カットオフ周波数ｆｃの値が各ｐ
ＭＯＳトランジスタ１１，１２のゲート面積に応じて決
まるので、一般的なＣＲ回路によりハイパスフィルタを
構成していた従来と比べて製造バラツキを小さく抑える
ことができる。また、ハイパスフィルタの温度特性も安
定にすることができる。
ＭＯＳトランジスタ１１，１２のゲート面積に応じて決
まるので、一般的なＣＲ回路によりハイパスフィルタを
構成していた従来と比べて製造バラツキを小さく抑える
ことができる。また、ハイパスフィルタの温度特性も安
定にすることができる。
【００２９】図３は、本実施形態によるハイパスフィル
タの伝達周波数特性を示す図である。図３の例では、電
源ＶＤＤと温度Ｔａの値として、（ＶＤＤ，Ｔａ）＝
（４．５Ｖ，９０℃）、（５Ｖ，２５℃）、（５．５
Ｖ，−３０℃）の３パターンＡ〜Ｃについて測定した結
果を示している。この例から分かるように、電源ＶＤＤ
と温度Ｔａの値を大きくずらしても、カットオフ周波数
ｆｃのバラツキはごくわずかであり、この例では±２０
％程度のバラツキに抑制できている。
タの伝達周波数特性を示す図である。図３の例では、電
源ＶＤＤと温度Ｔａの値として、（ＶＤＤ，Ｔａ）＝
（４．５Ｖ，９０℃）、（５Ｖ，２５℃）、（５．５
Ｖ，−３０℃）の３パターンＡ〜Ｃについて測定した結
果を示している。この例から分かるように、電源ＶＤＤ
と温度Ｔａの値を大きくずらしても、カットオフ周波数
ｆｃのバラツキはごくわずかであり、この例では±２０
％程度のバラツキに抑制できている。
【００３０】図４は、本実施形態によるハイパスフィル
タの位相特性を示す図である。この図４の例でも、電源
ＶＤＤと温度Ｔａの値として、（ＶＤＤ，Ｔａ）＝
（４．５Ｖ，９０℃）、（５Ｖ，２５℃）、（５．５
Ｖ，−３０℃）の３パターンＡ〜Ｃについて測定した結
果を示している。なお、ここではフィルタ入力電圧Ｖi
の値が１．５Ｖ、周波数が１ＭＨｚの場合の位相特性を
示している。この例から分かるように、電源ＶＤＤと温
度Ｔａの値が大きく異なっても、位相のバラツキを十分
に小さく抑制できている。
タの位相特性を示す図である。この図４の例でも、電源
ＶＤＤと温度Ｔａの値として、（ＶＤＤ，Ｔａ）＝
（４．５Ｖ，９０℃）、（５Ｖ，２５℃）、（５．５
Ｖ，−３０℃）の３パターンＡ〜Ｃについて測定した結
果を示している。なお、ここではフィルタ入力電圧Ｖi
の値が１．５Ｖ、周波数が１ＭＨｚの場合の位相特性を
示している。この例から分かるように、電源ＶＤＤと温
度Ｔａの値が大きく異なっても、位相のバラツキを十分
に小さく抑制できている。
【００３１】さらに、本実施形態のハイパスフィルタに
よれば、フィルタ出力電圧Ｖoを、出力端ＯＵＴの次段
に接続されるオペアンプのバイアス電圧としてそのまま
利用することができるというメリットも有する。すなわ
ち、ハイパスフィルタの出力端ＯＵＴには、ｎＭＯＳト
ランジスタ１３の作用によってＤＣ電圧がかかっている
ので、当該ハイパスフィルタの後段にオペアンプを接続
する場合に、そのＤＣ電圧をオペアンプのバイアス電圧
としてそのまま利用することが可能である。
よれば、フィルタ出力電圧Ｖoを、出力端ＯＵＴの次段
に接続されるオペアンプのバイアス電圧としてそのまま
利用することができるというメリットも有する。すなわ
ち、ハイパスフィルタの出力端ＯＵＴには、ｎＭＯＳト
ランジスタ１３の作用によってＤＣ電圧がかかっている
ので、当該ハイパスフィルタの後段にオペアンプを接続
する場合に、そのＤＣ電圧をオペアンプのバイアス電圧
としてそのまま利用することが可能である。
【００３２】図５は、２次ハイパスフィルタの構成を示
す図である。図５に示すように、従来のコンデンサ１０
１と抵抗１０２とからハイパスフィルタを構成し、その
後段にオペアンプ１０５を接続する場合において、オペ
アンプ１０５をリニアな増幅器として動作させるために
は、動作点をゼロの位置からずらすためのバイアス回路
１０４を設けることが必要である。また、ハイパスフィ
ルタの出力段とオペアンプ１０５との間にもう１つのコ
ンデンサ１０３を設ける必要もある。しかしこれでは、
ハイパスフィルタとオペアンプ１０５との間に余分なコ
ンデンサ１０３が追加される形となり、フィルタ特性を
損ねてしまう。
す図である。図５に示すように、従来のコンデンサ１０
１と抵抗１０２とからハイパスフィルタを構成し、その
後段にオペアンプ１０５を接続する場合において、オペ
アンプ１０５をリニアな増幅器として動作させるために
は、動作点をゼロの位置からずらすためのバイアス回路
１０４を設けることが必要である。また、ハイパスフィ
ルタの出力段とオペアンプ１０５との間にもう１つのコ
ンデンサ１０３を設ける必要もある。しかしこれでは、
ハイパスフィルタとオペアンプ１０５との間に余分なコ
ンデンサ１０３が追加される形となり、フィルタ特性を
損ねてしまう。
【００３３】これに対して、本実施形態のハイパスフィ
ルタによれば、ｎＭＯＳトランジスタ１３がバイアス回
路を兼ねることになるので、バイアス回路を別途設ける
必要がなく、また余分なコンデンサを別途設ける必要も
ない。すなわち、出力端ＯＵＴに出力されるフィルタ出
力電圧Ｖoをオペアンプのバイアス電圧としてそのまま
利用することができる。なお、より大きなバイアス電圧
を必要とする場合は、ｐＭＯＳトランジスタ１１および
ｎＭＯＳトランジスタ１３を数段縦積みにして設ければ
良い。
ルタによれば、ｎＭＯＳトランジスタ１３がバイアス回
路を兼ねることになるので、バイアス回路を別途設ける
必要がなく、また余分なコンデンサを別途設ける必要も
ない。すなわち、出力端ＯＵＴに出力されるフィルタ出
力電圧Ｖoをオペアンプのバイアス電圧としてそのまま
利用することができる。なお、より大きなバイアス電圧
を必要とする場合は、ｐＭＯＳトランジスタ１１および
ｎＭＯＳトランジスタ１３を数段縦積みにして設ければ
良い。
【００３４】なお、上記説明した実施形態は、本発明を
実施するにあたっての具体化の一例を示したものに過ぎ
ず、これによって本発明の技術的範囲が限定的に解釈さ
れてはならないものである。すなわち、本発明はその精
神、またはその主要な特徴から逸脱することなく、様々
な形で実施することができる。
実施するにあたっての具体化の一例を示したものに過ぎ
ず、これによって本発明の技術的範囲が限定的に解釈さ
れてはならないものである。すなわち、本発明はその精
神、またはその主要な特徴から逸脱することなく、様々
な形で実施することができる。
【００３５】
【発明の効果】以上説明したように本発明によれば、Ｍ
ＯＳ構造の定電流回路を用いてハイパスフィルタを構成
することができ、大きな容量値のコンデンサや大きな抵
抗値の抵抗を用いることなく、定電流回路に流す電流値
を調整することによってフィルタのカットオフ周波数を
低くすることができる。したがって、回路面積を大きく
することなく、ＩＣ化に適したカットオフ周波数の低い
フィルタ回路を提供することができる。しかも、カット
オフ周波数の値がＭＯＳトランジスタのゲート面積等に
応じて決まるので、製造バラツキを小さく抑えることが
でき、フィルタの温度特性も安定にすることができる。
ＯＳ構造の定電流回路を用いてハイパスフィルタを構成
することができ、大きな容量値のコンデンサや大きな抵
抗値の抵抗を用いることなく、定電流回路に流す電流値
を調整することによってフィルタのカットオフ周波数を
低くすることができる。したがって、回路面積を大きく
することなく、ＩＣ化に適したカットオフ周波数の低い
フィルタ回路を提供することができる。しかも、カット
オフ周波数の値がＭＯＳトランジスタのゲート面積等に
応じて決まるので、製造バラツキを小さく抑えることが
でき、フィルタの温度特性も安定にすることができる。
【図１】本実施形態によるハイパスフィルタの原理構成
を示す図である。
を示す図である。
【図２】図１に示したハイパスフィルタを具体的に実現
するＭＯＳ回路の例を示す図である。
するＭＯＳ回路の例を示す図である。
【図３】本実施形態によるハイパスフィルタの伝達周波
数特性を示す図である。
数特性を示す図である。
【図４】本実施形態によるハイパスフィルタの位相特性
を示す図である。
を示す図である。
【図５】従来の２次ハイパスフィルタの構成を示す図で
ある。
ある。
【図６】最も簡単なＣＲ回路による従来のハイパスフィ
ルタの構成を示す図である。
ルタの構成を示す図である。
１ コンデンサ ２，３ 定電流回路 １１，１２ ｐＭＯＳトランジスタ １３ ｎＭＯＳトランジスタ １４，１５ ｎＭＯＳトランジスタ １６，１７ 抵抗
Claims (6)
- 【請求項１】 信号の入力端と出力端との間に接続され
たコンデンサと、 電源とグランドとの間に接続されたＭＯＳ構造の定電流
回路とを備え、 上記コンデンサの出力側ノードに上記定電流回路を接続
して構成したことを特徴とするフィルタ回路。 - 【請求項２】 信号の入力端と出力端との間に接続され
たコンデンサと、 電源とグランドとの間に直列に接続された２段のＭＯＳ
構造の定電流回路とを備え、 上記コンデンサの出力側ノードと上記２段の定電流回路
の中間ノードとを接続して構成したことを特徴とするフ
ィルタ回路。 - 【請求項３】 信号の入力端と出力端との間に接続され
たコンデンサと、 上記信号の出力端と電源との間に接続されたＭＯＳ構造
から成る第１の定電流回路と、 上記第１の定電流回路とグランドとの間に接続されたＭ
ＯＳ構造から成る第２の定電流回路とを備えたことを特
徴とするフィルタ回路。 - 【請求項４】 上記第１の定電流回路は、上記電源に対
してカレントミラー構造にて接続された第１および第２
のｐＭＯＳトランジスタを備え、上記第１のｐＭＯＳト
ランジスタのドレインを上記信号の出力端に接続して構
成したことを特徴とする請求項３に記載のフィルタ回
路。 - 【請求項５】 上記第２の定電流回路は、自身のドレイ
ンが上記第２のｐＭＯＳトランジスタのドレインに接続
されるとともに、自身のゲートが第２のｎＭＯＳトラン
ジスタのドレインに接続された第１のｎＭＯＳトランジ
スタと、 上記第１のｎＭＯＳトランジスタのソースとグランドと
の間に接続される第１の抵抗と、 自身のゲートが上記第１のｎＭＯＳトランジスタのソー
スに接続され、自身のソースおよびドレインがそれぞれ
グランドおよび第２の抵抗に接続された上記第２のｎＭ
ＯＳトランジスタと、 上記第２のｎＭＯＳトランジスタのドレインと電源との
間に接続される上記第２の抵抗とを備えたことを特徴と
する請求項４に記載のフィルタ回路。 - 【請求項６】 上記コンデンサの出力ノードがゲートに
接続されるとともに、ソースおよびドレインがそれぞれ
グランドおよび上記信号の出力端に接続された第３のｎ
ＭＯＳトランジスタを備えたことを特徴とする請求項１
〜５の何れか１項に記載のフィルタ回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308256A JP2002118443A (ja) | 2000-10-06 | 2000-10-06 | フィルタ回路 |
| PCT/JP2001/008335 WO2002031976A1 (fr) | 2000-10-06 | 2001-09-26 | Circuit filtrant |
| CNB018169333A CN1222107C (zh) | 2000-10-06 | 2001-09-26 | 滤波器电路 |
| EP01972480A EP1353442A4 (en) | 2000-10-06 | 2001-09-26 | FILTER CIRCUIT |
| TW090124568A TW531958B (en) | 2000-10-06 | 2001-10-04 | Filter circuit |
| US10/406,186 US6744307B2 (en) | 2000-10-06 | 2003-04-04 | Filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308256A JP2002118443A (ja) | 2000-10-06 | 2000-10-06 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118443A true JP2002118443A (ja) | 2002-04-19 |
Family
ID=18788600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000308256A Pending JP2002118443A (ja) | 2000-10-06 | 2000-10-06 | フィルタ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6744307B2 (ja) |
| EP (1) | EP1353442A4 (ja) |
| JP (1) | JP2002118443A (ja) |
| CN (1) | CN1222107C (ja) |
| TW (1) | TW531958B (ja) |
| WO (1) | WO2002031976A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565127B2 (en) | 2004-05-14 | 2009-07-21 | Nec Corporation | Signal processing unit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358799B2 (en) * | 2005-04-13 | 2008-04-15 | Finisar Corporation | Switchable high pass configuration and an optical receiver with a switchable high pass configuration |
| CN101326714A (zh) * | 2005-12-15 | 2008-12-17 | 神经网路处理有限公司 | 滤波器的截止频率调整电路 |
| US7859318B2 (en) * | 2008-02-14 | 2010-12-28 | International Business Machines Corporation | Delay line regulation using high-frequency micro-regulators |
| CN111654263B (zh) * | 2020-05-12 | 2023-05-16 | 成都华微电子科技股份有限公司 | 带有低通滤波器的集成电路 |
| CN113098436A (zh) * | 2021-04-01 | 2021-07-09 | 成都九洲迪飞科技有限责任公司 | 一种用于psk调制的成形滤波器设计方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479606A (ja) * | 1990-07-23 | 1992-03-13 | Sharp Corp | フィルタ回路 |
| JPH07191769A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 基準電流発生回路 |
| US5594390A (en) * | 1995-11-27 | 1997-01-14 | National Semiconductor Corporation | Reduced area, first order R-C filters using current conveyors |
| US6091289A (en) * | 1997-07-14 | 2000-07-18 | Electronics And Telecommunications Research Institute | Low pass filter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
| KR0179842B1 (ko) * | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
| DE19609054A1 (de) * | 1996-03-08 | 1997-09-11 | Philips Patentverwaltung | Schaltungsanordnung mit einem Filtervierpol |
| JPH09298437A (ja) * | 1996-05-07 | 1997-11-18 | Mitsubishi Electric Corp | フィルタ回路 |
| JP4018221B2 (ja) * | 1998-02-06 | 2007-12-05 | 富士通株式会社 | チャージポンプ回路、ｐｌｌ回路、及び、ｐｌｌ周波数シンセサイザ |
| JP4129108B2 (ja) * | 2000-02-25 | 2008-08-06 | 三菱電機株式会社 | マイクロフォン用フィルタおよびマイクロフォン装置 |
| US6437639B1 (en) * | 2000-07-18 | 2002-08-20 | Lucent Technologies Inc. | Programmable RC filter |
-
2000
- 2000-10-06 JP JP2000308256A patent/JP2002118443A/ja active Pending
-
2001
- 2001-09-26 CN CNB018169333A patent/CN1222107C/zh not_active Expired - Fee Related
- 2001-09-26 EP EP01972480A patent/EP1353442A4/en not_active Withdrawn
- 2001-09-26 WO PCT/JP2001/008335 patent/WO2002031976A1/ja active Application Filing
- 2001-10-04 TW TW090124568A patent/TW531958B/zh not_active IP Right Cessation
-
2003
- 2003-04-04 US US10/406,186 patent/US6744307B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479606A (ja) * | 1990-07-23 | 1992-03-13 | Sharp Corp | フィルタ回路 |
| JPH07191769A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 基準電流発生回路 |
| US5594390A (en) * | 1995-11-27 | 1997-01-14 | National Semiconductor Corporation | Reduced area, first order R-C filters using current conveyors |
| US6091289A (en) * | 1997-07-14 | 2000-07-18 | Electronics And Telecommunications Research Institute | Low pass filter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565127B2 (en) | 2004-05-14 | 2009-07-21 | Nec Corporation | Signal processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030169100A1 (en) | 2003-09-11 |
| TW531958B (en) | 2003-05-11 |
| EP1353442A4 (en) | 2008-06-04 |
| CN1468465A (zh) | 2004-01-14 |
| US6744307B2 (en) | 2004-06-01 |
| EP1353442A1 (en) | 2003-10-15 |
| CN1222107C (zh) | 2005-10-05 |
| WO2002031976A1 (fr) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0851578B1 (en) | Filter circuit | |
| JP2004343373A (ja) | アクティブインダクタンス回路及び差動アンプ回路 | |
| JP4347074B2 (ja) | アクティブフィルタ | |
| JP2004530352A (ja) | 電圧制御発振器用一定の出力揺れ及び可変時間遅延を有するｃｍｏｓ回路 | |
| US6680645B2 (en) | Active filter circuit with operational amplifier | |
| JP3556577B2 (ja) | インピーダンス変換回路 | |
| US6809616B2 (en) | Inductor equivalent circuit and application thereof | |
| JP2002118443A (ja) | フィルタ回路 | |
| JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
| Chang et al. | The design and analysis of a RF CMOS bandpass filter | |
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| US20050030092A1 (en) | Active filter circuit with operational amplifier | |
| JPH10126223A (ja) | モノリシックｍｏｓ−ｓｃ回路 | |
| JP4768186B2 (ja) | 位相補償型インピーダンス変換器 | |
| JP4574813B2 (ja) | 増幅回路 | |
| JP2007174442A (ja) | 差動増幅器 | |
| JP2004186842A (ja) | 差動増幅回路 | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| KR100200771B1 (ko) | 저역필터 | |
| JPH08139567A (ja) | 低域通過フィルタ | |
| JP2004274463A (ja) | 差動電子回路 | |
| Singh et al. | Study of Analog Filters Employing Current-Mode Active Elements Suitable for Biomedical Applications | |
| TWI222270B (en) | On-chip high-pass filter with large time constant | |
| JPS59115610A (ja) | 半導体フイルタ回路 | |
| JP2002110916A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |