JPH10126223A - モノリシックｍｏｓ−ｓｃ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＯＳ−ＳＣ回路のセットリング時間、相互
コンダクタンス、キャパシタンスの値を適切に設計す
る。 【構成】 設けられている少なくとも１つのオペアンプ
は、その遮断（暗）電流ないし静止電流を決め、そして
永続的ないし永久的に導通状態で動作するトランジスタ
として実現される抵抗器を含んでいる。オンチップクロ
ックオシレータは、クロック信号を発生する。このオシ
レータは、その周波数が、永続的ないし永久的に導通状
態において動作するトランジスタとして実現されるオシ
レータ抵抗とそしてオシレータキャパシタとによって決
められるＲＣクロックオシレータであるか、又は、その
周波数がオペアンプの遮断（暗）電流ないし静止電流に
よって決められる電流制御クロックオシレータであって
もよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、以下にＭＯＳ−Ｓ
Ｃ回路と略される、エンハンスメントモードの絶縁型ゲ
ート形電界効果トランジスタによってモノリシック的に
集積された、そのため半導体チップ上およびチップ内に
実現された、スイッチキャパシタ回路に関する。

【０００２】

【従来の技術】そのような、ＭＯＳ−ＳＣ回路の基本部
分は、その遮断（暗）電流ないし静止電流（ｑｕｉｅｓ
ｃｅｎｔ ｃｕｒｒｅｎｔ）が抵抗器によって、または
電流ミラーの一部である定電流源によって決められるオ
ペアンプと、クロック信号を発生するためのオンチップ
クロックオシレータ、またはその周波数がオシレータ抵
抗器およびオシレータキャパシタによって決められるＲ
Ｃクロックオシレータと、信号入力および信号出力との
間に接続されたキャパシタと、そしてクロック信号によ
ってクロックされるそれぞれのオペアンプによって、動
作の間にチャージまたはディスチャージされる、それぞ
れのキャパシタを通るトランジスタの形態のスイッチと
である。

【０００３】上に説明された２つの型式のクロックオシ
レータを持つＭＯＳ−ＳＣ回路の場合においては、それ
らの周波数および／またはそれらの周波数安定度は、そ
れほどクリティカルなものではない。たとえば、そのよ
うなＭＯＳ−ＳＣ回路はＳＣアナログ／ディジタルコン
バータ、またはＳＣディジタル／アナログコンバータま
たは１９９４年１１月１８日の米国特許出願第ＳＮ ０
８／３４２，２１８号で説明されている回路である。

【０００４】

【発明が解決しようとする課題】特にこの型式のＭＯＳ
−ＳＣ回路のモノリシック実現においては、すなわちデ
ザインと呼ばれる、個々の半導体層の実際のレイアウト
を描き、そしてそのために必要なマスクを露光し、そし
て拡散するときに、そして実際の技術的な半導体処理段
階を選択するときに、以下のような各問題点が発生す
る。

【０００５】ａ）セットリング時間によって生じるエラ
ーは、たとえば０．１％の量まで充分に小さいため、一
方ではオペアンプのセットリング時間は充分に短くされ
るべきであり、他方では電力要求は必要とされるものよ
り大きく、そしてノイズ感度はノイズ帯域が増加するに
従って増加するため、セットリング時間はそれほど短く
はできない。

【０００６】ｂ）製造されるオペアンプの実際のセット
リング時間は、その遮断（暗）電流ないし静止電流を規
定する抵抗の実際的に実現された値によって、または定
電流源の電流の実際に実現された値によって決められ、
このための各場合における製造許容差は、２０％の範囲
にある。

【０００７】ｃ）個々のトランジスタの実際の相互コン
ダクタンスは基本的に、個々の半導体領域のドーピング
の許容差に、製造された、または沈着された二酸化シリ
コン、すなわちゲート領域の外側に存在している、換言
すると、フィールドオキサイドと呼ばれる、の厚さの許
容差に、ゲートスレッショールド電圧の許容差に、そし
てチャンネル長さの許容差に依存しており、これらのた
めの製造許容差は５０％の範囲に存在する。

【０００８】ｄ）キャパシタの容量の許容差の実際的な
値は、普通２０％までの量である。

【０００９】ｅ）スイッチを実現するトランジスタの導
通状態における抵抗値、すなわちそれらのそれぞれのオ
ン抵抗と呼ばれる、は一方において、これと組み合わせ
られるキャパシタによって形成される時定数が充分に小
さくなるよう、充分に小さくなければならず、そして他
方においてはクロックフィードスルーおよびより大きな
漏れは必要以上の影響を生じさせるため、それほど小さ
くされる必要はない。

【００１０】ｆ）個々のスイッチキャパシタ素子の時定
数は、それぞれのオペアンプのセットリング時間ととも
に、そしてさらに、動作温度および動作電圧も実際の値
とともに、全体的なセットリング時間を決める。この場
合において、それぞれのスイッチキャパシタオペアンプ
ユニットは、クロックオシレータによって発生されたパ
ルスにより、決められる時間間隔内に安定する必要があ
る。この場合において、前に説明された全ての許容差
は、影響を与えるか、または配慮されなければならず、
これらは上に説明されたところによれば、５０％の範囲
内にある必要がある。この場合において、オンチップＲ
Ｃクロックオシレータの周波数の許容差は２０％から３
０％の範囲に存在する。

【００１１】ｇ）ＳＣ回路の上に説明された許容差、お
よび最後に説明されたクロックオシレータの許容差が、
一般的には互いに相関しておらず、そして加えられるも
のであるため、考慮するべきより大きな許容範囲は、上
に説明されたデザインに関しては最悪ポイントから得ら
れる結果となる。この状況は、クロック信号の周期とオ
ペアンプのセットリング時間の必要とされる標準的な値
との間の差異によって説明され、この差異は、この場
合、マージンＭとして考慮され、そして最悪の場合８０
％の範囲に存在する。ＳＣ回路の上に説明された許容
差、およびクロックオシレータの許容差が互いに相関し
ているとしても、３０％の最善のマージンが達成され
る。

【００１２】

【課題を解決するための手段】上記課題は、請求項１項
記載の構成要件により解決される。

【００１３】即ち、本発明は、設計における許容差範囲
または考慮されるべきマージンを著しく節減させること
により、これらの課題を解決するものである。

【００１４】

【発明の実施の形態】この目的のために、エンハンスメ
ントモードの絶縁型ゲート電界効果トランジスタによる
モノリシックに集積されたスイッチキャパシタ回路にお
いて、本発明は、少なくとも１つのオペアンプを有し、
これはその遮断（暗）電流ないし静止電流を決め、そし
て永続的ないし永久的な導通状態において動作するトラ
ンジスタとして実現される抵抗器を含み、クロック信号
を発生させるためのオンチップクロックオシレータを有
し、これはその周波数が、永続的ないし永久的な導通状
態において動作するトランジスタとして実現されるオシ
レータ抵抗器およびオシレータキャパシタによって決め
られるＲＣクロックオシレータであるか、またはその周
波数がオペアンプの静止電流によって決められる電流制
御クロックオシレータのいずれかであり、少なくとも１
つのキャパシタを持ち、そしてトランジスタの形態の少
なくとも１つのスイッチを持ち、クロック信号によって
クロックされるオペアンプによって動作している間に、
これを通してキャパシタがチャージまたはディスチャー
ジされる。

【００１５】本発明の望ましい実施例においては、永続
的ないし永久的に導通状態にあるトランジスタは、適切
にバイアスされたＣＭＯＳ伝達ゲートによって実現され
る。

【００１６】このため、上に説明された課題を解決する
ために、本発明によれば、オペアンプの遮断（暗）電流
ないし静止電流を決める抵抗器および周波数共同決定オ
シレータ抵抗器の両方はそれぞれ、永続的ないし永久的
に導通状態となって動作するＭＯＳトランジスタのオン
抵抗として実現される。

【００１７】本発明の１つの利点は、ＳＣ回路の速度が
クロック信号の周期に追従するため、許容差範囲または
マージンが１０％に向かうことができることである。

【００１８】結果的に、さらに別の利点は、オペアンプ
のより狭い帯域を考慮すると、アリエーシングによって
生ずるノイズスペクトルがクロック信号の周波数よりも
上の周波数範囲においてはより少なく広がっているよう
に見えることである。さらに、目に前に説明された電力
要求は、節減され、そして前に説明されたクロックフィ
ードスルーは、最も大きな可能性をもって回避される。

【００１９】

【実施例】本発明およびそのさらなる特徴は、図面を参
照しながらさらに詳細に説明される。図面の中において
は、同等な、または共通的に対応する部分は同じ参照記
号が付与されている。

【００２０】図１ａは、その上にＳＣ回路が構築され
る、基本的な広範なＳＣ回路として理解されることがで
きる簡単なＳＣ回路の回路図を示している。入力Ｅは、
一方において第１切り替えスイッチ１の第１スイッチン
グパス１_Ｃを通して、第１キャパシタＫ_１の第１端子に
接続され、そして他方において、第２スイッチングパス
１_Ｏを通して基準電圧Ｖ_ｒｅｆ、これはたとえば回路の
ゼロポイントの電位、に接続されることができる。

【００２１】第１キャパシタＫ_１の第２端子は、一方に
おいて、第２切り替えスイッチ２の第１スイッチングパ
ス２_Ｏを通してオペアンプ３の反転入力に接続されるこ
とができ、そして他方においては、第２スイッチングパ
ス２_Ｃを通して基準電位Ｖ_ｒｅｆに接続されることがで
きる。オペアンプ３の非反転入力は基準電位Ｖ_ｒｅｆに
接続される。オペアンプ３の出力Ａは、第２キャパシタ
Ｋ_２を通してその反転入力に接続され、そしてその結果
として第１キャパシタＫ_１の第２端子にも接続される。

【００２２】図１ａに示されている２つの切り替えスイ
ッチ１、２のスイッチ位置においては、第１キャパシタ
Ｋ_１は入力Ｅに現れる信号によってチャージされる。も
し、この２つの切り換えスイッチ１、２がそれらの他の
スイッチ位置に動くならば、このチャージは中断される
かまたは終了し、そして第１キャパシタＫ_１に蓄積され
ていたチャージは第２キャパシタＫ_２に向かう。

【００２３】ＣＭＯＳ伝達ゲートは、ＳＣ回路の切り替
えスイッチの導通および非導通を望ましく実現させる例
として働くことができ、知られているとおり、ＣＭＯＳ
伝達ゲートは、集積されたＣＭＯＳ回路の、すなわちコ
ンプレメンタリエンハンスメントモード絶縁型ゲート電
界効果トランジスタを持つ集積回路の、部分回路であ
る。しかし、一様な導通形式の電界効果トランジスタも
またスイッチングパスを実現するために用いることがで
きる。

【００２４】図１ｂおよび図１ｃは、ＣＭＯＳ伝達ゲー
トによって、開かれた、そして閉じられたスイッチング
パスＳ_ＯおよびＳ_Ｃそれぞれの実現方法を示している。
これはＰチャンネルトランジスタＴ_ｐおよびＮチャンネ
ルトランジスタＴ_ｎの制御電流パスによって形成された
並列回路を含んでいる。

【００２５】図１ｂに示すように、両方のトランジスタ
はスイッチオフとなっており、そしてその結果両方の電
流パスは非導通状態となるために、知られている通り電
圧Ｖ_ＤＤがＰチャンネルトランジスタＴ_ｐのゲートに現
れており、そして同時に、電圧Ｖ_ＳＳがＮチャンネルト
ランジスタＴ_ｎのゲートに存在している。電圧Ｖ
_ＤＤは、ＰチャンネルトランジスタＴ_ｐのゲートスレッ
ショールド電圧よりも著しく負であり、そして電圧Ｖ
_ＳＳはＮチャンネルトランジスタＴ_ｎのゲートスレッシ
ョールド電圧よりも著しく正である。

【００２６】図１ｃによれば、２つのトランジスタの両
方の電流パスが導通状態となるために、電圧Ｖ_ＳＳがＰ
チャンネルトランジスタＴ_ｐのゲートに現れており、そ
して同時に電圧Ｖ_ＤＤがＮチャンネルトランジスタＴ_ｎ
のゲートに現れている。電圧Ｖ_ＤＤは、Ｐチャンネルト
ランジスタＴ_ｐのゲートスレッショールド電圧よりも著
しくより正であり、そして電圧Ｖ_ＳＳは、Ｐチャンネル
トランジスタＴ_ｎのゲートスレッショールド電圧よりも
著しくより負である。その結果、２つのスイッチオンの
コンプリメンタリトランジスタは、通常１０ｋΩの程度
の大きさの値を持つことができる抵抗Ｒ_ＯＮを実現す
る。

【００２７】図２は、ＲＣオシレータの基本的な回路図
を描いている。オシレータ抵抗器Ｗ_Ｏを通して、オシレ
ータ切り替えスイッチＳ_Ｏは、オシレータキャパシタＫ
_Ｏを電圧Ｖ_ＤＤおよびＶ_ＳＳとの間で戻し、また前進切
り替えを行う。自由走行方法において、これを行うため
に、オシレータ抵抗器Ｗ_Ｏと、オシレータキャパシタＫ
_Ｏとの間の接続ポイントは、シュミットトリガ４の入力
に接続され、この出力はオシレータ切り替えスイッチＳ
_Ｏの制御入力に接続される。こうして方形波信号がこの
出力に生じ、この方形波信号の周波数は基本的に抵抗器
Ｗ_ＯとキャパシタＫ_Ｏとによって形成されるＲＣ素子の
時定数によって決められる。知られているとおり、これ
は抵抗器Ｗ_Ｏの値ＲとキャパシタＫ_Ｏの値Ｃとの積に等
しい。

【００２８】図３は、本発明の１つの特色によるＲＣク
ロックオシレータの、図２の回路に大きく相当する回路
図を示している。図２との違いは、抵抗器Ｗ_Ｏが図１ｃ
による永続的ないし永久的にスイッチオンのＣＭＯＳ伝
達ゲートによって実現されていることであり、その結果
として抵抗器Ｗ_Ｏの値Ｒに関してＲ＝Ｒ_ＯＮが成り立っ
ている。

【００２９】図４は、ＣＭＯＳ技術を用いて実現した通
常の電流制御クロックオシレータの基本的な回路図を示
している。この場合には、図２および図３による抵抗器
Ｗ_ＯはＣＭＯＳ電流ミラーによって置換されている。後
者は、Ｐチャンネル抵抗器Ｐ_１およびＮチャンネルトラ
ンジスタＮ_１、ならびにさらに別のＰチャンネルトラン
ジスタＰ_２およびさらに別のＮチャンネルトランジスタ
Ｎ_２によって形成される直列回路を含んでいる。

【００３０】この直列回路において、Ｐチャンネルトラ
ンジスタＰ_１の、そしてＮチャンネルトランジスタＮ_１
の制御電流パスは、ＰチャンネルトランジスタＰ_１のド
レインが電圧Ｖ_ＤＤに接続され、そしてＮチャンネルト
ランジスタＮ_１のソースが電圧Ｖ_ＳＳに接続されるよう
な方法で直列に接続されている。

【００３１】同様に、ＰチャンネルトランジスタＰ_２の
ドレインは、電圧Ｖ_ＤＤに接続され、そしてＮチャンネ
ルトランジスタＮ_２のソースは、同様に、電圧Ｖ_ＳＳに
接続される。２つのＮチャンネルトランジスタＮ_１、Ｎ
_２のゲートは、互いに接続され、そしてさらに直列回路
の２つのトランジスタの間の接合ポイントに、すなわち
ＮチャンネルトランジスタＮ_１のドレインとＰチャンネ
ルトランジスタＰ_１のソースに、接続される。２つのＰ
チャンネルトランジスタＰ_１、Ｐ_２のそれぞれのゲート
もまたこの接合ポイントに接続される。

【００３２】さらに別のＰチャンネルトランジスタＰ_２
のソースは、切り替えスイッチＳ_Ｏの第１入力に接続さ
れ、そしてさらに別のＮチャンネルトランジスタＮ_２の
ドレインは切り替えスイッチＳ_Ｏの第２入力に接続され
る。後者の出力は、図３に示されるように、シュミット
トリガ４の入力に、そしてキャパシタＫ_Ｏに接続され
る。

【００３３】電圧Ｖ_ＤＤとＰチャンネルトランジスタＰ
_１のゲートとの間に存在するのは、バイアス電圧Ｖ_ｂで
あり、これはこのトランジスタの中を流れる遮断（暗）
電流ないし静止電流Ｉ_Ｏを共同決定する。この遮断
（暗）電流ないし静止電流Ｉ_Ｏは、こうして、バイアス
電圧Ｖ_ｂによってユーザーによりセットされることがで
きる。

【００３４】電流ミラーの公知特性を考慮すると、この
遮断（暗）電流ないし静止電流Ｉ_Ｏは、また、図４に描
かれているように切り替えスイッチＳ_Ｏが描かれている
位置にあって、そしてその結果キャパシタＫ_Ｏをチャー
ジするならば、さらに別のＰチャンネルトランジスタＰ
_２内をも流れることになる。

【００３５】シュミットトリガ４が、切り替えスイッチ
Ｓ_Ｏをその別のスイッチ位置に切り替えるとき、キャパ
シタＫ_Ｏは、遮断（暗）電流ないし静止電流Ｉ_Ｏによっ
て再びチャージされる。この遮断（暗）電流ないし静止
電流はまた、ＮチャンネルトランジスタＮ_１の中をも流
れ、そして電流ミラー特性がこれを要求するために、こ
の遮断（暗）電流ないし静止電流Ｉ_Ｏは、今や、さらに
別のＮチャンネルトランジスタＮ_２を通して流れる。

【００３６】図５は、オペアンプの基本的素子として、
Ｐトランジスタを用いて実現される、簡単な作動アンプ
の基本的な回路図を示している。作動アンプは、２つの
増幅トランジスタＶ_１、Ｖ_２を含んでおり、それらのド
レインは、互いに接続されており、そして定電流トラン
ジスタＶ_３の制御遮断（暗）電流ないし静止電流パスを
通して、電圧Ｖ_ＤＤに結合される。トランジスタＶ_３の
ゲートと電圧Ｖ_ＤＤとの間に存在するのは、バイアス電
圧Ｖ_ｂ１であり、これはこのトランジスタの中を流れる
遮断（暗）電流ないし静止電流Ｉ_ｂを共同決定する。結
果としてこの場合にもまた、遮断（暗）電流ないし静止
電流Ｉ_ｂはバイアス電圧Ｖ_ｂ１によってユーザーにより
セットされることができる。

【００３７】遮断（暗）電流ないし静止電流Ｉ_１および
Ｉ_２それぞれは、アンプトランジスタＶ_１の中を、そし
てアンプトランジスタＶ_２の中を流れ、この場合作動ア
ンプの特性により、それら２つの電流の和は、一定であ
り、そして遮断（暗）電流ないし静止電流Ｉ_ｂに等し
い。

【００３８】Ｉ_１＋Ｉ_２＝Ｉ_ｂ＝一定 遮断（暗）電流ないし静止電流Ｉ_ｂは、アンプトランジ
スタＶ_１、Ｖ_２のそれぞれのゲートに現れる可変信号Ｖ
_ｉ１、Ｖ_ｉ２の間の差の関数として２つのアンプトラン
ジスタＶ_１、Ｖ_２の間で分割され、結果として変化する
電流Ｉ_１、Ｉ_２がそれらの中を流れる。それらの電流Ｉ
_１、Ｉ_２はさらに、そのオペアンプの別の段に、または
集積された回路の他の段に提供される。

【００３９】そのような作動アンプの相互コンダクタン
スｇ_ｍに関して、以下が成立する。

【００４０】

【数１】

【００４１】ここにおいて、β_ｐは作製、生産上要求さ
れた定数である。

【００４２】作動アンプ基本素子を基にしたオペアンプ
を実現する種々の可能な方法が説明されたとはいえ、オ
ペアンプの相互コンダクタンスは常に、作動アンプ基本
素子の相互コンダクタンスの関数である。このため、オ
ペアンプの帯域幅、または極周波数ｆ_ｐは、ｆ_ｐに関し
てｆ_ｐ＝ｇ_ｍ／（２πｃ）が成立するため、遮断（暗）
電流ないし静止電流Ｉ_ｂの関数であり、ここでアンプ出
力の容量性負荷がｃによって表されている。

【００４３】２段アンプの場合においては、ｃは既知の
ミラーキャパシタンスである。全ての場合において、容
量性負荷ｃはＳＣ回路において、そしてクロックオシレ
ータにおいて用いられる他のキャパシタと同じ型式のも
のであるべきである。

【００４４】図６は、ＭＯＳまたはＣＭＯＳオペアンプ
の異なる簡単な遮断（暗）電流ないし静止電流セッティ
ング回路の回路図を示している。図６ａは、Ｐチャンネ
ルトランジスタＰを示しており、その制御電流パスは電
圧Ｖ_ＤＤと電圧Ｖ_ＳＳとの間の抵抗器Ｗ、この抵抗器は
抵抗Ｒを有している、と直列に接続されている。

【００４５】トランジスタＰのゲートは、その抵抗器Ｗ
との接合ポイントに接続されており、そしてこのゲート
に加えられるのは、抵抗器ＷとトランジスタＰとによっ
て形成される直列回路を流れる遮断（暗）電流ないし静
止電流Ｉ_ｂを共同決定するバイアス電圧Ｖ_ｂ１である。
共同決定は、遮断（暗）電流ないし静止電流Ｉ_ｂはま
た、トランジスタＰのチャンネルの寸法に、すなわち商
ｗ／ｌ（ｗは前記チャンネルの幅、そしてｌはその長
さ）にも依存するからである。遮断（暗）電流ないし静
止電流Ｉ_ｂに関して以下が成立する。

【００４６】Ｉ_ｂ〜（Ｖ_ＤＤ−Ｖ_ＳＳ−Ｖ_ｂ１）／Ｒ 図６ｂによる回路においては、図６ａの抵抗器Ｗが定電
流源Ｑによって置換されている。図６ｃにおいては、Ｎ
チャンネルトランジスタＮの制御電流パスが電圧Ｖ_ＳＳ
端における抵抗器Ｗと直列に接続されている。トランジ
スタＮのゲートは、抵抗器Ｗとのその接合ポイントに接
続されており、このゲートに加えられるのはバイアス電
圧Ｖ_ｂ２であり、これはトランジスタＰ、抵抗器Ｗおよ
びトランジスタＮによって形成される直列回路に流れる
遮断（暗）電流ないし静止電流Ｉ_ｂを付加的に共同決定
する。ここで、遮断（暗）電流ないし静止電流Ｉ_ｂに関
して以下が成立する。

【００４７】 Ｉ_ｂ〜（Ｖ_ＤＤ−Ｖ_ＳＳ−Ｖ_ｂ１−Ｖ_ｂ２）／Ｒ 図６ｄにおいては、図６ｃの抵抗器Ｗがダイオードとし
て接続されているＰチャンネルトランジスタＤ_Ｐによっ
て置換されており、ここでは前記Ｐチャンネルトランジ
スタＤ_Ｐの制御電流パスが、Ｐチャンネルトランジスタ
ＰとＮチャンネルトランジスタＮとで形成される直列回
路内に挿入されている。この場合には、トランジスタＤ
_Ｐのゲートは、ＮチャンネルトランジスタＮとのその接
合ポイント、すなわちトランジスタＮのゲートにも、接
続されている。

【００４８】図６ｅにおいては、図６ｃの抵抗器Ｗがダ
イオードとして接続されていＮチャンネルトランジスタ
Ｄ_Ｎによって置換されており、ここでは前記Ｎチャンネ
ルトランジスタＤ_Ｎの制御電流パスがＰチャンネルトラ
ンジスタＰとＮチャンネルトランジスタＮとによって形
成される直列回路内に挿入されている。この場合には、
トランジスタＤ_Ｎのゲートは、Ｐチャンネルトランジス
タＰとのその接合ポイントに、すなわちトランジスタＰ
のゲート接続にも接続されている。

【００４９】ダイオードとして接続されているそれぞれ
のトランジスタＤ_ＰまたはＤ_Ｎは、普通、小さなｗ／ｌ
比を有しており、これは小さなパワーロスを持つ遮断
（暗）電流ないし静止電流セッティング回路を得るため
に行われる。

【００５０】図６ｆは極めて小さなパワーロスを持つ遮
断（暗）電流ないし静止電流セッティング回路を示して
いる。２つの並列回路パスが形成されている。遮断
（暗）電流ないし静止電流Ｉ_ｂは、それらの各々の中を
流れる。図６ｆにおいて左手にある第１回路パスは、電
圧Ｖ_ＤＤから開始して見ていくと、Ｐチャンネルトラン
ジスタＰ、ＮチャンネルトランジスタＮおよび抵抗器Ｗ
によって形成される直列回路を含んでいる。図６ｆの右
手の第２回路パスは、電圧Ｖ_ＤＤから開始して見ていく
と、さらに別のＰチャンネルトランジスタＰ’およびさ
らに別のＮチャンネルトランジスタＮ’によって形成さ
れる直列回路を含んでいる。

【００５１】さらに別のＰチャンネルトランジスタＰ’
のゲートは、ＰチャンネルトランジスタＰのゲートに接
続されている。さらに別のＮチャンネルトランジスタ
Ｎ’のゲートは、ＮチャンネルトランジスタＮのゲート
に接続されており、そして２つのさらに別のトランジス
タの間の接合ポイントに接続されている。図６ｅに存在
していたような、ＮチャンネルトランジスタＮのゲート
とそのドレインとの間の接続は存在していない。

【００５２】Ｎチャンネルトランジスタは、トランジス
タＰ、Ｐ’、Ｎ’のそれぞれのｗ／ｌと比べて増大され
たｗ／ｌ比を有しており、このことはトランジスタＰ、
Ｐ’、Ｎ’の場合には表現１ｘによって、そしてトラン
ジスタＮの場合には、表現４ｘによって現されており、
ここで４ｘは、前記トランジスタＮのｗ／ｌ比がトラン
ジスタＰ、Ｐ’、Ｎ’のそれよりも４倍大きいことを表
現することとを意図している。

【００５３】トランジスタＰ、Ｐ’によって形成される
電流ミラーは、第１回路パスにおける遮断（暗）電流な
いし静止電流Ｉ_ｂが第２回路パスにおける遮断（暗）電
流ないし静止電流Ｉ_ｂに等しいことを確実とする。トラ
ンジスタＮ’のゲート−ソース電圧Ｖ_ｇｓＮは、こうし
て、トランジスタＮのゲート−ソース電圧Ｖ_ｇｓＮより
も小さい。その結果、遮断（暗）電流ないし静止電流Ｉ
_ｂに関して、以下が成立する。

【００５４】Ｉ_ｂ＝（Ｖ_ｇｓＮ’−Ｖ_ｇｓＮ）／Ｒ 図７ａから図７ｃは、図６ａ、図６ｃおよび図６ｆに比
べられる遮断（暗）電流ないし静止電流セッティング回
路を描いておりこれら回路においては本発明によれば、
それぞれの抵抗器Ｗは図１ｃによる永続的ないし永久的
にスイッチオンのＣＭＯＳ伝達ゲートによって置換され
ている。

【００５５】本発明によって成し遂げられる利点を説明
するために、図８から図１１のそれぞれの２つの部分図
ａ）およびｂ）は、マージンの数値をバーグラフで表し
ており、上に規定されたマージンの考え方は章ｇ）を参
照すべきである。部分図ａ）は、それぞれＭＯＳ−ＳＣ
回路の必要なセットリング時間に関連しており、そして
それぞれの部分図ｂ）は、ブロック信号の周期に関連し
ている。

【００５６】この場合においては、空白の長方形は、そ
れぞれの平均許容差範囲を表しており、ハッチされた長
方形は互いに相関する部分許容差範囲を表現しており、
そして狭い塗りつぶされた長方形は標準値を表してい
る。

【００５７】図８ａおよび図８ｂは、既に上で説明され
たように、集積されたＭＯＳオペアンプの必要とされる
セットリング時間の平均許容差範囲（±５０％）を、そ
してそれぞれクロックパルスジェネレータとして働く水
晶オシレータの許容差範囲を示している。この場合にお
ける結果的なマージンＭ_Ｑは、約５５％の量である。

【００５８】図９ａおよび図９ｂは、集積されたＭＯＳ
オペアンプ（許容差範囲は再び±５０％）と、それぞれ
クロックパルスジェネレータとして働く通常のオンチッ
プＲＣオシレータ、それらの許容差範囲には何の相関も
ない、とに与えられる条件を示している。図９ａは、図
８ａに等しく、そして図９ｂは±３０％となるオンチッ
プＲＣオシレータの平均許容差範囲を示している。この
場合におけるマージンＭ_ＲＣは、約８０％の量である。

【００５９】図１０ａおよび図１０ｂは、これら許容差
範囲間に標準的な相関が存在するときに、クロックパル
スジェネレータとしての通常のオンチップＲＣオシレー
タに与えられる条件を示している。図１０ａは、±２５
％の部分的な許容差範囲を持つ、再び±５０％の集積さ
れたＭＯＳオペアンプの必要とされるセットリング時間
の平均許容差範囲を示している。

【００６０】このため、図１０ｂにおいては、オンチッ
プＲＣオシレータの許容差範囲の左手エッジは、図１０
ａの標準的な値にシフトすることができる。この許容差
範囲が±２５％の類似の相関した部分的許容差範囲を有
しているため、この場合におけるマージンＭ_ＲＣＫは、
単に±３０％の量であるが、しかしこれもまだ大きすぎ
る。

【００６１】本発明によれば、図１１ａおよび図１１ｂ
によって、オペアンプ（図１１ａ）の、およびオンチッ
プＲＣオシレータ（図１１ｂ）のセットリング時間のそ
れぞれの部分的許容範囲を各場合において±４０％に増
加させることが可能であり、この結果として、マージン
Ｍ_Ｅｒｆは、ここで単に±１０％となる。その結果、Ｍ
ＯＳ−ＳＣ回路の設計は著しく改善された境界条件を基
に行うことが可能となる。

【００６２】オンチップＲＣオシレータを用いたときの
条件が図８から図１１を参照しながら説明されたとはい
え、相当する考慮はまた本発明によって電流制御オシレ
ータにも適用できる。

【００６３】パワーロスの許容差を考慮しないままには
できない場合においては、ＭＯＳ−ＳＣ回路のレイアウ
トの設計においてトリマブルな、そしてそのため調節可
能な遮断（暗）電流ないし静止電流を提供することか可
能である。この場合においては、全体的な遮断（暗）電
流ないし静止電流は、遮断（暗）電流ないし静止電流を
決める抵抗が増加するときに増加する。このことは、た
とえばさらに多くのＣＭＯＳ伝達ゲートを直列に接続す
ることにより、あるいはたとえば遮断（暗）電流ないし
静止電流のための電流ミラーのそれぞれの電流比を増加
させることにより、実現することが可能である。

【００６４】個々のＭＯＳ−ＳＣ回路に必要なセッティ
ング値は、前記回路の試験の間の製造の工程において決
めることができ、そしてたとえばＥＥＰＲＯＭまたは類
似のメモリ内に蓄積される。

【００６５】この遮断（暗）電流ないし静止電流トリミ
ングは、マージンＭ_Ｅｒｆを大幅に増加させるわけでは
ない。その指数的依存を考慮するとスイッチのセットリ
ング時間誤差における増加はそれほど大きくないため、
２５％のトリミングマージンは普通許容可能な供給電流
許容差を達成するのに充分である。その結果、本発明の
場合においては、セットリング時間誤差は供給電圧、温
度および処理パラメータ変化にわずかしか依存しない。

【００６６】本発明を以下要約的に説明する。

【００６７】本発明によれば、ＭＯＳ−ＳＣ回路のセッ
トリング時間、相互コンダクタンス、キャパシタンスの
値を適切に設計するものである。。

【００６８】以て、エンハンスメントモードの絶縁型ゲ
ート電界効果トランジスタによってモノリシック的に集
積されたスイッチキャパシタ回路の設計において考慮さ
れるべき許容差範囲またはマージンにおける著しい減少
を考えると、少なくとも１つのオペアンプを備えること
が必要となる。このオペアンプは、その遮断（暗）電流
ないし静止電流を決め、そして永続的ないし永久的に導
通状態で動作するトランジスタとして実現される抵抗器
を含んでいる。オンチップクロックオシレータは、クロ
ック信号を発生する。このオシレータは、その周波数
が、永続的ないし永久的に導通状態において動作するト
ランジスタとして実現されるオシレータ抵抗とそしてオ
シレータキャパシタとによって決められるＲＣクロック
オシレータであるか、又は、その周波数がオペアンプの
遮断（暗）電流ないし静止電流によって決められる電流
制御クロックオシレータであってもよい。少なくとも１
つのキャパシタは、オペアンプによる動作の間に、クロ
ック信号によってクロックされるトランジスタの形態の
少なくとも１つのスイッチを通してチャージまたはディ
スチャージされる。

【００６９】

【発明の効果】ＭＯＳ−ＳＣ回路のセットリング時間、
相互コンダクタンス、キャパシタンスの値を適切に設計
できる。

【図面の簡単な説明】

【図１】ＣＭＯＳ伝達ゲートによって導通および非導通
スイッチングパスを実現する簡単なＳＣ回路の回路図。

【図２】ＲＣオシレータの基本的な回路図。

【図３】本発明によるＲＣクロックオシレータの回路
図。

【図４】ＣＭＯＳ技術を用いて実現した電流制御クロッ
クオシレータの基本的な回路図。

【図５】Ｐチャンネルトランジスタを用いて実現した簡
単な作動増幅器の基本的な回路図。

【図６】ＭＯＣまたはＣＭＯＳオペアンプの異なる簡単
な遮断（暗）電流ないし静止電流セッティング回路の回
路図。

【図７】ＭＯＳまたはＣＭＯＳオペアンプの異なる新規
な遮断（暗）電流ないし静止電流セッティング回路の回
路図。

【図８】１つのマージンの与え方を示す図。

【図９】他のマージンの与え方を示す図。

【図１０】他のマージンの与え方を示す図。

【図１１】他のマージンの与え方を示す図。

【符号の説明】

１，２ 切り替えスイッチ ３ オペアンプ ４ シュミットトリガ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 594204055 エンヴェック メス− ウント レーゲル テヒニク ゲゼルシャフト ミット ベシ ュレンクテル ハフツング ウント コン パニー ドイツ連邦共和国 カッセル ミラームシ ュトラーセ 87 (71)出願人 595158245 ヴェガ グリースハーバー コマンディト ゲゼルシャフト ドイツ連邦共和国 ヴォルフアッハ ハウ プトシュトラーセ １−７ (71)出願人 595158256 カヴリコ コーポレイション アメリカ合衆国 カリフォルニア ムーア パーク ロスアンジェルス アヴェニュー 14501 (72)発明者 ペトルス ハー セーシンク オランダ国 ベスト グレンスヘーヴェル ９

Claims (2)

【特許請求の範囲】
1. 【請求項１】 エンハンスメントモードの絶縁ゲート電
   界効果トランジスタによってモノリシック的に集積され
   たスイッチキャパシタ回路において、 少なくとも１つのオペアンプ、このオペアンプは、その
   遮断（暗）電流ないし静止電流を決める、そして永続的
   ないし永続的ないし永久的に導通状態において動作する
   トランジスタとして実現されている抵抗器を含んでい
   る、とクロック信号を発生するための１つのオンチップ
   クロックオシレータ、このオシレータは、その周波数が
   永続的ないし永久的に導通状態において動作するトラン
   ジスタとして実現されるオシレータ抵抗器と、そしてオ
   シレータキャパシタとによって決められるＲＣオシレー
   タであるか、又は、その周波数がオペアンプの遮断
   （暗）電流ないし静止電流によって決められる電流制御
   クロックオシレータのいずれであってもよい、と、 少なくとも１つのキャパシタと、そしてクロック信号に
   よってクロックされるオペアンプによる動作の間に、こ
   れを通してキャパシタがチャージされ、またはディスチ
   ャージされるトランジスタの形態の少なくとも１つのス
   イッチと、を持つことを特徴とするモノリシックＭＯＳ
   −ＳＣ回路。
2. 【請求項２】 永続的ないし永久的に導通しているトラ
   ンジスタが、適切にバイアスされているＣＭＯＳ伝達ゲ
   ートによって実現されていることを特徴とする、請求項
   １項記載のエンハンスメントモードの絶縁型ゲート電界
   効果トランジスタによってモノリシック的に集積された
   スイッチキャパシタ回路。