JP2002093187A

JP2002093187A - オン抵抗自動調整回路およびサンプルホールド回路

Info

Publication number: JP2002093187A
Application number: JP2000275128A
Authority: JP
Inventors: Hiroaki Hayashi; 博明林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-09-11
Filing date: 2000-09-11
Publication date: 2002-03-29

Abstract

(57)【要約】【課題】サンプルホールド用のＭＯＳトランジスタの
オン抵抗を一定にし、寄生ローパスフィルタの影響を少
なくし、サンプルホールドの高速化を図る。【解決手段】第１の電圧分割回路２１は、サンプルホ
ールド用の第１のＭＯＳトランジスタ４と同一特性（ゲ
ート幅、ゲート長が同一）の第２のＭＯＳトランジスタ
３を分圧素子として含み第２のＭＯＳトランジスタ３の
抵抗値の変化に応じた電圧を発生する。第２の電圧分割
回路２２は、一定の参照電圧を発生する。オペアンプ５
は、第１および第２の電圧分割回路２１，２２の出力電
圧が一対の入力端子にそれぞれ加えられ、出力電圧が第
２のＭＯＳトランジスタ３のゲートに負帰還入力される
とともにＣＭＯＳインバータ６を介してＭＯＳトランジ
スタ４にゲート電圧として入力される。これによって、
ＭＯＳトランジスタ３，４のオン抵抗が一定に制御され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路等に
使用されるＭＯＳトランジスタのオン抵抗自動調整回
路、およびそれを用いて構成されるサンプルホールド回
路に関するものである。上記のサンプルホールド回路
は、例えば、レーザーパワーのコントロールに用いられ
る。

【０００２】

【従来の技術】従来のサンプルホールド回路は、図７に
示すような回路構成で用いられる。すなわち、このサン
プルホールド回路は、サンプルホールド対象となる信号
がサンプルホールド用のＮチャネル型の第１のＭＯＳト
ランジスタ４の一端に入力される。この場合、ＭＯＳト
ランジスタはアナログスイッチとして用いているので、
非飽和領域での使用となり、入出力のいずれが高い電圧
であるかによって、一端がドレインになるかソースにな
るか異なる。第１のＭＯＳトランジスタ４の他端には、
サンプルホールド用の容量１６の一端が接続され、容量
１６の他端は、グラウンドに接続されている。

【０００３】ＣＭＯＳインバータ６は、直列接続された
Ｐチャネル型のＭＯＳトランジスタ６ＡとＮチャネル型
のＭＯＳトランジスタ６Ｂとからなり、一端（ＭＯＳト
ランジスタ６Ａのソース）は第１基準電圧源１に接続さ
れ、他端（ＭＯＳトランジスタ６Ｂのソース）はグラウ
ンドに接続されている。また、このＣＭＯＳインバータ
６は、入力端子（ＭＯＳトランジスタ６Ａ，６Ｂのゲー
ト）が制御端子１５に接続され、出力端子（ＭＯＳトラ
ンジスタ６Ａ，６Ｂのドレイン）が第１のＭＯＳトラン
ジスタ４のゲートに接続されている。

【０００４】そして、制御信号入力端子１５より入力さ
れる制御信号に応じて第１のＭＯＳトランジスタ４の導
通・遮断を切り替えることにより、サンプル期間とホー
ルド期間とを切り替える。具体的には、上記の制御信号
がローレベルのときは、ＣＭＯＳインバータ６の出力信
号がハイレベルとなって、第１のＭＯＳトランジスタ４
が導通する。この期間がサンプル期間である。

【０００５】一方、上記の制御信号がハイレベルのとき
は、ＣＭＯＳインバータ６の出力信号がローレベルとな
って、第１のＭＯＳトランジスタ４が遮断する。この期
間がホールド期間である。

【０００６】

【発明が解決しようとする課題】上記従来の技術では、
半導体拡散工程時の拡散ばらつき、および、温度変動に
よる特性変動により、ＭＯＳトランジスタ４のオン抵抗
のばらつきが大きい。そのため、容量１６とＭＯＳトラ
ンジスタ４のオン抵抗とにより構成される寄生ＬＰＦの
カットオフ周波数の変動が大きい。特にオン抵抗が高く
なり寄生ローパスフィルタの時定数が大きくなってカッ
トオフ周波数が低くなる方向に変動した場合に、サンプ
ル波形が鈍ることになる。鈍ったサンプル波形でも正確
にサンプリングを行うには、サンプル期間を長くする必
要がある。つまり、寄生ローパスフィルタの影響を受け
ることによって、サンプルホールド回路の高速化が困難
であった。

【０００７】したがって、本発明の第１の目的は、上記
従来の課題を解決するものであり、拡散ばらつき、特性
の温度変動によらず、常にＭＯＳトランジスタのオン抵
抗を一定に保つことができるオン抵抗自動調整回路を提
供することである。

【０００８】また、本発明の他の目的は、ＭＯＳトラン
ジスタのオン抵抗を低い値で一定に保つことができて寄
生ローパスフィルタの時定数を小さくでき、寄生ローパ
スフィルタによる影響を受けずサンプルホールドの高速
化を実現できるサンプルホールド回路を提供することで
ある。

【０００９】

【課題を解決するための手段】この目的を達成するため
に、本発明の回路においては、オン抵抗の調整対象の第
１のＭＯＳトランジスタと同一特性（例えばゲート長、
ゲート幅がそれぞれ同じ、あるいはゲート長とゲート幅
の比が同じ）の第２のＭＯＳトランジスタを設け、この
第２のＭＯＳトランジスタのオン抵抗の変動に伴う電圧
変動を電圧分割回路とオペアンプとで検出し、それを第
２のＭＯＳトランジスタのゲートに負帰還入力するとと
もに、第１のＭＯＳトランジスタのゲートに入力するこ
とで、第２のＭＯＳトランジスタのオン抵抗が一定とな
るように自動調整し、これに伴って第１のＭＯＳトラン
ジスタのオン抵抗も一定にするという構成を採用してい
る。なお、電圧分割回路には、ＭＯＳトランジスタと比
較して、拡散ばらつき、および温度変動による特性変動
の少ない抵抗を電圧分圧素子として用いることにより、
ＭＯＳトランジスタのオン抵抗を精度よく一定に調整す
ることができる。

【００１０】また、オン抵抗自動調整回路を利用したサ
ンプルホールド回路も、サンプルホールド用の第１のＭ
ＯＳトランジスタのオン抵抗が一定に調整され、オン抵
抗を小さい状態に維持できるので、寄生ローパスフィル
タの時定数を小さくでき、したがって寄生ローパスフィ
ルタの影響を受けず、サンプルホールドの高速化を実現
できる。

【００１１】以下、請求項毎に説明する。

【００１２】本発明の請求項１記載のオン抵抗自動調整
回路は、オン抵抗の調整対象の第１のＭＯＳトランジス
タと、第１および第２の電圧分割回路と、オペアンプと
を備えている。第１の電圧分割回路は、第１のＭＯＳト
ランジスタと同一特性の第２のＭＯＳトランジスタを分
圧素子として含み第２のＭＯＳトランジスタのオン抵抗
の変化に応じた電圧を発生する。第２の電圧分割回路
は、一定の参照電圧を発生する。オペアンプは、第１お
よび第２の電圧分割回路の出力電圧が一対の入力端子に
それぞれ加えられ出力電圧が第２のＭＯＳトランジスタ
のゲートに負帰還入力されるとともに第１のＭＯＳトラ
ンジスタのゲートヘ入力される。

【００１３】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗の変動に伴う電圧変動を第１および第２
の電圧分割回路とオペアンプとで検出し、それを第２の
ＭＯＳトランジスタのゲートに負帰還入力するととも
に、第１のＭＯＳトランジスタのゲートに入力すること
で、第２のＭＯＳトランジスタのオン抵抗が一定となる
ように自動調整される。これに伴って第１のＭＯＳトラ
ンジスタのオン抵抗も一定になる。その結果、拡散ばら
つき、特性の温度変動によらず、常に第１のＭＯＳトラ
ンジスタのオン抵抗を一定に保つことができる。

【００１４】本発明の請求項２記載のオン抵抗自動調整
回路は、オン抵抗の調整対象の第１のＭＯＳトランジス
タと、第１基準電圧源および第２基準電圧源と、第１基
準電圧源に一端がそれぞれ接続された第１および第２の
抵抗と、第１のＭＯＳトランジスタと同一特性で第１の
抵抗の他端に一端が接続された第２のＭＯＳトランジス
タと、第２のＭＯＳトランジスタの他端に一端が接続さ
れ第２基準電圧源に他端が接続された第３の抵抗と、第
２の抵抗の他端に一端が接続され第２基準電圧源に他端
が接続された第４の抵抗と、第１の抵抗と第２のＭＯＳ
トランジスタとの接続点に反転入力端子が接続されると
ともに第２の抵抗と第４の抵抗との接続点に非反転入力
端子が接続され出力端子が第２のＭＯＳトランジスタの
ゲートに負帰還接続されるとともに第１のＭＯＳトラン
ジスタのゲートに接続されたオペアンプとを備えてい
る。

【００１５】この構成によれば、第１の抵抗と第２のＭ
ＯＳトランジスタとの接続点の電圧と第２の抵抗と第４
の抵抗との接続点の電圧との差に応じた電圧がオペアン
プから出力され、それが第２のＭＯＳトランジスタのゲ
ートに負帰還入力されるので、両接続点の電圧が同一に
なるように制御されることになる。その結果、第２のＭ
ＯＳトランジスタのオン抵抗が一定に自動調整され、し
たがって第１のＭＯＳトランジスタのオン抵抗も一定に
自動調整されることになる。その結果、拡散ばらつき、
特性の温度変動によらず、常に第１のＭＯＳトランジス
タのオン抵抗を一定に保つことができる。

【００１６】本発明の請求項３記載のオン抵抗自動調整
回路は、オン抵抗の調整対象の第１のＭＯＳトランジス
タと、第１基準電圧源および第２基準電圧源と、第１基
準電圧源に一端がそれぞれ接続された第１および第２の
定電流源と、第１のＭＯＳトランジスタと同一特性で第
１の定電流源の他端に一端が接続された第２のＭＯＳト
ランジスタと、第２のＭＯＳトランジスタの他端に一端
が接続され第２基準電圧源に他端が接続された第１の抵
抗と、第２の定電流源の他端に一端が接続され第２基準
電圧源に他端が接続された第２の抵抗と、第１の定電流
源と第２のＭＯＳトランジスタとの接続点に反転入力端
子が接続されるとともに第２の定電流源と第２の抵抗と
の接続点に非反転入力端子が接続され出力端子が第２の
ＭＯＳトランジスタのゲートに負帰還接続されるととも
に第１のＭＯＳトランジスタのゲートに接続されたオペ
アンプとを備えている。

【００１７】この構成によれば、第１の定電流源と第２
のＭＯＳトランジスタとの接続点の電圧と第２の定電流
源と第２の抵抗との接続点の電圧との差に応じた電圧が
オペアンプから出力され、それが第２のＭＯＳトランジ
スタのゲートに負帰還入力されるので、両接続点の電圧
が同一になるように制御されることになる。その結果、
第２のＭＯＳトランジスタのオン抵抗が一定に自動調整
され、したがって第１のＭＯＳトランジスタのオン抵抗
も一定に自動調整されることになる。その結果、拡散ば
らつき、特性の温度変動によらず、常に第１のＭＯＳト
ランジスタのオン抵抗を一定に保つことができる。

【００１８】また、第１および第２の定電流源によっ
て、第２のＭＯＳトランジスタおよび第１の抵抗の直列
回路および第２の抵抗に流れる電流が一定に保たれるの
で、第１基準電圧源および第２基準電圧源の電圧が変動
しても、消費電流を一定に保つことが可能となる。

【００１９】本発明の請求項４記載のオン抵抗自動調整
回路は、オン抵抗の調整対象の第１のＭＯＳトランジス
タと、第１基準電圧源および第２基準電圧源と、第１基
準電圧源に一端がそれぞれ接続されてカレントミラー回
路を構成する第１および第２のトランジスタと、第１の
ＭＯＳトランジスタと同一特性で第１のトランジスタの
他端に一端が接続された第２のＭＯＳトランジスタと、
第２のＭＯＳトランジスタの他端に一端が接続され第２
基準電圧源に他端が接続された第１の抵抗と、第２のト
ランジスタの他端に一端が接続され第２基準電圧源に他
端が接続された第２の抵抗と、第１のトランジスタと第
２のＭＯＳトランジスタとの接続点に反転入力端子が接
続されるとともに第２のトランジスタと第２の抵抗との
接続点に非反転入力端子が接続され出力端子が第２のＭ
ＯＳトランジスタのゲートに負帰還接続されるとともに
第１のＭＯＳトランジスタのゲートに接続されたオペア
ンプとを備えている。

【００２０】この構成によれば、第１のトランジスタと
第２のＭＯＳトランジスタとの接続点の電圧と第２のト
ランジスタと第２の抵抗との接続点の電圧との差に応じ
た電圧がオペアンプから出力され、それが第２のＭＯＳ
トランジスタのゲートに負帰還入力されるので、両接続
点の電圧が同一になるように制御されることになる。そ
の結果、第２のＭＯＳトランジスタのオン抵抗が一定に
自動調整され、したがって第１のＭＯＳトランジスタの
オン抵抗も一定に自動調整されることになる。その結
果、拡散ばらつき、特性の温度変動によらず、常に第１
のＭＯＳトランジスタのオン抵抗を一定に保つことがで
きる。

【００２１】また、カレントミラー回路を構成する第１
および第２のトランジスタは、抵抗に比べてマスク設計
時の占有面積が小さいので、チップ面積の削減の効果が
得られる。

【００２２】本発明の請求項５記載のオン抵抗自動調整
回路は、請求項１、請求項２、請求項３または請求項４
記載のオン抵抗自動調整回路において、第１のＭＯＳト
ランジスタと第２のＭＯＳトランジスタとは、ゲート長
とゲート幅の比が等しいことを特徴とする。

【００２３】この構成によれば、請求項１、請求項２、
請求項３または請求項４記載のオン抵抗自動調整回路と
同様の作用効果を奏する。

【００２４】本発明の請求項６記載のオン抵抗自動調整
回路は、請求項１、請求項２、請求項３または請求項４
記載のオン抵抗自動調整回路において、第１のＭＯＳト
ランジスタと第２のＭＯＳトランジスタとは、ゲート長
とゲート幅とがそれぞれ等しいことを特徴とする。

【００２５】この構成によれば、請求項１、請求項２、
請求項３または請求項４記載のオン抵抗自動調整回路と
同様の作用効果を奏する。

【００２６】本発明の請求項７記載のオン抵抗自動調整
回路は、請求項２記載のオン抵抗自動調整回路におい
て、第１および第２の抵抗の抵抗値が等しく、かつ第３
の抵抗の抵抗値および第２のＭＯＳトランジスタの目標
抵抗値の和と第４の抵抗の抵抗値とが等しいことを特徴
とする。

【００２７】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第４の抵抗の抵抗値と第３の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項２記載のオン抵抗自動調整回路と同様の作
用効果を奏する。

【００２８】本発明の請求項８記載のオン抵抗自動調整
回路は、請求項３記載のオン抵抗自動調整回路におい
て、第１および第２の定電流源の電流値が等しく、かつ
第１の抵抗の抵抗値および第２のＭＯＳトランジスタの
目標抵抗値の和と第２の抵抗の抵抗値とが等しいことを
特徴とする。

【００２９】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第２の抵抗の抵抗値と第１の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項３記載のオン抵抗自動調整回路と同様の作
用効果を奏する。

【００３０】本発明の請求項９記載のオン抵抗自動調整
回路は、請求項４記載のオン抵抗自動調整回路におい
て、第１の抵抗の抵抗値および第２のＭＯＳトランジス
タの目標抵抗値の和と第２の抵抗の抵抗値とが等しいこ
とを特徴とする。

【００３１】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第２の抵抗の抵抗値と第１の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項４記載のオン抵抗自動調整回路と同様の作
用効果を奏する。

【００３２】本発明の請求項１０記載のサンプルホール
ド回路は、サンプルホールド用の第１のＭＯＳトランジ
スタと、サンプルホールド用の容量と、ＣＭＯＳインバ
ータと、第１および第２の電圧分割回路と、オペアンプ
とを備えている。

【００３３】第１のＭＯＳトランジスタは、サンプルホ
ールド対象となる信号が一端に入力されオン抵抗の調整
対象となる。容量は、第１のＭＯＳトランジスタの他端
に一端が接続されている。ＣＭＯＳインバータは、第１
のＭＯＳトランジスタのゲートに出力端子が接続され制
御信号に応じて第１のＭＯＳトランジスタの導通遮断を
切り替える。第１の電圧分割回路は、第１のＭＯＳトラ
ンジスタと同一特性の第２のＭＯＳトランジスタを分圧
素子として含み第２のＭＯＳトランジスタのオン抵抗の
変化に応じた電圧を発生する。第２の電圧分割回路は、
一定の参照電圧を発生する。オペアンプは、第１および
第２の電圧分割回路の出力電圧が一対の入力端子にそれ
ぞれ加えられ出力電圧が第２のＭＯＳトランジスタのゲ
ートに負帰還入力されるとともにＣＭＯＳインバータに
電源電圧として印加される。

【００３４】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗の変動に伴う電圧変動を第１および第２
の電圧分割回路とオペアンプとで検出し、それを第２の
ＭＯＳトランジスタのゲートに負帰還入力するととも
に、第１のＭＯＳトランジスタのゲートに入力すること
で、第２のＭＯＳトランジスタのオン抵抗が一定となる
ように自動調整される。これに伴って第１のＭＯＳトラ
ンジスタのオン抵抗も一定になる。その結果、拡散ばら
つき、特性の温度変動によらず、常に第１のＭＯＳトラ
ンジスタのオン抵抗を低い値で一定に保つことができ
る。したがって、第１のＭＯＳトランジスタのオン抵抗
と容量とで形成される寄生ローパスフィルタの時定数が
小さいので、寄生ローパスフィルタによる影響を受けず
サンプルホールドの高速化を実現できる。

【００３５】本発明の請求項１１記載のサンプルホール
ド回路は、サンプルホールド対象となる信号が一端に入
力されオン抵抗の調整対象となるサンプルホールド用の
第１のＭＯＳトランジスタと、第１のＭＯＳトランジス
タの他端に一端が接続されたサンプルホールド用の容量
と、第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて第１のＭＯＳトランジスタの導
通遮断を切り替えるＣＭＯＳインバータと、第１基準電
圧源および第２基準電圧源と、第１基準電圧源に一端が
それぞれ接続された第１および第２の抵抗と、第１のＭ
ＯＳトランジスタと同一特性で第１の抵抗の他端に一端
が接続された第２のＭＯＳトランジスタと、第２のＭＯ
Ｓトランジスタの他端に一端が接続され第２基準電圧源
に他端が接続された第３の抵抗と、第２の抵抗の他端に
一端が接続され第２基準電圧源に他端が接続された第４
の抵抗と、第１の抵抗と第２のＭＯＳトランジスタとの
接続点に反転入力端子が接続されるとともに第２の抵抗
と第４の抵抗との接続点に非反転入力端子が接続され出
力端子が第２のＭＯＳトランジスタのゲートに負帰還接
続されるとともにＣＭＯＳインバータの電源端子に接続
されたオペアンプとを備えている。

【００３６】この構成によれば、第１の抵抗と第２のＭ
ＯＳトランジスタとの接続点の電圧と第２の抵抗と第４
の抵抗との接続点の電圧との差に応じた電圧がオペアン
プから出力され、それが第２のＭＯＳトランジスタのゲ
ートに負帰還入力されるので、両接続点の電圧が同一に
なるように制御されることになる。その結果、第２のＭ
ＯＳトランジスタのオン抵抗が一定に自動調整され、し
たがって第１のＭＯＳトランジスタのオン抵抗も一定に
自動調整されることになる。その結果、拡散ばらつき、
特性の温度変動によらず、常に第１のＭＯＳトランジス
タのオン抵抗を低い値で一定に保つことができる。した
がって、第１のＭＯＳトランジスタのオン抵抗と容量と
で形成される寄生ローパスフィルタの時定数が小さいの
で、寄生ローパスフィルタによる影響を受けずサンプル
ホールドの高速化を実現できる。

【００３７】本発明の請求項１２記載のサンプルホール
ド回路は、サンプルホールド対象となる信号が一端に入
力されオン抵抗の調整対象となるサンプルホールド用の
第１のＭＯＳトランジスタと、第１のＭＯＳトランジス
タの他端に一端が接続されたサンプルホールド用の容量
と、第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて第１のＭＯＳトランジスタの導
通遮断を切り替えるＣＭＯＳインバータと、第１基準電
圧源および第２基準電圧源と、第１基準電圧源に一端が
それぞれ接続された第１および第２の定電流源と、第１
のＭＯＳトランジスタと同一特性で第１の定電流源の他
端に一端が接続された第２のＭＯＳトランジスタと、第
２のＭＯＳトランジスタの他端に一端が接続され第２基
準電圧源に他端が接続された第１の抵抗と、第２の定電
流源の他端に一端が接続され第２基準電圧源に他端が接
続された第２の抵抗と、第１の定電流源と第２のＭＯＳ
トランジスタとの接続点に反転入力端子が接続されると
ともに第２の定電流源と第２の抵抗との接続点に非反転
入力端子が接続され出力端子が第２のＭＯＳトランジス
タのゲートに負帰還接続されるとともにＣＭＯＳインバ
ータの電源端子に接続されたオペアンプとを備えてい
る。

【００３８】この構成によれば、第１の定電流源と第２
のＭＯＳトランジスタとの接続点の電圧と第２の定電流
源と第２の抵抗との接続点の電圧との差に応じた電圧が
オペアンプから出力され、それが第２のＭＯＳトランジ
スタのゲートに負帰還入力されるので、両接続点の電圧
が同一になるように制御されることになる。その結果、
拡散ばらつき、特性の温度変動によらず、常に第１のＭ
ＯＳトランジスタのオン抵抗を低い値で一定に保つこと
ができる。したがって、第１のＭＯＳトランジスタのオ
ン抵抗と容量とで形成される寄生ローパスフィルタの時
定数が小さいので、寄生ローパスフィルタによる影響を
受けずサンプルホールドの高速化を実現できる。

【００３９】本発明の請求項１３記載のサンプルホール
ド回路は、サンプルホールド対象となる信号が一端に入
力されオン抵抗の調整対象となるサンプルホールド用の
第１のＭＯＳトランジスタと、第１のＭＯＳトランジス
タの他端に一端が接続されたサンプルホールド用の容量
と、第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて第１のＭＯＳトランジスタの導
通遮断を切り替えるＣＭＯＳインバータと、第１基準電
圧源および第２基準電圧源と、第１基準電圧源に一端が
それぞれ接続されてカレントミラー回路を構成する第１
および第２のトランジスタと、第１のＭＯＳトランジス
タと同一特性で第１のトランジスタの他端に一端が接続
された第２のＭＯＳトランジスタと、第２のＭＯＳトラ
ンジスタの他端に一端が接続され第２基準電圧源に他端
が接続された第１の抵抗と、第２のトランジスタの他端
に一端が接続され第２基準電圧源に他端が接続された第
２の抵抗と、第１のトランジスタと第２のＭＯＳトラン
ジスタとの接続点に反転入力端子が接続されるとともに
第２のトランジスタと第２の抵抗との接続点に非反転入
力端子が接続され出力端子が第２のＭＯＳトランジスタ
のゲートに負帰還接続されるとともにＣＭＯＳインバー
タの電源端子に接続されたオペアンプとを備えている。

【００４０】この構成によれば、第１のトランジスタと
第２のＭＯＳトランジスタとの接続点の電圧と第２のト
ランジスタと第２の抵抗との接続点の電圧との差に応じ
た電圧がオペアンプから出力され、それが第２のＭＯＳ
トランジスタのゲートに負帰還入力されるので、両接続
点の電圧が同一になるように制御されることになる。そ
の結果、拡散ばらつき、特性の温度変動によらず、常に
第１のＭＯＳトランジスタのオン抵抗を低い値で一定に
保つことができる。したがって、第１のＭＯＳトランジ
スタのオン抵抗と容量とで形成される寄生ローパスフィ
ルタの時定数が小さいので、寄生ローパスフィルタによ
る影響を受けずサンプルホールドの高速化を実現でき
る。

【００４１】本発明の請求項１４記載のサンプルホール
ド回路は、請求項１０、請求項１１、請求項１２または
請求項１３記載のサンプルホールド回路において、第１
のＭＯＳトランジスタと第２のＭＯＳトランジスタと
は、ゲート長とゲート幅の比が等しいことを特徴とす
る。

【００４２】この構成によれば、請求項１０、請求項１
１、請求項１２または請求項１３記載のオン抵抗自動調
整回路と同様の作用効果を奏する。

【００４３】本発明の請求項１５記載のサンプルホール
ド回路は、請求項１０、請求項１１、請求項１２または
請求項１３記載のサンプルホールド回路において、第１
のＭＯＳトランジスタと第２のＭＯＳトランジスタと
は、ゲート長とゲート幅とがそれぞれ等しいことを特徴
とする。

【００４４】この構成によれば、請求項１０、請求項１
１、請求項１２または請求項１３記載のオン抵抗自動調
整回路と同様の作用効果を奏する。

【００４５】本発明の請求項１６記載のサンプルホール
ド回路は、請求項１１記載のサンプルホールド回路にお
いて、第１および第２の抵抗の抵抗値が等しく、かつ第
３の抵抗の抵抗値および第２のＭＯＳトランジスタの目
標抵抗値の和と第４の抵抗の抵抗値とが等しいことを特
徴とする。

【００４６】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第４の抵抗の抵抗値と第３の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項１１記載のオン抵抗自動調整回路と同様の
作用効果を奏する。

【００４７】本発明の請求項１７記載のサンプルホール
ド回路は、請求項１２記載のサンプルホールド回路にお
いて、第１および第２の定電流源の電流値が等しく、か
つ第１の抵抗の抵抗値および第２のＭＯＳトランジスタ
の目標抵抗値の和と第２の抵抗の抵抗値とが等しいこと
を特徴とする。

【００４８】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第２の抵抗の抵抗値と第１の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項１２記載のオン抵抗自動調整回路と同様の
作用効果を奏する。

【００４９】本発明の請求項１８記載のサンプルホール
ド回路は、請求項１３記載のサンプルホールド回路にお
いて、第１の抵抗の抵抗値および第２のＭＯＳトランジ
スタの目標抵抗値の和と第２の抵抗の抵抗値とが等しい
ことを特徴とする。

【００５０】この構成によれば、第２のＭＯＳトランジ
スタのオン抵抗が第２の抵抗の抵抗値と第１の抵抗の抵
抗値の差に等しくなるように制御されることになる。そ
の他、請求項１３記載のオン抵抗自動調整回路と同様の
作用効果を奏する。

【００５１】

【発明の実施の形態】〔第１の実施の形態〕図１は、本
発明の第１の実施の形態のオン抵抗自動調整回路の構成
を示す回路図である。このオン抵抗自動調整回路は、オ
ン抵抗の調整対象の第１のＭＯＳトランジスタ４と、第
１および第２の電圧分割回路２１，２２と、オペアンプ
５と、例えば電源電圧ＶＤＤを有する第１基準電圧源１
と、例えば０Ｖ（グラウンド電位）を有する第２基準電
圧源２とを備えている。

【００５２】第１の電圧分割回路２１は、第１のＭＯＳ
トランジスタ４と同一特性の第２のＭＯＳトランジスタ
３を分圧素子として含み、第１基準電圧源１および第２
基準電圧源２の間に接続されることで、第２のＭＯＳト
ランジスタ３の抵抗値の変化に応じた電圧を発生する。

【００５３】第２の電圧分割回路２２は、第１基準電圧
源１および第２基準電圧源２の間に接続されることで、
一定の参照電圧を発生する。

【００５４】オペアンプ５は、第１および第２の電圧分
割回路２１，２２の出力電圧が一対の入力端子（反転入
力端子（−）および非反転入力端子（＋））にそれぞれ
加えられ出力電圧が第２のＭＯＳトランジスタ３のゲー
トに負帰還入力されるとともに第１のＭＯＳトランジス
タ４のゲートヘ入力される。

【００５５】この構成によると、第２のＭＯＳトランジ
スタ３のオン抵抗の変動に伴う電圧変動を第１および第
２の電圧分割回路２１，２２とオペアンプ５とで検出
し、それを第２のＭＯＳトランジスタ３のゲートに負帰
還入力するとともに、第１のＭＯＳトランジスタ４のゲ
ートに入力することで、第２のＭＯＳトランジスタ３の
オン抵抗が一定となるように自動調整される。これに伴
って第１のＭＯＳトランジスタ４のオン抵抗も一定にな
る。その結果、拡散ばらつき、特性の温度変動によら
ず、常に第１のＭＯＳトランジスタのオン抵抗を一定に
保つことができる。

【００５６】以下、このオン抵抗自動調整回路につい
て、具体的に説明する。このオン抵抗自動調整回路は、
第１基準電圧源１に第１および第２の抵抗７，８の一端
がそれぞれ接続されている。第１の抵抗７の他端には、
オン抵抗の調整対象のＮチャネル型の第１のＭＯＳトラ
ンジスタ４と同一特性のＮチャネル型の第２のＭＯＳト
ランジスタ３の一端（ドレイン）が接続されている。第
２のＭＯＳトランジスタ３の他端（ソース）には、第３
の抵抗９の一端が接続され、この第３の抵抗９の他端は
第２基準電圧源２に接続されている。第２の抵抗８の他
端には、第４の抵抗１０の一端が接続され、この第４の
抵抗１０の他端は第２基準電圧源２に接続されている。

【００５７】そして、オペアンプ５は、第１の抵抗７と
第２のＭＯＳトランジスタ３との接続点に反転入力端子
（−）が接続されるとともに第２の抵抗８と第４の抵抗
１０との接続点に非反転入力端子（＋）が接続され、出
力端子が第２のＭＯＳトランジスタ３のゲートに負帰還
接続されるとともに、第１のＭＯＳトランジスタ４のゲ
ートに接続されている。上記の抵抗７，９およびＭＯＳ
トランジスタ３が第１の電圧分割回路２１を構成し、抵
抗８，１０が第２の電圧分割回路２２を構成している。

【００５８】上記の第２のＭＯＳトランジスタ３と第１
のＭＯＳトランジスタ４は、同一回路基板上に同一サイ
ズで形成されており、同一の特性を有している。同一サ
イズというのは、第２のＭＯＳトランジスタ３と第１の
ＭＯＳトランジスタ４とで、ゲート幅Ｗおよびゲート長
Ｌがそれぞれ同一であるということである。なお、ゲー
ト長とゲート幅の比が同一である場合でも同一の特性を
得ることができる。

【００５９】なお、第２のＭＯＳトランジスタ３と第１
のＭＯＳトランジスタ４のゲート長とゲート幅の比が同
じではなく、例えば１：２のように異なる場合にも本発
明では効果が得られる。ただし、両ＭＯＳトランジスタ
は同じ種類（導電型）であることが必要である。

【００６０】また、第１および第２の電圧分割回路２
１，２２においては、第１および第２の抵抗７，８の抵
抗値が等しく設定され、かつ第３の抵抗９の抵抗値およ
び第２のＭＯＳトランジスタ３の目標抵抗値の和と第４
の抵抗１０の抵抗値とが等しく設定される。なお、第１
および第２の電圧分割回路２１，２２については、分圧
比が等しければ、特に抵抗値が同一でなくてもよい。

【００６１】第１および第２のＭＯＳトランジスタ３，
４と第１から第４までの抵抗７〜１０の抵抗値を上記の
ような条件で形成すると、第１の抵抗７と第２のＭＯＳ
トランジスタ３との接続点の電圧と第２の抵抗８と第４
の抵抗１０との接続点の電圧との差に応じた電圧がオペ
アンプ５から出力され、それが第２のＭＯＳトランジス
タ３のゲートに負帰還入力されるので、両接続点の電圧
が同一になるように制御されることになる。その結果、
第２のＭＯＳトランジスタ３のオン抵抗が一定に自動調
整され、したがって第１のＭＯＳトランジスタ４のオン
抵抗も一定に自動調整されることになる。この場合、オ
ペアンプ５の非反転入力（＋）側電圧が下がった場合、
ＭＯＳトランジスタ３のゲート電圧を上げてオン抵抗を
下げ、オペアンプ５の反転入力（−）側電圧をさげるよ
うにループが働き、負帰還がかかることになる。

【００６２】すなわち、第１および第２のＭＯＳトラン
ジスタ３，４のオン抵抗が、（抵抗１０の絶対値−抵抗
９の絶対値）になるように、第１および第２のＭＯＳト
ランジスタ３，４のゲート電圧が自動調整される。

【００６３】よって、拡散ばらつき、温度変動により、
ＭＯＳトランジスタのスレッシュ電圧、キャリア移動度
等が変動したとしても、オン抵抗が（抵抗１０の絶対値
−抵抗９の絶対値）で一定に保たれる。従来回路では、
ＭＯＳトランジスタ４の設計抵抗値の１／２から２倍の
範囲でばらついていたので、格段に改善されることにな
る。

【００６４】なお、このオン抵抗自動調整回路は、たと
えば、スイッチトキャパシタフィルタ等のフィルタ回路
に使用される。

【００６５】第１および第２の抵抗７，８は、ＭＯＳト
ランジスタによるミラー回路、もしくはバイポーラトラ
ンジスタによるミラー回路でおきかえても同様の効果が
得られる。

【００６６】〔第２の実施の形態〕図２は、本発明の第
２の実施の形態のオン抵抗自動調整回路の構成を示す回
路図である。このオン抵抗自動調整回路は、図１の第１
および第２の抵抗７，８を第１および第２の定電流源１
１，１２に置き換えた電圧分割回路２３，２４を用いた
もので、その他の構成は図１のものと同じである。上記
の第１および第２の定電流源１１，１２は、電流値が等
しく設定されている。抵抗９，１０は、この実施の形態
では、第１および第２の抵抗となる。

【００６７】このように構成すると、第２のＭＯＳトラ
ンジスタ３のオン抵抗の変動に伴う電圧変動を第１およ
び第２の電圧分割回路２３，２４とオペアンプ５とで検
出し、それを第２のＭＯＳトランジスタ３のゲートに負
帰還入力するとともに、第１のＭＯＳトランジスタ４の
ゲートに入力することで、第２のＭＯＳトランジスタ３
のオン抵抗が一定となるように自動調整される。

【００６８】すなわち、第１および第２の定電流源１
１，１２を上記のような条件に設定すると、第１の定電
流源１１と第２のＭＯＳトランジスタ３との接続点の電
圧と第２の定電流源１２と第４の抵抗１０との接続点の
電圧との差に応じた電圧がオペアンプ５から出力され、
それが第２のＭＯＳトランジスタ３のゲートに負帰還入
力されるので、両接続点の電圧が同一になるように、す
なわち第２のＭＯＳトランジスタ３のオン抵抗が第２の
抵抗１０の抵抗値と第１の抵抗９の抵抗値の差に等しく
なるように制御されることになる。

【００６９】これに伴って第１のＭＯＳトランジスタ４
のオン抵抗も一定になる。その結果、拡散ばらつき、特
性の温度変動によらず、常に第１のＭＯＳトランジスタ
のオン抵抗を一定に保つことができる。

【００７０】また、第１および第２の定電流源１１，１
２によって、第２のＭＯＳトランジスタ３および第１の
抵抗９の直列回路および第２の抵抗１０に流れる電流が
一定に保たれるので、第１基準電圧源１および第２基準
電圧源２の電圧が変動しても、消費電流を一定に保つこ
とが可能となる。なお、第１の実施の形態では、第１基
準電圧源１および第２基準電圧源２の電圧が変動する
と、消費電流が変化した。

【００７１】〔第３の実施の形態〕図３は、本発明の第
３の実施の形態のオン抵抗自動調整回路の構成を示す回
路図である。このオン抵抗自動調整回路は、図１の第１
および第２の抵抗７，８を、カレントミラー回路を構成
するＮチャネル型のＭＯＳトランジスタ１３，１４に置
き換えた電圧分割回路２５，２６を用いたもので、その
他の構成は図１のものと同じである。抵抗９，１０は、
この実施の形態では、第１および第２の抵抗となる。

【００７２】このように構成すると、第２のＭＯＳトラ
ンジスタ３のオン抵抗の変動に伴う電圧変動を第１およ
び第２の電圧分割回路２５，２６とオペアンプ５とで検
出し、それを第２のＭＯＳトランジスタ３のゲートに負
帰還入力するとともに、第１のＭＯＳトランジスタ４の
ゲートに入力することで、第２のＭＯＳトランジスタ３
のオン抵抗が一定となるように自動調整される。

【００７３】すなわち、抵抗７，８に代えてカレントミ
ラー回路を構成するＭＯＳトランジスタ１３，１４を用
いると、ＭＯＳトランジスタ１３と第２のＭＯＳトラン
ジスタ３との接続点の電圧とＭＯＳトランジスタ１４と
第４の抵抗１０との接続点の電圧との差に応じた電圧が
オペアンプ５から出力され、それが第２のＭＯＳトラン
ジスタ３のゲートに負帰還入力されるので、両接続点の
電圧が同一になるように、すなわち第２のＭＯＳトラン
ジスタ３のオン抵抗が第２の抵抗１０の抵抗値と第１の
抵抗９の抵抗値の差に等しくなるように制御されること
になる。

【００７４】これに伴って第１のＭＯＳトランジスタ４
のオン抵抗も一定になる。その結果、拡散ばらつき、特
性の温度変動によらず、常に第１のＭＯＳトランジスタ
のオン抵抗を一定に保つことができる。

【００７５】また、カレントミラー回路を構成するＭＯ
Ｓトランジスタ１３，１４は、抵抗に比べてマスク設計
時の占有面積が小さいので、チップ面積の削減の効果が
得られる。

【００７６】〔第４の実施の形態〕図４は、本発明の第
４の実施の形態のサンプルホールド回路の構成を示す回
路図である。このサンプルホールド回路は、図７の従来
例のサンプルホールド回路において第１基準電圧源１の
電圧をＣＭＯＳインバータ６に電源電圧として加えるの
に代えて、図１に示したオン抵抗自動調整回路における
オペアンプ５の出力電圧をＣＭＯＳインバータ６に電源
電圧として加えるようにしたものであり、第１のＭＯＳ
トランジスタ４がオン抵抗の調整対象となる。

【００７７】言い換えると、図１のオン抵抗自動調整回
路において、第１のＭＯＳトランジスタ４をサンプルホ
ールド用として用い、この第１のＭＯＳトランジスタ４
にサンプルホールド用の容量１６を接続し、オペアンプ
５と第１のＭＯＳトランジスタ４のゲートとの間に第１
のＭＯＳトランジスタ４のオンオフを切り替えるための
ＣＭＯＳインバータ６を設けたということである。

【００７８】このサンプルホールド回路は、従来例同様
に、制御信号入力端子１５に加える制御信号に応じて、
第１のＭＯＳトランジスタ４の導通・遮断を切り替え、
サンプル期間とホールド期間とを切り替えることができ
る。また、第１のＭＯＳトランジスタ４が導通している
サンプル期間におけるオン抵抗を、オペアンプ５の出力
によって一定に制御することができる。この制御の手法
は第１の実施の形態で説明したのと同じように、第１の
ＭＯＳトランジスタ４のゲート電圧の制御によって実現
している。

【００７９】この実施の形態によれば、第１の実施の形
態で説明したように、第１のＭＯＳトランジスタ４のオ
ン抵抗を一定にできるので、拡散ばらつき、特性の温度
変動によらず、常に第１のＭＯＳトランジスタのオン抵
抗を低い値で一定に保つことができる。したがって、第
１のＭＯＳトランジスタ４のオン抵抗と容量とで形成さ
れる寄生ローパスフィルタの時定数を小さくでき、寄生
ローパスフィルタによる影響を受けずサンプルホールド
の高速化を実現できる。

【００８０】〔第５の実施の形態〕図５は、本発明の第
５の実施の形態のサンプルホールド回路の構成を示す回
路図である。このサンプルホールド回路は、図７の従来
例のサンプルホールド回路において第１基準電圧源１の
電圧をＣＭＯＳインバータ６に電源電圧として加えるの
に代えて、図２に示したオン抵抗自動調整回路における
オペアンプ５の出力電圧をＣＭＯＳインバータ６に電源
電圧として加えるようにしたものであり、第１のＭＯＳ
トランジスタ４がオン抵抗の調整対象となる。

【００８１】言い換えると、図２のオン抵抗自動調整回
路において、第１のＭＯＳトランジスタ４をサンプルホ
ールド用として用い、この第１のＭＯＳトランジスタ４
にサンプルホールド用の容量１６を接続し、オペアンプ
５と第１のＭＯＳトランジスタ４のゲートとの間に第１
のＭＯＳトランジスタ４のオンオフを切り替えるための
ＣＭＯＳインバータ６を設けたということである。

【００８２】この実施の形態によれば、第２の実施の形
態の効果と第４の実施の形態の効果を組み合わせたもの
となる。

【００８３】〔第６の実施の形態〕図６は、本発明の第
６の実施の形態のサンプルホールド回路の構成を示す回
路図である。このサンプルホールド回路は、図７の従来
例のサンプルホールド回路において第１基準電圧源１の
電圧をＣＭＯＳインバータ６に電源電圧として加えるの
に代えて、図３に示したオン抵抗自動調整回路における
オペアンプ５の出力電圧をＣＭＯＳインバータ６に電源
電圧として加えるようにしたものであり、第１のＭＯＳ
トランジスタ４がオン抵抗の調整対象となる。

【００８４】言い換えると、図３のオン抵抗自動調整回
路において、第１のＭＯＳトランジスタ４をサンプルホ
ールド用として用い、この第１のＭＯＳトランジスタ４
にサンプルホールド用の容量１６を接続し、オペアンプ
５と第１のＭＯＳトランジスタ４のゲートとの間に第１
のＭＯＳトランジスタ４のオンオフを切り替えるための
ＣＭＯＳインバータ６を設けたということになる。

【００８５】この実施の形態によれば、第３の実施の形
態の効果と第４の実施の形態の効果を組み合わせたもの
となる。

【００８６】

【発明の効果】本発明の請求項１記載のオン抵抗自動調
整回路によれば、第２のＭＯＳトランジスタのオン抵抗
の変動に伴う電圧変動を第１および第２の電圧分割回路
とオペアンプとで検出し、それを第２のＭＯＳトランジ
スタのゲートに負帰還入力するとともに、第１のＭＯＳ
トランジスタのゲートに入力するので、拡散ばらつき、
特性の温度変動によらず、常に第１のＭＯＳトランジス
タのオン抵抗を一定に保つことができる。

【００８７】請求項２記載のオン抵抗自動調整回路によ
れば、第１の抵抗と第２のＭＯＳトランジスタとの接続
点の電圧と第２の抵抗と第４の抵抗との接続点の電圧と
の差に応じた電圧がオペアンプから出力され、それが第
２のＭＯＳトランジスタのゲートに負帰還入力されるの
で、両接続点の電圧が同一になるように制御され、拡散
ばらつき、特性の温度変動によらず、常に第１のＭＯＳ
トランジスタのオン抵抗を一定に保つことができる。

【００８８】請求項３記載のオン抵抗自動調整回路によ
れば、第１の定電流源と第２のＭＯＳトランジスタとの
接続点の電圧と第２の定電流源と第２の抵抗との接続点
の電圧との差に応じた電圧がオペアンプから出力され、
それが第２のＭＯＳトランジスタのゲートに負帰還入力
されるので、両接続点の電圧が同一になるように制御さ
れ、拡散ばらつき、特性の温度変動によらず、常に第１
のＭＯＳトランジスタのオン抵抗を一定に保つことがで
きる。

【００８９】また、第１および第２の定電流源によっ
て、第２のＭＯＳトランジスタおよび第１の抵抗の直列
回路および第２の抵抗に流れる電流が一定に保たれるの
で、第１基準電圧源および第２基準電圧源の電圧が変動
しても、消費電流を一定に保つことが可能となる。

【００９０】請求項４記載のオン抵抗自動調整回路によ
れば、第１のトランジスタと第２のＭＯＳトランジスタ
との接続点の電圧と第２のトランジスタと第２の抵抗と
の接続点の電圧との差に応じた電圧がオペアンプから出
力され、それが第２のＭＯＳトランジスタのゲートに負
帰還入力されるので、両接続点の電圧が同一になるよう
に制御され、拡散ばらつき、特性の温度変動によらず、
常に第１のＭＯＳトランジスタのオン抵抗を一定に保つ
ことができる。

【００９１】また、カレントミラー回路を構成する第１
および第２のトランジスタは、抵抗に比べてマスク設計
時の占有面積が小さいので、チップ面積の削減の効果が
得られる。

【００９２】請求項５記載のオン抵抗自動調整回路によ
れば、請求項１、請求項２、請求項３または請求項４記
載のオン抵抗自動調整回路と同様の効果を奏する。

【００９３】請求項６記載のオン抵抗自動調整回路によ
れば、請求項１、請求項２、請求項３または請求項４記
載のオン抵抗自動調整回路と同様の効果を奏する。

【００９４】請求項７記載のオン抵抗自動調整回路によ
れば、請求項２記載のオン抵抗自動調整回路と同様の効
果を奏する。

【００９５】請求項８記載のオン抵抗自動調整回路によ
れば、請求項３記載のオン抵抗自動調整回路と同様の効
果を奏する。

【００９６】請求項９記載のオン抵抗自動調整回路によ
れば、請求項４記載のオン抵抗自動調整回路と同様の効
果を奏する。

【００９７】請求項１０記載のサンプルホールド回路に
よれば、第２のＭＯＳトランジスタのオン抵抗の変動に
伴う電圧変動を第１および第２の電圧分割回路とオペア
ンプとで検出し、それを第２のＭＯＳトランジスタのゲ
ートに負帰還入力するとともに、第１のＭＯＳトランジ
スタのゲートに入力するので、拡散ばらつき、特性の温
度変動によらず、常に第１のＭＯＳトランジスタのオン
抵抗を低い値で一定に保つことができる。したがって、
第１のＭＯＳトランジスタのオン抵抗と容量とで形成さ
れる寄生ローパスフィルタの時定数が小さいので、寄生
ローパスフィルタによる影響を受けずサンプルホールド
の高速化を実現できる。

【００９８】請求項１１記載のサンプルホールド回路に
よれば、第１の抵抗と第２のＭＯＳトランジスタとの接
続点の電圧と第２の抵抗と第４の抵抗との接続点の電圧
との差に応じた電圧がオペアンプから出力され、それが
第２のＭＯＳトランジスタのゲートに負帰還入力される
ので、両接続点の電圧が同一になるように制御され、拡
散ばらつき、特性の温度変動によらず、常に第１のＭＯ
Ｓトランジスタのオン抵抗を低い値で一定に保つことが
できる。したがって、第１のＭＯＳトランジスタのオン
抵抗と容量とで形成される寄生ローパスフィルタの時定
数が小さいので、寄生ローパスフィルタによる影響を受
けずサンプルホールドの高速化を実現できる。

【００９９】請求項１２記載のサンプルホールド回路に
よれば、第１の定電流源と第２のＭＯＳトランジスタと
の接続点の電圧と第２の定電流源と第２の抵抗との接続
点の電圧との差に応じた電圧がオペアンプから出力さ
れ、それが第２のＭＯＳトランジスタのゲートに負帰還
入力されるので、両接続点の電圧が同一になるように制
御され、拡散ばらつき、特性の温度変動によらず、常に
第１のＭＯＳトランジスタのオン抵抗を低い値で一定に
保つことができる。したがって、第１のＭＯＳトランジ
スタのオン抵抗と容量とで形成される寄生ローパスフィ
ルタの時定数が小さいので、寄生ローパスフィルタによ
る影響を受けずサンプルホールドの高速化を実現でき
る。

【０１００】請求項１３記載のサンプルホールド回路に
よれば、第１のトランジスタと第２のＭＯＳトランジス
タとの接続点の電圧と第２のトランジスタと第２の抵抗
との接続点の電圧との差に応じた電圧がオペアンプから
出力され、それが第２のＭＯＳトランジスタのゲートに
負帰還入力されるので、両接続点の電圧が同一になるよ
うに制御され、拡散ばらつき、特性の温度変動によら
ず、常に第１のＭＯＳトランジスタのオン抵抗を低い値
で一定に保つことができる。したがって、第１のＭＯＳ
トランジスタのオン抵抗と容量とで形成される寄生ロー
パスフィルタの時定数が小さいので、寄生ローパスフィ
ルタによる影響を受けずサンプルホールドの高速化を実
現できる。

【０１０１】請求項１４記載のサンプルホールド回路に
よれば、請求項１０、請求項１１、請求項１２または請
求項１３記載のオン抵抗自動調整回路と同様の効果を奏
する。

【０１０２】請求項１５記載のサンプルホールド回路に
よれば、請求項１０、請求項１１、請求項１２または請
求項１３記載のオン抵抗自動調整回路と同様の効果を奏
する。

【０１０３】請求項１６記載のサンプルホールド回路に
よれば、請求項１１記載のオン抵抗自動調整回路と同様
の効果を奏する。

【０１０４】請求項１７記載のサンプルホールド回路に
よれば、請求項１２記載のオン抵抗自動調整回路と同様
の効果を奏する。

【０１０５】請求項１８記載のサンプルホールド回路に
よれば、請求項１３記載のオン抵抗自動調整回路と同様
の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるオン抵抗自
動調整回路の構成を示す回路図である。

【図２】本発明の第２の実施の形態におけるオン抵抗自
動調整回路の構成を示す回路図である。

【図３】本発明の第３の実施の形態におけるオン抵抗自
動調整回路の構成を示す回路図である。

【図４】本発明の第４の実施の形態におけるサンプルホ
ールド回路の構成を示す回路図である。

【図５】本発明の第５の実施の形態におけるサンプルホ
ールド回路の構成を示す回路図である。

【図６】本発明の第６の実施の形態におけるサンプルホ
ールド回路の構成を示す回路図である。

【図７】従来のサンプルホールド回路の構成を示す回路
図である。

【符号の説明】

１第１基準電圧源２第２基準電圧源３第２のＭＯＳトランジスタ４第１のＭＯＳトランジスタ５オペアンプ６ＣＭＯＳインバータ７第１の抵抗８第２の抵抗９第３（第１）の抵抗１０第４（第２）の抵抗１１第１の電流源１２第２の電流源１３，１４ＭＯＳトランジスタ１５制御信号入力端子１６容量２１，２３，２５第１の電圧分割回路２２，２４，２６第２の電圧分割回路

Claims

【特許請求の範囲】

【請求項１】オン抵抗の調整対象の第１のＭＯＳトラ
ンジスタと、前記第１のＭＯＳトランジスタと同一特性の第２のＭＯ
Ｓトランジスタを分圧素子として含み前記第２のＭＯＳ
トランジスタのオン抵抗の変化に応じた電圧を発生する
第１の電圧分割回路と、一定の参照電圧を発生する第２の電圧分割回路と、前記第１および第２の電圧分割回路の出力電圧が一対の
入力端子にそれぞれ加えられ出力電圧が前記第２のＭＯ
Ｓトランジスタのゲートに負帰還入力されるとともに前
記第１のＭＯＳトランジスタのゲートヘ入力されるオペ
アンプとを備えたオン抵抗自動調整回路。
【請求項２】オン抵抗の調整対象の第１のＭＯＳトラ
ンジスタと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続された第１お
よび第２の抵抗と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
抵抗の他端に一端が接続された第２のＭＯＳトランジス
タと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第３の抵抗と、前記第２の抵抗の他端に一端が接続され前記第２基準電
圧源に他端が接続された第４の抵抗と、前記第１の抵抗と前記第２のＭＯＳトランジスタとの接
続点に反転入力端子が接続されるとともに前記第２の抵
抗と前記第４の抵抗との接続点に非反転入力端子が接続
され出力端子が前記第２のＭＯＳトランジスタのゲート
に負帰還接続されるとともに前記第１のＭＯＳトランジ
スタのゲートに接続されたオペアンプとを備えたオン抵
抗自動調整回路。
【請求項３】オン抵抗の調整対象の第１のＭＯＳトラ
ンジスタと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続された第１お
よび第２の定電流源と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
定電流源の他端に一端が接続された第２のＭＯＳトラン
ジスタと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第１の抵抗と、前記第２の定電流源の他端に一端が接続され前記第２基
準電圧源に他端が接続された第２の抵抗と、前記第１の定電流源と前記第２のＭＯＳトランジスタと
の接続点に反転入力端子が接続されるとともに前記第２
の定電流源と前記第２の抵抗との接続点に非反転入力端
子が接続され出力端子が前記第２のＭＯＳトランジスタ
のゲートに負帰還接続されるとともに前記第１のＭＯＳ
トランジスタのゲートに接続されたオペアンプとを備え
たオン抵抗自動調整回路。
【請求項４】オン抵抗の調整対象の第１のＭＯＳトラ
ンジスタと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続されてカレン
トミラー回路を構成する第１および第２のトランジスタ
と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
トランジスタの他端に一端が接続された第２のＭＯＳト
ランジスタと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第１の抵抗と、前記第２のトランジスタの他端に一端が接続され前記第
２基準電圧源に他端が接続された第２の抵抗と、前記第１のトランジスタと前記第２のＭＯＳトランジス
タとの接続点に反転入力端子が接続されるとともに前記
第２のトランジスタと前記第２の抵抗との接続点に非反
転入力端子が接続され出力端子が前記第２のＭＯＳトラ
ンジスタのゲートに負帰還接続されるとともに前記第１
のＭＯＳトランジスタのゲートに接続されたオペアンプ
とを備えたオン抵抗自動調整回路。
【請求項５】第１のＭＯＳトランジスタと第２のＭＯ
Ｓトランジスタとは、ゲート長とゲート幅の比が等しい
ことを特徴とする請求項１、請求項２、請求項３または
請求項４記載のオン抵抗自動調整回路。
【請求項６】第１のＭＯＳトランジスタと第２のＭＯ
Ｓトランジスタとは、ゲート長とゲート幅とがそれぞれ
等しいことを特徴とする請求項１、請求項２、請求項３
または請求項４記載のオン抵抗自動調整回路。
【請求項７】第１および第２の抵抗の抵抗値が等し
く、かつ第３の抵抗の抵抗値および第２のＭＯＳトラン
ジスタの目標抵抗値の和と第４の抵抗の抵抗値とが等し
いことを特徴とする請求項２記載のオン抵抗自動調整回
路。
【請求項８】第１および第２の定電流源の電流値が等
しく、かつ第１の抵抗の抵抗値および第２のＭＯＳトラ
ンジスタの目標抵抗値の和と第２の抵抗の抵抗値とが等
しいことを特徴とする請求項３記載のオン抵抗自動調整
回路。
【請求項９】第１の抵抗の抵抗値および第２のＭＯＳ
トランジスタの目標抵抗値の和と第２の抵抗の抵抗値と
が等しいことを特徴とする請求項４記載のオン抵抗自動
調整回路。
【請求項１０】サンプルホールド対象となる信号が一
端に入力されオン抵抗の調整対象となるサンプルホール
ド用の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端に一端が接続され
たサンプルホールド用の容量と、前記第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて前記第１のＭＯＳトランジスタ
の導通遮断を切り替えるＣＭＯＳインバータと、前記第１のＭＯＳトランジスタと同一特性の第２のＭＯ
Ｓトランジスタを分圧素子として含み前記第２のＭＯＳ
トランジスタのオン抵抗の変化に応じた電圧を発生する
第１の電圧分割回路と、一定の参照電圧を発生する第２の電圧分割回路と、前記第１および第２の電圧分割回路の出力電圧が一対の
入力端子にそれぞれ加えられ出力電圧が前記第２のＭＯ
Ｓトランジスタのゲートに負帰還入力されるとともに前
記ＣＭＯＳインバータに電源電圧として印加されるオペ
アンプとを備えたサンプルホールド回路。
【請求項１１】サンプルホールド対象となる信号が一
端に入力されオン抵抗の調整対象となるサンプルホール
ド用の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端に一端が接続され
たサンプルホールド用の容量と、前記第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて前記第１のＭＯＳトランジスタ
の導通遮断を切り替えるＣＭＯＳインバータと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続された第１お
よび第２の抵抗と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
抵抗の他端に一端が接続された第２のＭＯＳトランジス
タと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第３の抵抗と、前記第２の抵抗の他端に一端が接続され前記第２基準電
圧源に他端が接続された第４の抵抗と、前記第１の抵抗と前記第２のＭＯＳトランジスタとの接
続点に反転入力端子が接続されるとともに前記第２の抵
抗と前記第４の抵抗との接続点に非反転入力端子が接続
され出力端子が前記第２のＭＯＳトランジスタのゲート
に負帰還接続されるとともに前記ＣＭＯＳインバータの
電源端子に接続されたオペアンプとを備えたサンプルホ
ールド回路。
【請求項１２】サンプルホールド対象となる信号が一
端に入力されオン抵抗の調整対象となるサンプルホール
ド用の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端に一端が接続され
たサンプルホールド用の容量と、前記第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて前記第１のＭＯＳトランジスタ
の導通遮断を切り替えるＣＭＯＳインバータと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続された第１お
よび第２の定電流源と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
定電流源の他端に一端が接続された第２のＭＯＳトラン
ジスタと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第１の抵抗と、前記第２の定電流源の他端に一端が接続され前記第２基
準電圧源に他端が接続された第２の抵抗と、前記第１の定電流源と前記第２のＭＯＳトランジスタと
の接続点に反転入力端子が接続されるとともに前記第２
の定電流源と前記第２の抵抗との接続点に非反転入力端
子が接続され出力端子が前記第２のＭＯＳトランジスタ
のゲートに負帰還接続されるとともに前記ＣＭＯＳイン
バータの電源端子に接続されたオペアンプとを備えたサ
ンプルホールド回路。
【請求項１３】サンプルホールド対象となる信号が一
端に入力されオン抵抗の調整対象となるサンプルホール
ド用の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端に一端が接続され
たサンプルホールド用の容量と、前記第１のＭＯＳトランジスタのゲートに出力端子が接
続され制御信号に応じて前記第１のＭＯＳトランジスタ
の導通遮断を切り替えるＣＭＯＳインバータと、第１基準電圧源および第２基準電圧源と、前記第１基準電圧源に一端がそれぞれ接続されてカレン
トミラー回路を構成する第１および第２のトランジスタ
と、前記第１のＭＯＳトランジスタと同一特性で前記第１の
トランジスタの他端に一端が接続された第２のＭＯＳト
ランジスタと、前記第２のＭＯＳトランジスタの他端に一端が接続され
前記第２基準電圧源に他端が接続された第１の抵抗と、前記第２のトランジスタの他端に一端が接続され前記第
２基準電圧源に他端が接続された第２の抵抗と、前記第１のトランジスタと前記第２のＭＯＳトランジス
タとの接続点に反転入力端子が接続されるとともに前記
第２のトランジスタと前記第２の抵抗との接続点に非反
転入力端子が接続され出力端子が前記第２のＭＯＳトラ
ンジスタのゲートに負帰還接続されるとともに前記ＣＭ
ＯＳインバータの電源端子に接続されたオペアンプとを
備えたサンプルホールド回路。
【請求項１４】第１のＭＯＳトランジスタと第２のＭ
ＯＳトランジスタとは、ゲート長とゲート幅の比が等し
いことを特徴とする請求項１０、請求項１１、請求項１
２または請求項１３記載のサンプルホールド回路。
【請求項１５】第１のＭＯＳトランジスタと第２のＭ
ＯＳトランジスタとは、ゲート長とゲート幅とがそれぞ
れ等しいことを特徴とする請求項１０、請求項１１、請
求項１２または請求項１３記載のサンプルホールド回
路。
【請求項１６】第１および第２の抵抗の抵抗値が等し
く、かつ第３の抵抗の抵抗値および第２のＭＯＳトラン
ジスタの目標抵抗値の和と第４の抵抗の抵抗値とが等し
いことを特徴とする請求項１１記載のサンプルホールド
回路。
【請求項１７】第１および第２の定電流源の電流値が
等しく、かつ第１の抵抗の抵抗値および第２のＭＯＳト
ランジスタの目標抵抗値の和と第２の抵抗の抵抗値とが
等しいことを特徴とする請求項１２記載のサンプルホー
ルド回路。
【請求項１８】第１の抵抗の抵抗値および第２のＭＯ
Ｓトランジスタの目標抵抗値の和と第２の抵抗の抵抗値
とが等しいことを特徴とする請求項１３記載のサンプル
ホールド回路。