KR960003444B1 - 바이어스회로를 가지는 비교기 및 그 바이어스공급방법 - Google Patents

Abstract

내용 없음.

Description

바이어스회로를 가지는 비교기 및 그 바이어스공급방법

제1도는 종래기술에 의한 바이어스회로를 가지는 비교기의 회로도.

제2도는 본 발명에 의한 바이어스회로를 가지는 비교기의 회로도.

제3도는 제2도의 바이어스회로를 실제 입/출력을 가지는 비교기에 적용한 것을 보여주는 도면.

본 발명은 차동(differential)출력 연산증폭기(operationl amplifier)를 사용한 비교기에 관한 것으로, 특히 바이어스(bias)회로를 내장하는 비교기 및 그 바이어스공급방법에 관한 것이다.

이 기술분야에서는 비교기로서 통상적으로 2개의 입력신호를 차동증폭하는 연산증폭기(이 기술분야에서는 연산증폭기 또는 차동증폭기 또는 OP앰프 등의 용어로 사용되고 있으나 본 명세서상에서는 연산증폭기로 통칭될 것임.)를 사용하고 있다. 이러한 연산증폭기는, 아주 큰 직류전압 이득(gain)을 가진 소자로서 전자회로 설계에 있어서 하나의 기본소자로 널리 사용되고 있음은 공지의 사실이다. 한편 연산증폭기는 입력(input)과 출력(output)간의 증폭특성이 각 단자(terminal)에 걸리는 전압(voltage)에 의해 규정된다. 이처럼 입출력간의 증폭특성이 전압으로 규정되는 연산증폭기를 전압모드동작의 연산증폭기라 하며 실질적으로 이러한 연산증폭기가 비교기의 주류를 이루고 있다. 한편 각 단자의 전압을 정의하려면 기준이 되는 공통전위 점(OV의 점)을 정해야 한다. 통상 이 공통전위는 접지(GND)전위를 취하게 되며, 이점을 OV로 간주한다. 한편 연산증폭기에는 입력신호로 부터 회로의 동작을 정상적으로 수행하게 하기 위하여 그리고 입력신호의 소신호특성을 지배하기 위하여 고정바이어스(static bias)를 걸어주게 된다. 여기서 고정바이어스를 공급하여 주기 위한 회로가 연산증폭기에 구비된다. 이 고정 바이어스회로는 연산증폭기에 입력되는 신호들과 무관하게 연산증폭기의 출력레벨을 일정하게 고정시켜주는 역할을 하게 된다. 그러나 이러한 고정바이어스회로만 구비되는 연산증폭기의 사용은 실제적으로 전자회로의 고속동작 추세에 따라 연산증폭 속도도 고속으로 수행할 필요성이 대두되었으며, 이를 위한 여러 노력이 있어 왔다. 이러한 노력중의 일례로서 논문 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.24, NO.3, JUNE 1989에 알 클링케(R. KLINKE) 등에 의해 제안되어 페이지 744-746 사이에 개시된 기술이 있다.(논문제목 : A Very-High-Slew-Rate CMOS Operational Amplifier)

이와 관련하여 제1도는 종래기술에 의한 비교기를 보여주는 회로도로서, 상기 논문에 개시된 기술을 간략하게 나타낸 도면이다. 제1도의 구성상의 특징은, 연산증폭기가, 연산증폭의 속도를 빠르게 해 주기 위한 방법의 하나로 입력단의 고정바이어스(static bias)회로외에 다이나믹바이어스(Dynamic bias)를 공급해주는 추가바이어스조절단 20을 구비한 것이다. 여기서 추가바이어스조절단 20의 내부회로구성은, 전술한 논문을 참조할 수 있다. 한편 제1도의 구성에서 고정바이어스회로는, 공급전원 VDD에 접속되어 접속노드 4에 정전류를 공급하는 정전류 2와, 접속노드 4에 게이트(gate)가 접속된 엔모오스트랜지스터(NMOS transistor) 6 및 14로 이루어진다. 이러한 구조에서 고정바이어스회로는, 연산증폭기에 바이어스 방법으로 소(小)신호 특성을 지배한다. 그리고 추가바이어스는 연산증폭기의 대(大)신호 특성을 지배한다. 즉, 연산증폭기의 슬루우레이트(slew rate)를 크게 증가시킨다. 제1도에서 엔모오스트랜지스터 8 및 10의 게이트에 입력되는 각 입력신호 중, Vp는 연산증폭기의 비반전(+)단자를 통해 입력되는 양(positive)신호이고, Vn은 연산증폭기의 반전(-)단자를 통해 입력되는 음(negative)신호로서, 이들 두 신호는 각각 접지(GND)레벨에 대하여 대칭적으로 입력된다. 그리고 엔모오스트랜지스터 14는 고정바이어스트랜지스터로서, 엔모오스트랜지스터 16 및 18은 추가바이어스트랜지스터로서 각각 동작하게 된다. 제1도의 구성에 따른 동작특성을 살펴보면 다음과 같다. 먼저 연산증폭기의 차동입력신호인 Vp, Vn이 자동소신호로서 인가되는 경우이다. 이때에는 정전류원 2에서 공급된는 정전류 Is가 접속노드 4로 흐르게 되고, 이 정전류 Is는 고정바이어스트랜지스터 14로 흐르게 된다. 따라서 연산증폭기에 고정바이어스가 공급된다. 이때 추가바이어스조절단 20은 차단상태로 있게 된다. 다음에 연산증폭기의 차동입력신호인Vp, Vn이 차동대신호로서 인가되는 경우이다. 이때에는 고정바이어스 외에 추가로 입력신호 Vp, Vn에 의하여 조절되는 추가바이어스조절단 20에서 추가바이어스트랜지스터 16 및 18의 게이트신호를 토글링(toggling) 형태로 공급함에 의해 추가바이어스 전류를 증폭기의 출력단에 공급해 주게 된다.

그러나 제1도의 연산증폭기는 상기와 같은 동작특성에 따라 다음과 같은 문제점이 있어 왔다. 즉, 그 구성상 고정바이어스회로에 의한 계속적인 정전류발생 동작에 의해 전류소비가 많은 문제점이 발생한다. 또한 하나의 연산증폭기를 구성하기 위해 2개의 바이어스회로를 구비하여야 함에 따라 그 회로설계가 복잡해지는 문제를 발생하게 된다.

따라서 본 발명의 목적은 전류소비가 최소로 억제되고 회로구성이 간단한 비교기를 제공함에 있다.

본 발명의 다른 목적은 전류소비가 최소로 억제되는 바이어스회로를 가지는 비교기를 제공함에 있다.

본 발명의 또다른 목적은 회로구성이 간단화되는 바이어스회로를 가지는 비교기를 제공함에 있다.

본 발명의 또다른 목적은 전류소비가 최소로 억제되고 회로구성을 간단화하는 비교기의 바이어스방법을 제공함에 있다.

이러한 본 발명의 목적들을 최적으로 달성하기 위한 본 발명은, 바이어스회로를 내장하고 이 바이어스회로에서 공급되는 바이어스에 의해 동작되는 비교기를 향한 것이다.

본 발명의 비교기는, 단일 바이어스회로만을 가지는 비교기임을 특징으로 한다.

상기 본 발명에 의한 비교기는, 정상상태에서 동작되는 단일바이어스회로를 구비하고, 이 단일바이어스회로로 부터 공급되는 바이어스에 의해 구동되게 하기 위한 것으로서, 그 회로구성은, 제1입력신호를 게이트 단자로 입력하고 제1접속노드와 제2접속노드 사이에 채널이 형성되는 제1입력 트랜지스터와 제2입력신호를 케이트로 입력하고 제3접속노드와 제2접속노드 사이에 채널이 형성되는 제2입력 트랜지스터를 가지는 비교기에 있어서, 제1전원에 각기의 채널이 병렬 접속되고 상기 제1접속노드에 걸리는 전류에 의해 각각 스위칭 제어되어 제4접속노드에 정전류를 공급하는 제1, 2피형 트랜지스터로 이루어진 제1커런터 미러와, 상기 제4접속노드에 걸리는 전류에 의해 각각 스위칭 제어되어 상기 제2접속노드와 제4접속노드에 각각 정전류를 공급하는 제1, 2엔형 트랜지스터로 이루어진 제2커런터 미러와, 상기 제1전원에 각 채널이 병렬접속되고 상기 제3접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 제5접속 노드에 정전류를 공급하는 제3, 4피형 트랜지스터로 이루어진 제3커런트미러와, 상기 제5접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드와 제5접속노드에 각각 정전류를 공급하는 제3, 4엔형 트랜지스터로 이루어진 제4커런트미러를 구비하고 상기 제1 및 제2입력트랜지스터가 상기 제1, 4피형 트랜지스터와 상기 제1, 4엔형 트랜지스터로 이루어진 단일바이어스회로에서 공급되는 바이어스에 의해 동작함을 특징으로 한다. 한편, 본 발명에 의한 비교기의 바이어스방법은, 제1전원과 제1접속노드 사이에 전류경로가 각각 형성된 제1 및 제2입력트랜지스터와 상기 제1접속노드와 제2전원 사이에 전류경로가 형성된 제1 및 제2바이어스트랜지스터를 가지는 비교기의 바이어스공급방법에 있어서, 상기 제1전원과 제2접속노드 사이에 전류경로가 형성되고 상기 제1입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제1트랜지스터와, 상기 제2접속노드와 제2전원사이에 전류경로가 형성되고 상기 제2접속노드에 공급되는 전류의 양에 따라 상기 제1바이어스트랜지스터와 서로 커런트미러로 스위치동작하는 제2트랜지스터와, 상기 제1전원과 제3접속노드 사이에 전류경로가 형성되고 상기 제2입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제3트랜지스터와, 상기 제3접속노드와 제2전원사이에 전류경로가 형성되고 상기 제3접속노드에 공급되는 전류의 양에 따라 상기 제2바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제4트랜지스터를 포함하는 단일 바이어스회로를 구비하고, 상기 제1바이어스터랜지스터에 상기 제2접속노드에 걸리는 전류에 대응하여 제1바이어스를 공급하고, 상기 제2바이어스트랜지스터에 상기 제3접속노드에 걸리는 전류에 대응하여 제2바이어스를 공급함을 특징으로 한다.

상기에서 제1전원은 공급전원이고, 제2전원은 접지전원임을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 점부된 도면의 참조와 함께 상세히 설명될 것이다. 후술되는 용어중에서 서로 동일한 신호 그리고 동일한 구성요소에 대하여는 가능한 한 동일하게 부호를 부여하였음을 밝혀둔다.

제2도는 본 발명에 의한 단일 바이어스회로를 구비하는 연산증폭기의 구성을 보여주는 회로도이다. 제2도의 구성상의 특징은, 연산증폭기가 단일바이어스회로만에 의해 동작되는 것이며, 제1도와 비교하면 제1도의 고정바이어스회로(2,6,14)가 본 발명에서는 제거되는 것이다. 제2도의 구성에서 점선블럭 60으로 도시된 부분이 본 발명에 의한 단일바이어스회로이며, 이 단일바이어스회로 60은 제1도의 고정바이어스회로 및 추가바이어스조절단의 기능을 모두 포함함을 주목 하여야 하며, 이에 대하여는 후술되는 바와 같다.

제2도의 구성은, 제1입력신호 Vn을 게이트단자로 입력하고 제1접속노드 26과 제2접속노드 34 사이에 채널이 형성되는 제1입력트랜지스터 30과, 제2입력신호 Vp를 게이트단자로 입력하고 제3접속노드 28과 제2접속노드 34 사이에 채널이 형성되는 제2입력트랜지스터 32를 가지는 비교기에 있어서, 제1전원 VDD에 각 채널이 병렬접속되고 제1접속노드 26에 걸리는 전류에 의해 각각 스위칭제어되어 제4접속노드 40에 정전류를 공급하는 트랜지스터쌍에 22, 36으로 형성된 제1커런트미러와, 상기 제4접속노드 40에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드 34와 제4접속노드 40에 각각 정전류를 공급하는 트랜지스터쌍에 42, 50으로 형성된 제2커런트미러와, 상기 제1전원 VDD에 각 채널이 병렬접속되고 상기 제3접속노드 28에 걸리는 전류에 의해 각각 스위칭제어되어 제5접속노드 46에 정전류를 공급하는 트랜지스터쌍 24, 44로 형성된 제3커런트미러와, 상기 제5접속노드 46에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드 34와 제5접속노드 46에 각각 정전류를 공급하는 트랜지스터쌍 48, 52로 형성된 제4커런트미러를 구비하는 비교기회로로 이루어진다.

제2도의 구성을 상세하게 설명하면 다음과 같다. 본 발명에 의한 단일바이어스회로를 가지는 비교기는, 공급전원 VDD에 접속된 소오스단자와 서로 공통 접속된 게이트단자와 드레인단자로 이루어진 능동부하트랜지스터로서의 피모오스트랜지스터 22와, 상기 피모오스트랜지스터 22의 드레인단자와 접속노드 34 사이에 형성된 채널과 입력신호 Vn이 입력되는 게이트단자로 이루어진 입력트랜지스터로서의 엔모오스트랜지스터 30과, 공급전원 VDD에 접속된 소오스단자와 서로 공통 접속된 게이트단자 및 드레인단자로 이루어진 능동부하트랜지스터로서의 피모오스트랜지스터 24와, 상기 피모오스트랜지스터 24의 드레인단자와 접속노드 34 사이에 형성된 채널과 입력신호 Vp가 입력되는 게이트로 이루어진 입력트랜지스터로서의 엔모오스트랜지스터 32와, 공급전원 VDD와 접속모드 40 사이에 형성된 채널과 접속노드 26에 접속된 게이트단자로 이루어진 피모오스트랜지스터 36과, 상기 접속노드 40과 전지전원 GND 사이에 형성된 채널과 상기 접속노드 40에 접속되는 게이트단자로 이루어진 엔모오스트랜지스터 42와, 공급전원 VDD와 접속노드 46 사이에 형성된 채널과 접속노드 28에 접속된 게이트단자로 이루어진 포모오스트랜지스터 44와, 상기 접속노드 46과 접지전원 GND 사이에 형성된 채널과 상기 접속노드 46에 접속되는 게이트단자로 이루어진 엔모오스트랜지스터 48과, 접속노드 34와 접지전원 GND 사이에 형성된 채널과 접속노드 40에 접속된 게이트단자로 이루어진 엔모오스트랜지스터 50과, 접속노드 34와 접지전원 GND 사이에 형성된 채널과 접속노드 46에 접속된 게이트단자로 이루어진 엔모오스트랜지스터 52로 이루어진다. 이러한 구성을 살펴보면, 서로 커런트미러(current mirror)를 이루고 있는 부분이 4군데 있는데, 이는 피모오스트랜지스터 22와 36, 피모오스트랜지스터 24와 44, 엔모오스트랜지스터 42와 50, 엔모오스트랜지스터 48과 52가 해당된다. 따라서 전체적인 회로구성을 살펴보면, 2개의 입력트랜지스터 30과 32 그리고 2개의 능동부하트랜지스터 22와 24, 그리고 이들 4개의 트랜지스터들에 의하여 전류흐름이 조절되는 트랜지스터 36, 42와 44, 48이 서로 대칭으로 구성되고, 이로부터 2개의 바이어스트랜지스터 50 및 52의 전류흐름이 조절되는 것이다.

제2도의 구성에 따른 동작특성을 살펴보면 다음과 같다. (i) 먼저 입력 Vp에 양의 신호가 입력되고 입력 Vn에 음의 신호가 입력되면, 엔모오스트랜지스터 30에 흐르는 전류보다 엔모오스트랜지스터 32에 흐르는 전류가 증가하게 된다. 그리고 이 증가된 전류가 피모오스트랜지스터 24 및 44에 흐르는 전류의 양을 증가시킨다. 여기서 피모오스트랜지스터 24 및 44는 서로 커런트미러형을 이루고 있다. 그래서 접속노드 46으로 흘러 들어가는 전류의 양도 함께 증가하게 되고, 이로부터 서로 커런트미러를 형성하는 엔모오스트랜지스터 48 및 52에 흐르는 전류의 양도 함께 증가하게 된다. 그래서 결과적으로 엔모오스트랜지스터 52에는 이전보다 증가한 전류가 흐르게 된다. 한편 엔모오스트랜지스터 30에 흐르는 전류의 양은 감소하게 되고, 이 감소된 전류는 피모오스트랜지스터 22 및 36에 흐르는 전류에 양에 영향을 미치게 되고 결과적으로 이들에 흐르는 전류의 양을 감소시킨다. 그래서 접속노드 40으로 흘러들어가는 전류의 양도 감소하게 되고, 이로부터 서로 커런트미러형을 형성하는 엔모오스트랜지스터 42 및 50에 흐르는 전류의 양도 함께 감소하게 된다. 이렇게 해서 제2도의 바이어스회로는, 이러한 동작의 결과에 의해 소정의 바아어스를 공급하게 되며, 이는 후술될 것이다. (ii) 다음으로 입력 Vp에 음의 신호가 입력되고 입력 Vn에 양의 신호가 입력되는 경우이다. 이때에는 엔모오스트랜지스터 32에 흐르는 전류보다 엔모오스트랜지스터 30에 흐르는 전류가 증가하게 된다. 그리고 이 증가된 전류가 피모오스트랜지스터 22 및 36에 흐르는 양을 증가시킨다. 그래서 접속노드 40으로 흘러 들어가는 전류의 양도 증가하게 되고, 이로부터 서로 커런트미러를 형성하는 엔모오스트랜지스터 42 및 50에 흐르는 전류의 양도 함께 증가하게 된다. 그래서, 결과적으로 엔모오스트랜지스터 50에는 이전보다 증가한 전류가 흐르게 된다. 한편 엔모오스트랜지스터 32에 흐르는 전류의 양은 감소하게 되고, 이 감소된 전류는 피모오스트랜지스터 24 및 44에 흐르는 전류의 양에 따라 미치게 되고 결과적으로 이들에 흐르는 전류의 양을 감소시킨다. 그래서 접속노드 46으로 흘러들어가는 전류의 양도 감소하게 되고, 이로부터 서로 커런트미러형을 형성하는 엔모오스트랜지스터 48 및 52에 흐르는 전류의 양도 함께 감소한다. 이렇게 해서 제2도의 바이어스회로는 이러한 동작의 결과에 의해 전술한 (i) 의 경우와는 반대로 되는 소정의 바이어스를 공급하게 된다.

비교기의 경우에는 서로 차동입력단을 형성하는 2 입력 Vp와 Vn에 접지레벨을 기준으로 서로 대칭인 입력신호가 가해질 경우 그 특성이 가장 우수하게 나타남은 잘 알려진 사실이다. 따라서 본 발명에 의한 제2도에서도 입력 Vp와 Vn이 접지레벨을 기준으로 서로 대칭인 입력신호가 가해질 경우 그 특성이 가장 우수하게 나타나게 됨은 용이하게 예측할 수 있다. 본 발명에 의한 연산증폭기는, 종래의 기술에 비하여 고정바이어스단을 없애고 추가 바이어스단을 개량하여 차동 입력단에 내부적으로 바이어스를 공급하는 회로로 평가될 수도 있다. 그러나 본 발명은 단일 바이어스회로를 내장하여 회로를 큰폭으로 축소하였고 고정바이어스단에서 소모하던 전력을 소모하지 않은 점을 특히 유의해야 할 것이다.

제3도는 제2도의 바이어스회로를 실제 입/출력을 가지는 비교기에 적용한 실시예를 보여주는 회로도이다. 제3도의 구성은, 제2도의 바이어스회로에다가 차동출력단 62, 64와 68, 70을 구비한 것이다. 피모오스트랜지스터 62는 공급전원 VDD와 출력노드 66 사이에 채널이 형성되고 접속노드 26에 게이트단자가 접속된다. 출력노드 66에는 Vno신호가 출력된다. 피모오스트랜지스터 68은 공급전원 VDD와 출력노드 72 사이에 채널이 형성되고 접속노드 28에 게이트단자가 접속된다. 출력노드 72에는 Vpo가 출력된다. 엔모오스트랜지스터 64는 출력노드 66과 전지전원 GND 사이에 채널이 형성되고 접속노드 46에 게이트단자가 접속된다. 엔모오스트랜지스터 70은 출력노드 72와 접지전원 GND 사이에 채널이 형성되고 접속노드 40에 게이트단자가 접속된다. 제3도의 구성은 차동입력단 그리고 차동출력단을 가지는 전형적인 비교기 또는 연산증폭기를 나타내는 것으로, 예컨대 입력신호 Vn이 낮은 레벨의 절대값을 가지는 음(-)신호로 입력되면 이는 출력노드 66을 통해서 높은 레벨의 절대값을 가지는 음(-)신호 Vno로 출력되고, 또한 입력신호 Vp가 낮은 레벨의 절대값을 가지는 양(-)신호로 입력되면 이는 출력노드 72를 통해서 높은 레벨의 절대값을 가지는 양(+)신호 Vpo로 출력된다.

제3도의 동작특성을 살펴본다. 제3도 중 바이어스회로 60의 내부동작은 전술하였으므로 그에 관련된 자세한 설명은 생략한다. 입력신호 Vp와 Vn이 각각 양과 음의 신호로 입력되면, 엔모오스트랜지스터 48에 흐르는 전류의 양이 이전보다 증가하게 되고, 동시에 엔모오스트랜지스터 52에 흐르는 전류의 양도 이전보다 증가하게 된다. 그리고 엔모오스트랜지스터 42에 흐르는 전류의 양이 이전보다 감소하게 되고, 동시에 엔모오스트랜지스터 50에 흐르는 전류의 양도 이전보다 감소하게 된다. 이때 피모오스트랜지스터 68에 흐르는 전류는 증가하고 피모오스트랜지스터 62에 흐르는 전류는 감소하게된다. 따라서 출력노드 72에서는 공급전원 VDD와 같은 레벨의 Vpo신호가 출력되고, 출력노드 66에는 접자전원 GND와 같은 레벨의 Vno신호가 출력된다. 이때 비교기에 바이어스는 트랜지스터 50및 52에 토글(toggle)식 작용에 의하여 공급된다. 이와 같이 본 발명에 의한 비교기는 내부바이어스만으로도 충분히 비교기의 구동이 이루어짐에 의해 종래기술에 비해 회로구성이 간단화되고 또한 전력소비도 억제할 수 있다.

한편 제3도의 본 발명에 의한 비교기는, 회로구성의 간단화 외에도, 공급전원 5V 그리고 1μ의 씨모오스(CMOS) 제조공정에 따라 HSPICE 공정 툴(TOOL)을 이용한 시뮬레이션(simulation) 결과 종래보다 약 2MW의 전류를 감소시키는 것으로 본 발명자들에 의하여 확인되었다.

제2도 및 제3도는 전술한 본 발명의 기술적 사상에 입각하여 실현한 바이어스회로 및 비교기의 최적의 실시예이다. 이와 같은 본 발명에 의한 비교기는 특히 표준 셀 라이브러리(cell library)와 같은 분야에서 적은 면적에 회로를 설계시 그 특성 및 효과가 입증될 수 있음은 당 업자들에게는 자명한 사실일 것이다.

상술한 바와 같이 본 발명에 의한 비교기는, 단일바이어스회로를 채용함에 의해 회로구성이 간단화되면서도 전류소비를 억제하는 효과가 있다. 또한 출력단이 음과 양이 출력단이 필요로 되는 곳 외에도, 만일 설계자가 제3도의 회로를 양 또는 음의 출력단만 필요로 할 시에도 본 발명에 의한 비교기의 바이어스방법을 용이하게 적용시킬 수 있는 잇점이 있다.

Claims (15)

1. 제1입력신호를 게이트 단자로 입력하고 제1접속노드와 제2접속노드 사이에 채널이 형성되는 제1입력 트랜지스터와 제2입력신호를 게이트로 입력하고 제3접속노드와 상기 제2접속노드 사이에 채널이 형성되는 제2입력 트랜지스터를 가지는 비교기에 있어서 : 제1전원에 각기의 채널이 병렬 접속되고 상기 제1접속노드에 걸리는 전류에 의해 각각 스위칭 제어되어 제4접속노드에 정전류를 공급하는 제1, 2피형트랜지스터로 이루어진 제1커런터 미러와 ; 상기 제4접속노드에 걸리는 전류 의해 각각 스위칭 제어되어 상기 제2접속노드와 제4접속노드에 각각 정전류를 공급하는 제1, 2엔형트랜지스터로 이루어진 제2커런트 미러와; 상기 제1전원에 각 채널이 병렬접속되고 상기 제3접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 제5접속노드에 정전류를 공급하는 제3,4피형트랜지스터로 이루어진 제3커런트미러와 ; 상기 제5접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드와 제5접속노드에 각각 정전류를 공급하는 제3, 4엔형 트랜지스터로 이루어진 제4커런트미러를 구비하고 상기 제1 및 제2 입력트랜지스터가 상기 제1, 4엔형 트랜지스터와 상기 제1, 4엔형 트랜지스터로 이루어진 단일 단일바이어스회로에서 공급되는 바이어스에 의해 동작함을 특징으로 하는 비교기.
2. 제1항에 있어서 : 상기 제1전원이 공급전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기.
3. 제1항에 있어서 : 상기 제2 및 제3피형 트랜지스터가 상기 제1 및 제2입력트랜지스터의 구동에 대응하여 서로 상보적으로 스위칭동작함을 특징으로 하는 비교기.
4. 제1항에 있어서 : 상기 단일바이어스회로가, 상기 제1전원과 제2전원이 공급되는 것에 대응하여 항상 상기 바이어스를 공급함을 특징으로 하는 비교기.
5. 제1입력신호를 게이트단자로 입력하고 제1접속노드와 제2접속노드 사이에 채널이 형성되는 제1입력트랜지스터와, 제2입력신호를 게이트단자로 입력하고 제3접속노드와 상기 제2접속노드 사이에 채널이 형성되는 제2입력트랜지스터를 가지는 비교기에 있어서 : 제1전원에 각 채널이 병렬접속되고 상기 제1접속노드에 걸리는 전류에 의해 각각 스위칭 제어되어 제4접속노에 정전류를 공급하는 트랜지스터쌍으로 형성된 제1커런트미러와 ; 상기 제4접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드와 제4접속노드에 각각 정전류를 공급하는 트랜지스터쌍으로 형성된 제2커런트미러와 ; 제1전원에 각 채널이 병렬접속되고 상기 제3접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 제5접속노드에 정전류를 공급하는 트랜지스터쌍으로 형성된 제3커런트미러와 ; 제5접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 제2접속노드와 제5접속노드에 각각 정전류를 공급하는 트랜지스터쌍으로 형성된 제4커런트미러를 구비함을 특징으로 하는 비교기.
6. 제5항에 있어서 : 상기 제1전원이 공급전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기.
7. 제6항에 있어서 : 상기 제1커런트미러와 제3커런트미러가, 상기 제1 및 제2입력신호의 입력에 대응하여 상기 제4접속노드와 제5접속노드에 공급하는 전류의 양을 서로 상보적인 전류값으로 공급함을 특징으로 하는 비교기.
8. 제7항에 있어서 ; 상기 제1커런트미러를 형성하는 트랜지스터쌍이 각각 피모오스트랜지스터로 이루어짐과, 상기 제2커런트미러를 형성하는 트랜지스터쌍이 각각 엔모오스트랜지스터로 이루어짐과, 상기 제3커런트미러를 형성하는 트랜지스터쌍이 각각 피모오스트랜지스터로 이루어짐과, 상기 제4커런트미러를 형성하는 트랜지스터쌍이 각각 엔모오스트랜지스터로 이루어짐을 특징으로 하는 비교기.
9. 비교기에 있어서, 공급전원에 접속된 소오스단자와 제1접속노드에 서로 공통 접속된 게이트단자 및 드레인단자로 제1능동부하트랜지스터와, 상기 제1접속노드와 제2접속노드 사이에 형성된 채널과 제1입력신호를 입력하는 게이트단자로 형성된 제1입력트랜지스터와, 상기 공급전원에 접속된 소오스단자와 제3접속노드에 서로 공통접속된 게이트단자 및 드레인단자로 형성된 제2능동부하트랜지스터와, 상기 제2접속노드와 제3접속노드 사이에 형성된 채널과 제2입력신호를 입력하는 게이트단자로 형성된 제2입력트랜지스터와, 상기 공급전원과 제4접속노드 사이에 형성된 채널과 상기 제1접속노드에 접속된 게이트단자로 형성된 제1피모오스트랜지스터와, 상기 제4접속노드와 접지전원 사이에 형성된 채널 상기 제4접속노드에 접속되는 게이트단자로 형성된 제1엔모오스트랜지스터와, 상기 공급전원과 제5접속노드 사이에 형성된 채널과 상기 제3접속노드에 접속된 게이트단자로 형성된 제2피모오스트랜지스터와, 상기 제5접속노드와 접지전원 사이에 형성된 채널과 상기 제5접속노드에 접속되는 게이트단자로 형성된 제2엔모오스트랜지스터와 상기 제2접속노드와 접지전원 사이에 형성된 채널과 상기 제4접속노드에 접속된 게이트단자로 형성된 제1바이어스랜지스터와, 상기 제2접속노드와 접지전원 사이에 형성된 채널과 상기 제5접속노드에 접속된 게이트단자로 형성된 제2바이어랜지스터 구비함을 특징으로 하는 비교기.
10. 제9항에 있어서 ; 상기 비교기가, 상기 공급전원과 제1출력노드 사이에 접속된 채널과 상기 제1접속노드에 접속된 게이트단자로 형성된 제1풀업트랜지스터와, 상기 제1출력노드와 접지전원 사이에 접속된 채널과 상기 제5접속노드에 접속된 게이트단자로 형성된 제1풀다운트랜지스터와, 상기공급전원과 제2출력노드 사이에 접속된 채널과 상기 제3접속노드에 접속된 게이트 단자로 형성된 제2풀엎트랜지스터와, 상기 제2출력노드와 접지전원 사이에 접속된 채널과 상기 제4접속노드에 접속된 게이트단자로 형성된 제2풀다운 트랜지스터를 더 구비함을 특징으로 하는 비교기.
11. 제10항에 있어서 ; 상기 제1입력신호는 상기 제1출력노드를 통해 증폭되어 출력되고, 상기 제2입력신호는 제2출력노드를 통해 증폭되어 출력됨을 특징으로 하는 비교기.
12. 제1전원과 제1접속노드 사이에 전류경로가 각각 형성된 제1 및 제2입력 트랜지스터와 상기 제1접속노드와 제2전원 사이에 전류경로가 형성된 제1 및 제2 바이어스트랜지스터를 가지는 비교기의 바이어스공급방법에 있어서 ; 상기 제1전원과 제2접속노드 사이에 전류경로가 형성되고 상기 제1입력 트랜지스터 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제1트랜지스터와 ; 상기 제2접속노드와 제2전원사이에 전류경로가 형성되고 상기 제2접속노드에 공급되는 전류의 양에 따라 상기 제1바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제2트랜지스터와 ; 상기 제1전원과 제3접속노드 사이에 전류경로가 형성되고 상기 제2입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제3트랜지스터 ; 상기 제3접속노드와 제2전원사이에 전류경로가 형성되고 상기 제3접속노드에 공급되는 전류의 양에 따라 상기 제2 바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제4트랜지스터를 포함하는 단일바이어스회로를 구비하고, 상기 제1바이어스트랜지스터에 상기 제2접속노드에 걸리는 전류에 대응하여 제1바이어스를 공급하고, 상기 제2바이어스트랜지스터에 상기제3접속노드에 걸리는 전류에 대응하여 제2바이어스를 공급함을 특징으로 하는 비교기의 바이어스공급방법.
13. 제12항에 있어서 ; 상기 제1전원이 공급전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기의 바이어스공급방법.
14. 제13항에 있어서 ; 상기 제1트랜지스터와 제3트랜지스터가 상기 제1 및 제2입력트랜지스터의 구동에 대응하여 서로 상보적으로 스위칭동작함을 특징으로 하는 비교기의 바이어스공급방법.
15. 제14항에 있어서 ; 상기 단일바이어스회로가, 상기 제1전원과 제2전원이 공급되는 것에 대응하여 항상 상기 바이어스 공급함을 특징으로 하는 비교기의 바이어스공급방법.