KR950015990A - 바이어스회로를 가지는 비교기 및 그 바이어스공급방법 - Google Patents

바이어스회로를 가지는 비교기 및 그 바이어스공급방법 Download PDF

Info

Publication number
KR950015990A
KR950015990A KR1019930024244A KR930024244A KR950015990A KR 950015990 A KR950015990 A KR 950015990A KR 1019930024244 A KR1019930024244 A KR 1019930024244A KR 930024244 A KR930024244 A KR 930024244A KR 950015990 A KR950015990 A KR 950015990A
Authority
KR
South Korea
Prior art keywords
connection node
transistor
current
bias
power source
Prior art date
Application number
KR1019930024244A
Other languages
English (en)
Other versions
KR960003444B1 (ko
Inventor
이덕구
이명석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930024244A priority Critical patent/KR960003444B1/ko
Publication of KR950015990A publication Critical patent/KR950015990A/ko
Application granted granted Critical
Publication of KR960003444B1 publication Critical patent/KR960003444B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동출력 연산증폭기를 사용한 비교기에서 특히 바이어스회로를 내장하는 비교기 및 그 바이어스공급방법에 관한 것으로, 본 발명은 단일 바이어스회로만을 가지는 비교기로서, 정상상태에서 동작되는 단일바이어스회로를 구비하고, 이 단일바이어스회로로 부터 공급되는 바이어스에 의해 구동되게 하기 위한 것으로서, 그 회로구성은, 제1전원과 제1접속노드 사이에 전류경로가 각각 형성된 제1 및 제2입력트랜지스터와 상기 제1접속노드와 제2전원 사이에 전류경로가 형성된 제1 및 제2바이어스트랜지스터를 가지는 비교기에 있어서, 상기 제1전원과 제접속노드 사이에 전류경로가 형성되고 상기 제1입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제1트랜지스터와, 상기 제2접속노드와 제2전원사이에 전류경로가 형성되고 상기 제2접속노드에 공급되는 전류의 양에 따라 상기 제1바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제2트랜지스터와, 상기 제1전원과 제3접속노드 사이에 전류경로가 형성되고 상기 제2입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제3트랜지스터와, 상기 제3접속노드와 제2전원사이에 전류경로가 형성되고 상기 제3접속노드에 공급되는 전류의 양에 따라 상기 제2바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제4트랜지스터를 포함하는 단일바이어스회로를 구비하고, 상기 제1 및 제2바이어스트랜지스터가 상기 단일바이어스회로에서 공급되는 바이어스에 의해 동작하도록 하는 비교기 및 그 바이어스 방법을 개시하고 있다. 이와 같은 본 발명에 의한 비교기는, 단일바이어스회로를 채용함에 의해 회로구성이 간단화되면서도 전류소비를 억제하는 효과가 있다. 또한 출력단이 음과 양이 출력단이 필요로 되는 곳 외에도, 만일 설계자가 제3도의 회로를 양 또는 음의 출력단만 필요로 할 시에도 본 발명에 의한 비교기의 바이어스방법을 용이하게 적용시킬 수 있는 이점이 있다.

Description

바이어스회로를 가지는 비교기 및 그 바이어스공급방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 바이어스회로를 가지는 비교기의 회로도,
제3도는 제2도의 바이어스회로를 실제 입/출력을 가지는 비교기에 적용한 것을 보여주는 도면.

Claims (15)

  1. 제1전원과 제1접속노드 사이에 전류경로가 각각 형성된 제1 및 제2입력트랜지스터와 상기 제1접속노드와 제2전원 사이에 전류경로가 형성된 제1 및 제2바이어스트랜지스터를 가지는 비교기에 있어서, 상기 제1전원과 제2접속노드 사이에 전류경로가 형성되고 상기 제1입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제1트랜지스터와, 상기 제2접속노드와 제2전원사이에 전류경로가 형성되고 상기 제2접속노드에 공급되는 전류의 양에 따라 상기 제1바이어스트랜지스터와 서로 커런트미러로 스위칭 동작하는 제2트랜지스터와, 상기 제1전원과 제3접속노드 사이에 전류경로가 형성되고 상기 제2입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제3트랜지스터와, 상기 제3접속노드와 제2전원사이에 전류경로가 형성되고 상기 제3접속노드에 공급되는 전류의 양에 따라 상기 제2바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제4트랜지스터를 포함하는 단일바이어스회로를 구비하고, 상기 제1 및 제2바이어스트랜지스터가 상기 단일바이어스회로에서 공급되는 바이어스에 의해 동작함을 특징으로 하는 비교기.
  2. 제1항에 있어서, 상기 제1전원이 공급전원이고 상기 제2전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기.
  3. 제2항에 있어서, 상기 제1트랜지스터와 제3트랜지스터가 상기 제1및 제2입력트랜지스터의 구동에 대응하여 서로 상보적으로 스위칭동작함을 특징으로 하는 비교기.
  4. 제3항에 있어서, 상기 단일바이어스회로가, 상기 제1전원과 제2전원이 공급되는 것에 대응하여 항상 상기 바이어스를 공급함을 특징으로 하는 비교기.
  5. 제1입력신호를 게이트단자로 입력하고 제1접속노드와 제2접속노드 사이에 채널이 형성되는 제1입력트랜지스터와, 제2입력신호를 게이트단자로 입력하고 제3접속노드와 상기 제2접속노드 사이에 채널이 형성되는 제2입력트랜지스터를 가지는 비교기에 있어서, 제1전원에 각 채널이 병렬접속되고 상기 제1접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 제4접속노드에 정전류를 공급하는 트랜지스터쌍으로 형성된 제1커런트미러와, 상기 제4접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드와 제4접속노드에 각각 정전류를 공급하는 트랜지스터쌍으로 형성된 제2커런트미러와, 상기 제1전원에 각 채널이 병렬 접속되고 상기 제3접속노드에 걸리는 전류에 의해 각각 스위칭 제어되어 제5접속노드에 정전류를 공급하는 트랜지스터쌍으로 형성된 제3커런트미러와, 상기 제5접속노드에 걸리는 전류에 의해 각각 스위칭제어되어 상기 제2접속노드와 제5접속노드에 각각 정전류를 공급하는 트랜지스터쌍으로 형성된 제4커런트미러를 구비함을 특징으로 하는 비교기.
  6. 제5항에 있어서, 상기 제1전원이 공급전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기.
  7. 제6항에 있어서, 상기 제1커런트미러와 제3커런트미러가, 상기 제1 및 제2입력 신호의 입력에 대응하여 상기 제4접속노드와 제5접속노드에 공급하는 전류의 양을 서로 상보적인 전류값으로 공급함을 특징으로 하는 비교기.
  8. 제7항에 있어서, 상기 제1커런트미러를 형성하는 트랜지스터쌍이 각각 피모오스 트랜지스터로 이루어짐과, 상기 제2커런트미러를 형성하는 트랜지스터쌍이 각각 엔모오스트랜지스터로 이루어짐과, 상기 제3커런트미러를 형성하는 트랜지스터쌍이 각각 피모오스트랜지스터로 이루어짐과, 상기 제4커런트미러를 형성하는 트랜지스터쌍이 각각 앤모오스트랜지스터로 이루어짐을 특징으로 하는 비교기.
  9. 비교기에 있어서, 공급전원에 접속된 소오스단자와 제1접속노드에 서로 공통 접속된 게이트단자 및 드레인 단자로 형성된 제1능동부하트랜지스터와, 상기 제1접속노드와 제2접속노드 사이에 형성된 채널과 제1입력신호를 입력하는 게이트단자로 형성된 제1입력트랜지스터와, 상기 공급전원에 접속된 소오스단자와 제3접속노드에 서로 공통접속된 게이트단자 및 드레인단자로 형성된 제2능동부하트랜지스터와, 상기 제2접속노드와 제3접속노드 사이에 형성된 채널과 제2입력신호를 입력하는 게이트단자로 형성된 제2입력트랜지스터와, 상기 공급전원과 제4접속노드 사이에 형성된 채널과 상기 제1접속노드에 접속된 게이트단자로 형성된 제1피모오스트랜지스터와, 상기 제4접속노드와 접지전원 사이에 형성된 채널과 상기 제4접속노드에 접속되는 게이트단자로 형성된 제1엔모오스트랜지스터와, 상기 공급전원과 제5접속노드 사이에 형성된 채널과 상기 제3접속노드에 접속된 게이트단자로 형성된 제2피모오스트랜지스터와, 상기 제5접속노드와 접지전원 사이에 형성된 채널과 상기 제5접속노드에 접속되는 게이트단자로 형성된 제2엔모오스트랜지스터와, 상기 제2접속노드와 접지전원 사이에 형성된 채널과 상기 제4접속노드에 접속된 게이트단자로 형성된 제1바이어스트랜지스터와, 상기 제2접속노드와 접지전원 사이에 형성된 채널과 상기 제5접속노드에 접속된 게이트단자로 형성된 제2바이어스트랜지스터를 구비함을 특징으로 하는 비교기.
  10. 제9항에 있어서, 상기 비교기가, 상기 공급전원과 제1출력노드 사이에 접속된 채널과 상기 제1접속노드에 접속된 게이트단자로 형성된 제1풀엎트랜지스터와, 상기 제1출력노드와 접지전원 사이에 접속된 채널과 상기 제5접속노드에 접속된 게이트단자로 형성된 제1풀다운트랜지스터와, 상기 공급전원과 제2출력노드 사이에 접속된 채널과 상기 제3접속노드에 접속된 게이트단자로 형성된 제2풀엎트랜지스터와, 상기 제2출력노드와 접지전원 사이에 접속된 채널과 상기 제4접속노드에 접속된 게이트단자로 형성된 제2풀다운트랜지스터를 더 구비함을 특징으로 하는 비교기.
  11. 제10항에 있어서, 상기 제1입력신호는 상기 제1출력노드를 통해 증폭되어 출력되고, 상기 제2입력신호는 상기 제2출력노드를 통해 증폭되어 출력됨을 특징으로 하는 비교기.
  12. 제1전원과 제1접속노드 사이에 전류경로가 각각 형성된 제1 및 제2입력트랜지스터와 상기 제1접속노드와 제2전원 사이에 전류경로가 형성된 제1 및 제2바이어스트랜지스터를 가지는 비교기의 바이어스공급방법에 있어서, 상기 제 1전원과 제2접속노드 사이에 전류경로가 형성되고 상기 제1입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제1트랜지스터와, 상기 제2접속노드와 제2전원사이에 전류경로가 형성되고 상기 제2접속노드에 공급되는 전류의 양에 따라 상기 제1바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제2트랜지스터와, 상기 제1전원과 제3접속노드 사이에 전류경로가 형성되고 상기 제2입력트랜지스터의 전류경로에 흐르는 전류의 양에 따라 전류흐름이 제어되는 제3트랜지스터와, 상기 제3접속노드와 제2전원사이에 전류경로가 형성되고 상기 제3접속노드에 공급되는 전류의 양에 따라 상기 제2바이어스트랜지스터와 서로 커런트미러로 스위칭동작하는 제4트랜지스터를 포함하는 단일바이어스회로틀 구비하고, 상기 제1바이어스트랜지스터에 상기 제2접속노드에 걸리는 전류에 대응하여 제1바이어스를 공급하고, 상기 제2바이어스트랜지스터에 상기 제3접속로드에 걸리는 전류에 대응하여 제2바이어스를 공급함을 특징으로 하는 비교기의 바이어스공급방법.
  13. 제12항에 있어서, 상기 제1전원이 공급전원이고 상기 제2전원이 접지전원임을 특징으로 하는 비교기의 바이어스공급방법.
  14. 제13항에 있어서, 상기 제1트랜지스터와 제3트랜지스터가 상기 제1 및 제2입력트랜지스터의 구동에 대응하여 서로 상보적으로 스위칭동작함을 특징으로 하는 비교기의 바이어스공급방법.
  15. 제14항에 있어서, 상기 단일바이어스회로가, 상기 제1전원과 제2전원이 공급되는 것에 대응하여 항상 상기 바이어스를 공급함을 특징으로 하는 비교기의 바이어스공급방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024244A 1993-11-15 1993-11-15 바이어스회로를 가지는 비교기 및 그 바이어스공급방법 KR960003444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024244A KR960003444B1 (ko) 1993-11-15 1993-11-15 바이어스회로를 가지는 비교기 및 그 바이어스공급방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024244A KR960003444B1 (ko) 1993-11-15 1993-11-15 바이어스회로를 가지는 비교기 및 그 바이어스공급방법

Publications (2)

Publication Number Publication Date
KR950015990A true KR950015990A (ko) 1995-06-17
KR960003444B1 KR960003444B1 (ko) 1996-03-13

Family

ID=19368090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024244A KR960003444B1 (ko) 1993-11-15 1993-11-15 바이어스회로를 가지는 비교기 및 그 바이어스공급방법

Country Status (1)

Country Link
KR (1) KR960003444B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057917A (ko) * 1997-12-30 1999-07-15 김영환 비교기 회로
KR100437862B1 (ko) * 2002-06-18 2004-06-30 주식회사 오닉스테크놀로지스 피채널 전계효과트랜지스터 구동 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057917A (ko) * 1997-12-30 1999-07-15 김영환 비교기 회로
KR100437862B1 (ko) * 2002-06-18 2004-06-30 주식회사 오닉스테크놀로지스 피채널 전계효과트랜지스터 구동 회로

Also Published As

Publication number Publication date
KR960003444B1 (ko) 1996-03-13

Similar Documents

Publication Publication Date Title
US5907259A (en) Operational amplification circuit capable of driving a high load
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
US5343164A (en) Operational amplifier circuit with slew rate enhancement
US5334883A (en) Circuit for introducing hysterisis
US5475343A (en) Class AB complementary output stage
US4524328A (en) MOS Power amplifier circuit
JPH08204470A (ja) 演算増幅器
JP2000138573A (ja) 差動入力回路
KR960015585A (ko) 감도 증폭기
KR960009388A (ko) 전압 플로워형의 전력 증폭단
JPH10163846A (ja) 駆動回路
KR950010335A (ko) 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 케스코드 회로
US6344769B1 (en) Precision differential switched current source
KR920013704A (ko) 차동출력 파우워 cmos 연산증폭기
KR840005946A (ko) 차동증폭 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
US5994960A (en) High speed switched op-amp for low supply voltage applications
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
KR950016002A (ko) 3치 입력 버퍼 회로
JPH0758557A (ja) 演算増幅器、演算増幅器のdcバイアス回路および演算増幅器をバイアスする方法
KR950015990A (ko) 바이어스회로를 가지는 비교기 및 그 바이어스공급방법
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
US5864228A (en) Current mirror current source with current shunting circuit
US5162735A (en) Operational amplifier circuit with improved gain of feedback loop

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010215

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee