JP4989106B2 - 発振回路 - Google Patents

Description

本発明は、発振回路に関し、特に、キャパシタの充放電を行うことにより発振出力を得る発振回路に関する。

一般にマイクロコンピュータ等の半導体集積回路において、動作クロックを作成するために発振回路が内蔵される。以下、従来例の発振回路について説明する。図５は発振回路の回路図である。

この発振回路は、キャパシタＣ、キャパシタＣのノードＮの電圧を検知するシュミットインバータＳＴＶ、シュミットインバータＳＴＶの出力がインバータＩＮＶを介してゲートに入力されたＰチャネル型ＭＯＳトランジスタＭ１及びＮチャネル型ＭＯＳトランジスタＭ２、Ｐチャネル型ＭＯＳトランジスタＭ１に直列接続され、基準電流Ｉ１を流すＰチャネル型ＭＯＳトランジスタＭ３、Ｎチャネル型ＭＯＳトランジスタＭ２に直列接続され、基準電流Ｉ１を流すＮチャネル型ＭＯＳトランジスタＭ４からなる。発振回路の出力クロックはインバータＩＮＶから得られる。

図６は、上記の基準電流Ｉ１を発生する基準電流回路を示す回路図である。電源電圧Ｖｄｄを与える電源端子と接地電圧ＧＮＤを与える接地端子の間に抵抗Ｒ１（抵抗値Ｒ１）とＮチャネル型ＭＯＳトランジスタＭ５が直列に接続されている。Ｎチャネル型ＭＯＳトランジスタＭ５は、ゲートとドレインが共通接続され、ソースが接地されている。ゲートソース間電圧をＶｇｓ１とすると、Ｎチャネル型ＭＯＳトランジスタＭ５には基準電流Ｉ１が流れる。基準電流Ｉ１は、数１で与えられる。

この基準電流Ｉ１はカレントミラーのＮチャネル型ＭＯＳトランジスタＭ６に流れる。そして、Ｎチャネル型ＭＯＳトランジスタＭ６と直列接続されたＰチャネル型ＭＯＳトランジスタＭ７にも基準電流Ｉ１が流れる。

そして、Ｐチャネル型ＭＯＳトランジスタＭ７のゲート電圧Ｖａは、図５のＰチャネル型ＭＯＳトランジスタＭ３のゲートに印加され、Ｎチャネル型ＭＯＳトランジスタＭ６のゲート電圧Ｖｂは、図５のＮチャネル型ＭＯＳトランジスタＭ４のゲートに印加される。

この発振回路の動作を図７の波形図を参照して説明する。シュミットインバータＳＴＶは２つのしきい値Ｖｔ１，Ｖｔ２（Ｖｔ１＞Ｖｔ２）を有しているものとする。基準電流Ｉ１による充電により、ノードＮ（キャパシタＣの端子）の電圧が上昇し、シュミットインバータＳＴＶのしきい値Ｖｔ１に達すると、シュミットインバータＳＴＶの出力がロウに反転し、インバータＩＮＶの出力はハイとなり、これを受けてＭ２がオンし、Ｍ１がオフする。すると、基準電流Ｉ１による放電によりキャパシタＣのノードＮの電圧が低下し、シュミットインバータＳＴＶのしきい値Ｖｔ２に達すると、シュミットインバータＳＴＶの出力がハイに反転し、インバータＩＮＶの出力はロウとなり、これを受けてＭ２がオフし、Ｍ１がオンする。すると、再び、基準電流Ｉ１による充電が開始される。こうして充電と放電を繰り返すことにより、インバータＩＮＶから出力クロックが得られる。
特開２００３−６９３４１号公報

ところで電池の劣化等により、半導体集積回路に印加される電源電圧Ｖｄｄが変動する場合においても、半導体集積回路に内蔵される発振回路の発振周波数は変動しないことが望ましい。しかしながら、従来例の発振回路では発振周波数の電源電圧依存性が大きいという問題があった。

本発明の発振回路は、上述の課題に鑑みてなされたものであり、基準電流を発生する基準電流回路と、キャパシタと、キャパシタの端子電圧を電源電圧に初期化する初期化動作と、キャパシタに基準電流を流す放電動作とを切り換えるスイッチング回路と、キャパシタの端子の電圧を検知してクロックを出力する検知回路を備えた充放電回路と、前記クロックに応じて前記充放電回路が初期化動作を開始し、初期化動作が完了した後に放電動作を開始するように、前記スイッチング回路を制御する制御回路を備え、前記制御回路は、遅延回路と、フリップフロップとを備え、前記フリップフロップの第１の入力端子に前記クロックが入力され、第２の入力端子に前記フリップフロップの出力が前記遅延回路を通して入力され、前記フリップフロップの出力を前記スイッチング回路に印加したことを特徴とする。

本発明によれば、充放電回路が交互に初期化動作と放電動作を繰り返し、放電動作は初期化により、常に電源電圧から開始される。これにより、発振周波数の電源電圧依存性が抑制される。

また、初期化される電圧を電源電圧ではなく、接地電圧とし、接地電圧から充電を開始するように構成しても同様の効果が得られる。

本発明の発振回路によれば、発振周波数の電源電圧依存性を抑制することができる。

本発明の第１の実施の形態による発振回路ついて図１〜図３を参照して説明する。図１は発振回路の回路図である。図２は充放電回路１０の回路図である。

充放電回路１０は、放電の初期電圧を設定する初期化動作と、放電動作とが切り換え可能な回路であり、放電の終了時にクロックＣＬＫを出力する。クロックＣＬＫは、ＲＳフリップフロップＲＳＦＦのセット端子に入力される。ＲＳフリップフロップＲＳＦＦのリセット端子には、ＲＳフリップフロップＲＳＦＦの出力信号／ＥＮを遅延回路２０によって遅延した信号が入力される。すなわち、このＲＳフリップフロップＲＳＦＦは、クロックＣＬＫの立ち上がりによってセットされ、ＲＳフリップフロップＲＳＦＦの出力を遅延した信号によってリセットされる。

ＲＳフリップフロップＲＳＦＦの出力信号／ＥＮは、インバータＩＮＶ１によって反転されて放電イネーブル信号ＥＮとなり、充放電回路１０のスイッチング回路ＳＷに入力される。放電イネーブル信号ＥＮがハイの時は放電動作が行われ、ロウの時は初期化動作が行われる。

ＲＳフリップフロップＲＳＦＦの出力信号／ＥＮはトグルフリップフロップ（ＴＦＦ）３０のクロック入力端子ＣＫに入力され、このトグルフリップフロップ３０から出力クロックが得られる。

充放電回路１０は、図２に示すように、キャパシタＣ１、スイッチング回路ＳＷ、検知回路ＫＣを備えている。スイッチング回路ＳＷは、インバータを構成するＰチャネル型ＭＯＳトランジスタＭ１０及びＮチャネル型ＭＯＳトランジスタＭ１１と、これらに直列接続され、基準電流回路によって生成された基準電流Ｉ１を流すＮチャネル型ＭＯＳトランジスタＭ１２から構成されている。基準電流回路は、図６の回路と同じである。前記インバータには、放電イネーブル信号ＥＮが入力される。

スイッチング回路ＳＷの出力は、キャパシタＣ１の端子（ノードＮ１）に接続されるとともに、検知回路ＫＣに入力される。検知回路ＫＣは、一種のインバータであり、直列接続されたＰチャネル型ＭＯＳトランジスタＭ１３、Ｎチャネル型ＭＯＳトランジスタＭ１４からなる。Ｐチャネル型ＭＯＳトランジスタＭ１３のゲートには、基準電流回路の電圧Ｖａが印加され、基準電流Ｉ１が流れる。Ｐチャネル型ＭＯＳトランジスタＭ１４のゲートにはスイッチング回路ＳＷの出力が印加される。これにより、検知回路ＫＣのしきい値Ｖｔ３は、基準電流回路のＶｇｓ１と等しく設定される。（Ｖｔ３＝Ｖｇｓ１）そして、検知回路ＫＣの出力はバッファアンプＡＰに印加され、バッファアンプＡＰの出力がクロックＣＬＫとして出力される。

次に、この発振回路の動作について図３を参照して説明する。いま、放電イネーブル信号ＥＮがハイとすると、充放電回路１０において、Ｍ１０はオフ、Ｍ１１はオンし、キャパシタＣ１は基準電流Ｉ１により放電される。キャパシタＣ１のノードＮ１が、放電により、電源電圧ＶｄｄからＶｔ３まで低下すると、検知回路ＫＣの出力がハイに反転してクロックＣＬＫはハイとなる。

すると、ＲＳフリップフロップＲＳＦＦの出力信号／ＥＮがハイに反転し、放電イネーブル信号ＥＮはロウになる。放電イネーブル信号ＥＮがロウになると、充放電回路１０において、スイッチング回路ＳＷのＭ１０がオンし、Ｍ１１はオフするので、キャパシタＣ１は充電され、ノードＮ１の電圧は電源電圧Ｖｄｄに初期化される。

また、ＲＳフリップフロップＲＳＦＦの反転によりその出力信号／ＥＮはハイとなり、その出力信号／ＥＮは遅延回路２０によって遅延される。そして、その遅延時間後にＲＳフリップフロップＲＳＦＦの出力信号／ＥＮはロウに反転され、放電イネーブル信号ＥＮはハイになり、充放電回路１０において、キャパシタＣ１は基準電流Ｉ１により放電が開始される。ここで、遅延回路２０による前記遅延時間は、初期化に必要な時間より長いものとする。

このようにして、充放電回路１０において、交互に初期化動作と放電動作が繰り返され、放電は常に電源電圧Ｖｄｄから開始される。これにより、発振周波数の電源電圧依存性を抑制することができる。ノードＮ１の初期電圧は常に電源電圧Ｖｄｄであるので、１回の放電に要する時間ｔは、数２で与えられる。

ここで、基準電流Ｉ１は数１で与えられるから、これを数２に代入すると、数３が得られる。

ここで、前述のように、Ｖｔ２＝Ｖｇｓ１と設定すれば、数４のように、時間ｔの電源電圧依存性はキャンセルされる。

次に、本発明の第２の実施の形態による発振回路ついて説明する。第１の実施の形態では、初期化される電圧を電源電圧Ｖｄｄに設定して放電する回路であるが、初期化される電圧を接地電圧ＧＮＤに設定して充電する回路に構成しても同様の効果が得られる。この場合は、充放電回路を図４のように構成すればよい。図４において、基準電流回路は、トランジスタの極性が反転され、Ｐチャネル型ＭＯＳトランジスタＭ２０、Ｍ２１、Ｎチャネル型ＭＯＳトランジスタＭ２２で構成されている。

スイッチング回路ＳＷは、基準電流発生回路からの基準電流Ｉ２を流すＰチャネル型ＭＯＳトランジスタＭ２３、インバータを構成するＰチャネル型ＭＯＳトランジスタＭ２４、Ｎチャネル型ＭＯＳトランジスタＭ２５で構成されている。ここで、基準電流Ｉ２は、数５で与えられる。

また、検知回路ＫＣは、直列接続されたＰチャネル型ＭＯＳトランジスタＭ２６、Ｎチャネル型ＭＯＳトランジスタＭ２７からなる。Ｎチャネル型ＭＯＳトランジスタＭ２７は、基準電流回路のＮチャネル型ＭＯＳトランジスタＭ２２とカレントミラーを構成し、基準電流Ｉ２が流れる。Ｐチャネル型ＭＯＳトランジスタＭ２６のゲートにはスイッチング回路ＳＷの出力が印加される。これにより、検知回路ＫＣのしきい値Ｖｔ３は、基準電流回路のＶｇｓ２と等しく設定される。したがって、充放電回路は初期化と放電を繰り返し、充電は常に接地電圧ＧＮＤから開始される。これにより、第１の実施の形態と同様に、発振周波数の電源電圧依存性を抑制することができる。

本発明の第１の実施の形態に係る発振回路の回路図である。 本発明の第１の実施の形態に係る発振回路の充放電回路の回路図である。 本発明の第１の実施の形態に係る発振回路の動作波形図である。 本発明の第２の実施の形態に係る発振回路の回路図である。 従来例に係る発振回路の回路図である 基準電流回路の回路図である。 従来例に係るに係る発振回路の動作波形図である。

符号の説明

１０ 充放電回路 ２０ 遅延回路
３０ トグルフリップフロップ ＡＰ バッファアンプ
Ｃ，Ｃ１ キャパシタ ＣＬＫ クロック
ＥＮ 放電イネーブル信号 ／ＥＮ 出力信号
Ｉ１，Ｉ２ 基準電流 ＩＮＶ，ＩＮＶ１ インバータ
ＫＣ 検知回路
Ｍ１，Ｍ３ Ｐチャネル型ＭＯＳトランジスタ
Ｍ２，Ｍ４ Ｎチャネル型ＭＯＳトランジスタ
Ｍ７，Ｍ１０，Ｍ１３ Ｐチャネル型ＭＯＳトランジスタ
Ｍ５，Ｍ６，Ｍ１１，Ｍ１２，Ｍ１４ Ｎチャネル型ＭＯＳトランジスタ
Ｍ２０，Ｍ２１，Ｍ２３，Ｍ２４，Ｍ２６ Ｐチャネル型ＭＯＳトランジスタ
Ｍ２２、Ｍ２５，Ｍ２７ Ｎチャネル型ＭＯＳトランジスタ
Ｎ，Ｎ１ ノード Ｒ１ 抵抗
ＲＳＦＦ ＲＳフリップフロップ ＳＴＶ シュミットインバータ
ＳＷ スイッチング回路

Claims (7)

1. 基準電流を発生する基準電流回路と、
   キャパシタと、キャパシタの端子電圧を電源電圧に初期化する初期化動作と、キャパシタに基準電流を流す放電動作とを切り換えるスイッチング回路と、キャパシタの端子の電圧を検知してクロックを出力する検知回路を備えた充放電回路と、
   前記クロックに応じて前記充放電回路が初期化動作を開始し、初期化動作が完了した後に放電動作を開始するように、前記スイッチング回路を制御する制御回路を備え、
   前記制御回路は、遅延回路と、フリップフロップとを備え、
   前記フリップフロップの第１の入力端子に前記クロックが入力され、第２の入力端子に前記フリップフロップの出力が前記遅延回路を通して入力され、前記フリップフロップの出力を前記スイッチング回路に印加したことを特徴とする発振回路。
2. 基準電流を発生する基準電流回路と、
   キャパシタと、キャパシタの端子電圧を接地電圧に初期化する初期化動作と、キャパシタに基準電流を流す充電動作とを切り換えるスイッチング回路と、キャパシタの端子の電圧を検知してクロックを出力する検知回路を備えた充放電回路と、
   前記クロックに応じて前記充放電回路が初期化動作を開始し、初期化動作が完了した後に、充電動作を開始するように、前記スイッチング回路を制御する制御回路を備え、
   前記制御回路は、遅延回路と、フリップフロップとを備え、
   前記フリップフロップの第１の入力端子に前記クロックが入力され、第２の入力端子に前記フリップフロップの出力が前記遅延回路を通して入力され、前記フリップフロップの出力を前記スイッチング回路に印加したことを特徴とする発振回路。
3. 前記フリップフロップは、ＲＳフリップフロップであることを特徴とする請求項１又は請求項２に記載の発振回路。
4. 前記ＲＳフリップフロップの出力にトグルフリップフロップが接続されていることを特徴とする請求項３に記載の発振回路。
5. 前記基準電流回路は、電源端子と接地端子の間に直列接続された抵抗及びＭＯＳトランジスタを備え、このＭＯＳトランジスタのゲートとドレインが共通接続されていることを特徴とする請求項１又は請求項２に記載の発振回路。
6. 前記検知回路のしきい値が前記ＭＯＳトランジスタのゲート電圧と等しくなるように設定することを特徴とする請求項５に記載の発振回路。
7. 前記検知回路がインバータからなることを特徴とする請求項１又は請求項２に記載の発振回路。

Images